


 ANALOG  
DEVICES

---

ADSP—2111  
数字信号处理器原理  
与应用指南

赵永昌 陈希清 编著  
周学广 郭建军



 ANALOG  
DEVICES

---

海军电子工程学院  
中国科学院声学研究所

# 前 言

随着微电子学、数字信号处理、计算机技术等学科的发展，一种最能体现以上三种学科综合研究成果的产品就是数字信号处理器(DSP)。数字信号处理器作为一种新型产品，近十年来得到了迅速的发展。由于它能实时地实现数字信号处理的某些理论和算法，所以在短期内被迅速推广到语音处理、图象处理、高速控制、数字通信、振动和噪声分析与处理、声纳和雷达信号处理、地震信号分析、生物医学工程、仪器仪表、航天制导等多种应用领域中，并已开始渗透到人们的生活中去，改变着人们的生活方式。数字音响、数字广播、数字视频产品、会议电视、多媒体桌面系统……，从发展趋势来看，必将替代模拟产品，使信息社会真正的运作起来，数字信号处理器将起到十分重要的作用。

ADSP-2111数字信号处理器，是美国模拟器件公司(Analog Devices Inc)九十年代推出的新一代产品，该产品是ADSP-2100系列中的佼佼者，有主机接口功能。它无论是运算能力、数据寻址能力程序的定序能力等诸多方面，都比目前国内普遍采用的TI公司的TMS320C25/C50数字信号处理器优越得多。为了使该系列产品在国内推广及普及，并使广大的科技人员了解该产品的原理和功能，我们编写了此书。

全书共分十一章。第一章引言部分，对ADSP-2111数字信号处理器的优点、系统结构和系统功能及开发系统作了简要的介绍，使读者对该产品的总体有个全面的了解。第二章介绍各计算单元，第三章介绍数据传送，第四章介绍程序控制。它们是CPU工作的主要核心部分。第五章介绍定时器。ADSP-2111的外部接口分四章讨论，第六章和第七章分别介绍主机接口和串行口，第八章和第九章分别讨论系统接口和存储器接口。ADSP-2111的主机接口为一并行I/O口，允许ADSP-2111作为主机存储器映象外设，为其与主机间的通信提供了方便。第十章“指令系统综述”，对各组的每条指令的功能、句法和对系统工作的影响等都作了详细的说明。第十一章“ADSP-2111数字信号处理应用举例”，概述了选择数字信号处理器基本原则并与TMS320C25/C50作了性能比较，列举了应用的例子。本书可作为ADSP-2100系列数字信号处理器的培训教材，大学高年级本科生，研究生数字信号处理器教学参考书，同时也可以作为从事DSP应用研究工作的科技工作者的技术参考书，还可兼作指定参考手册使用。

由于时间仓促，加之我们的水平有限，书中的一些缺点和不当之处，敬请读者批评指正。

编著者  
1995年夏

# 目 录

第一章 引言	(1)
1.1 概述	(1)
1.1.1 体系结构综述	(1)
1.1.2 指令系统	(8)
1.2 内部体系结构	(8)
1.2.1 运算单元	(8)
1.2.2 地址发生器和程序定序器	(4)
1.2.3 定时器	(4)
1.2.4 主机接口	(4)
1.2.5 串行口	(4)
1.2.6 总线	(5)
1.3 ADSP-2111开发系统	(5)
1.4 手册的编排	(6)
第二章 计算单元	(8)
2.1 ADSP-2111的算术单元	(8)
2.1.1 二进制串	(8)
2.1.2 无符号数	(8)
2.1.3 带符号数: 二进制补码	(8)
2.1.4 小数表示: 1.15格式	(8)
2.1.5 ALU运算	(8)
2.1.6 MAC运算	(9)
2.1.7 移位器运算	(9)
2.1.8 小结	(9)
2.2 算术/逻辑单元(ALU)	(11)
2.2.1 ALU方框图介绍	(11)
2.2.2 常规运算功能	(12)
2.2.3 ALU输入/输出寄存器	(18)
2.2.4 双精度能力	(18)
2.2.5 ALU饱和方式	(18)
2.2.6 ALU溢出锁存方式	(14)
2.2.7 除法	(14)
2.2.8 ALU状态	(17)
2.3 乘法/累加器(MAC)	(17)
2.3.1 MAC方框图介绍	(17)
2.3.2 MAC操作	(18)
2.3.2.1 常规功能	(18)
2.3.2.2 输入格式	(20)
2.3.2.3 MAC输入/输出寄存器	(21)
2.3.2.4 MR寄存器操作	(22)
2.3.2.5 MAC溢出和饱和	(22)
2.3.2.6 舍入方式	(22)
2.4 桶形移位器	(28)

2. 4. 1	移位器方框图介绍	(25)
2. 4. 2	移位器操作	(28)
2. 4. 2. 1	移位器输入/输出寄存器	(28)
2. 4. 2. 2	导出块指数	(28)
2. 4. 2. 3	立即移位	(29)
2. 4. 2. 4	解归一化	(30)
2. 4. 2. 5	归一化	(31)
<b>第三章</b>	<b>数据传送</b>	<b>(35)</b>
3. 1	引言	(35)
3. 2	数据地址发生器(DAG)	(35)
3. 2. 1	DAG方框图介绍	(35)
3. 2. 2	模寻址	(36)
3. 2. 3	计算基址地址	(37)
3. 2. 3. 1	循环缓冲器基址地址示例1	(37)
3. 2. 3. 2	循环缓冲器基址地址示例2	(37)
3. 2. 3. 3	循环缓冲器运行示例1	(37)
3. 2. 3. 4	特环缓冲器运行示例2	(38)
3. 2. 4	串行口	(38)
3. 2. 5	位倒序寻址	(38)
3. 3	PMD-DMD总线交换单元	(38)
3. 3. 1	PMD-DMD方框图介绍	(39)
<b>第四章</b>	<b>程序控制</b>	<b>(41)</b>
4. 1	引言	(41)
4. 2	程序定序器	(41)
4. 2. 1	下一地址选择逻辑	(41)
4. 2. 2	程序计数器和堆栈	(43)
4. 2. 3	减数计数器和堆栈	(43)
4. 2. 4	循环比较器和堆栈	(44)
4. 3	中断控制器	(46)
4. 3. 1	配置中断	(46)
4. 3. 1. 1	中断控制控制寄存器(ICNTL)	(47)
4. 3. 1. 2	中断屏蔽寄存器(MASK)	(47)
4. 3. 1. 3	中断屏蔽寄存器中的HIP中断(HMASK)	(49)
4. 3. 1. 4	中断强制/清零寄存器	(49)
4. 3. 2	中断控制操作	(50)
4. 4	状态寄存器和堆栈	(51)
4. 4. 1	算术状态寄存器(ASTAT)	(52)
4. 4. 2	堆栈状态寄存器(SSTAT)	(52)
4. 4. 3	模式状态寄存器(MSTAT)	(53)
4. 5	IDLE	(54)
4. 6	条件逻辑	(54)
<b>第五章</b>	<b>定时器</b>	<b>(56)</b>
5. 1	概述	(56)
5. 2	定时器的体系结构	(56)
5. 3	分辨率	(57)
5. 4	实例	(57)
5. 5	小结	(58)

<b>第六章</b>	<b>主机接口端口</b>	(59)
6.1	概述	(59)
6.2	HIP引脚简介	(59)
6.3	HIP功能描述	(62)
6.4	HIP的运行	(62)
6.4.1	查询运行	(63)
6.4.1.1	HIP状态同步	(63)
6.4.2	中断驱动操作	(65)
6.4.3	HDR重新写入方式	(65)
6.4.4	软件复位	(65)
6.5	HIP中断	(66)
6.6	主机接口定时	(67)
6.7	通过HIP引导装入程序	(70)
<b>第七章</b>	<b>串行口</b>	(73)
7.1	概述	(73)
7.1.1	串行口的基本特性	(73)
7.2	串行时钟	(74)
7.3	帧选择	(75)
7.3.1	帧同步: RFSR/TFSR	(76)
7.3.2	外部或内部帧同步: IRFS/ITFS	(76)
7.3.3	常规帧方式和配置帧方式: RFSW/TFSW	(77)
7.3.4	高/低检测有效: INVRFS/INVTFS	(78)
7.4	串字长: SLEN	(78)
7.5	波形举例	(79)
7.6	数据寄存器和压扩	(83)
7.6.1	简单操作举例	(83)
7.6.2	压扩和数据格式: DTYPE	(83)
7.6.2.1	压扩内部数据	(84)
7.6.3	压扩操作举例	(85)
7.6.4	压扩硬件的争用	(85)
7.7	中委与自动缓冲	(85)
7.7.1	自动缓冲操作	(86)
7.7.2	自动缓冲控制寄存器	(87)
7.8	多通道操作	(87)
7.8.1	多通道建立	(87)
7.8.2	多通道操作	(88)
7.9	串行器允许和配置	(90)
7.10	串行口硬件接口	(91)
<b>第八章</b>	<b>系统接口</b>	(94)
8.1	引言	(94)
8.2	时钟信号	(94)
8.2.1	同步延迟	(96)
8.2.2	对时钟的考虑	(96)
8.3	复位	(98)
8.4	中断	(98)
8.4.1	触发性	(98)
8.5	标志	(99)

第九章	存储器接口	(100)
9.1	引言	(100)
9.2	引导程序存储器接口	(101)
9.2.1	引导页面	(101)
9.2.2	热启动和软件重启动	(102)
9.2.3	引导存储器访问	(103)
9.2.4	引导装入程序	(103)
9.3	程序存储器接口	(105)
9.3.1	程序存储器读/写	(105)
9.3.2	程序存储器映象	(108)
9.4	数据存储器接口	(108)
9.4.1	数据存储器读/写	(109)
9.4.2	数据存储器映象	(109)
9.4.3	并行外部设备和存储器映象外部设备	(110)
9.5	总线请求/响应	(110)
9.6	存储器接口小结	(111)
第十章	指令系统综述	(111)
10.1	引言	(113)
10.2	指令类型	(114)
10.2.1	多功能指令	(114)
10.2.1.1	具有数据和程序存储器读的ALU/MAC操作	(114)
10.2.1.2	数据和程序存储器读	(115)
10.2.1.3	具有存储器读的计算	(115)
10.2.1.4	具有存储器写的计算	(116)
10.2.1.5	具有数据传道的计算	(116)
10.2.2	ALU、MAC和移位器指令	(117)
10.2.2.1	ALU指令组	(117)
10.2.2.2	MAC指令组	(120)
10.2.2.3	移位器指令组	(121)
10.2.3	数据传输:读和写	(122)
10.2.4	程序流控制	(124)
10.2.5	其它指令	(125)
10.3	数据结构	(126)
10.3.1	数组	(126)
10.3.2	循环数组/缓冲	(127)
10.3.3	端口和存储器映象	(128)
10.4	程序举例	(128)
10.4.1	程序举例:建立程序讨论	(130)
10.4.2	程序举例:中断程序讨论	(131)
10.5	指令集说明	(132)
10.5.1	概述	(132)
10.5.2	间接线性(非循环)寻址	(133)
10.5.3	周期说明	(134)
10.5.3.1	ADSP-2111附加周期条件	(134)
10.5.4	指令语法说明	(135)
10.5.4.1	标点和多功能指令	(135)
10.5.4.2	语法符号举例	(136)

10.5.4.3	状态标志	(186)
10.5.4.4	指令字说明	(186)
10.5.5	各类指令的逐条说明	(187)
10.5.5.1	算术逻辑单元指令组	(187)
10.5.5.2	乘法/累加运算指令组	(150)
10.5.5.3	移位指令组	(157)
10.5.5.4	传送指令组	(166)
10.5.5.5	程序流向指令组	(174)
10.5.5.6	其他指令	(182)
10.5.5.7	多功能指令组	(188)

## 第十一章 ADSP-2111 数字信号处理器的应用举例 (196)

11.1	引言	(196)
11.2	选择DSP处理器的考虑	(196)
11.2.1	对DSP处理器的总体要求	(196)
11.2.2	运算能力的比较	(197)
11.2.3	数据寻址能力的比较	(197)
11.2.4	程序顺序能力的比较	(198)
11.2.5	与TMS320C80的简要比较	(199)
11.2.6	选择DSP处理器小结	(200)
11.3	ADSP-2111与TMS320C50的比较	(200)
11.3.1	运算能力的比较	(201)
11.3.2	数据寻址能力的比较	(206)
11.3.3	程序定序能力的比较	(210)
11.3.4	I/O操作能力的比较	(215)
11.3.5	总结	(216)
11.4	ADSP-2111的应用范围	(219)
11.4.1	ADSP-2111的主要特性	(219)
11.4.2	典型的应用	(220)
11.4.3	应用举例	(221)
11.4.3.1	FIR数字语音滤波器原理及设计	(221)
11.4.3.2	ADSP-2111串行口模拟举例	(232)
11.3.3.3		

附录A	指令编码	(A-1)
A.1	指令编码	(A-1)
A.2	简化码	(A-6)

附录B	除法特例	(B-1)
B.1	基本除法	(B-1)
B.1.1	带符号除法	(B-1)
B.1.2	无符号数除法	(B-1)
B.1.3	输出格式	(B-2)
B.1.4	整数除法	(B-2)
B.2	误差情况分析	(B-2)
B.2.1	负除数误差分析	(B-2)
B.2.2	无符号数除法误差分析	(B-8)
B.3	软件解决方法	(B-8)

附录C	引脚说明	(C-1)
-----	------	-------

C. 1	引脚说明	(C-1)
C. 2	引脚配置	(C-3)
附录D	控制/状态寄存器	(D-1)
D. 1	引言	(D-1)
附录E	ADSP-2111的技术条件	(E-1)
1.	推荐工作条件	(E-1)
2.	电参数特性	(E-1)
3.	最大额定值	(E-2)
4.	时间参数	(E-2)

# 第一章 引言

## 1. 1 概述

ADSP-2111是一种既能用于数字信号处理(DSP),也可用于其它高速数字处理的最佳可编程单片微处理器。数字信号处理要求高性能,但是高性能不仅仅由运算速度来衡量。和其它类型的微处理器和微控制器体系结构不同,该数字信号处理器有以下几个优点:

- 快速、灵活的算术运算

ADSP-2111提供单周期的乘法运算,乘法具有累加、任意位数的移位和标准算术逻辑操作。此外,算术运算单元可计算任意一种序列,所以一种给定的DSP算法不加以改造就可执行。

- 乘法/累加动态范围可扩展

ADSP-2111支持乘积求和的动态范围扩展。它有40位的累加器,提供连续累加保护,以防溢出,以便确保不丢失数据或超出动态范围。ADSP-2111还能提供特殊指令以实现数据的块浮点运算。

- 单周期取两个操作数(从片内或者片外)

在扩展乘积求和运算中,总是需要取两个操作数参加运算,而ADSP-2111具有单周期取两个操作数的吞吐能力。

- 硬件循环缓冲器(既在芯片内又在芯片外)

各类DSP算法,其中包括大多数滤波器,都需要循环缓冲器。ADSP-2111提供了处理环绕式地址指针的硬件,因而减少了额外开销(提高性能)和简化了实现。

- 循环和分支无额外开销

DSP算法的重复计算,而且大多数逻辑也是用循环表示的。ADSP-2111程序定序器支持循环代码而没有额外开销,并用最清晰的程序结构进行完善的运算。同样,对有条件的程序流程,ADSP-2111也没有额外开销。

### 1. 1. 1 体系结构综述

象ADSP-2100微处理器一样,ADSP-2111也包含有三个功能独立的计算单元:算术/逻

解运算单元、乘法/累加单元和一个桶形移位器。计算单元直接处理16位数据并能提供双精度的计算。

两个专用地址发生器和一个功能很强的程序定序器为访问片内或片外存储器提供地址。程序定序器支持单周期的条件分支和执行循环程序而没有额外开销。双数据地址发生器允许同时为取双操作数输出地址。所以程序定序器和数据地址发生器一起能最大有效的执行计算操作。

在芯片内，ADSP-2111采用一种改进型Harvard体系结构，在这种结构体系中，数据存储器存储数据，而程序存储器既存储指令又存储数据。在一个单周期内，处理器从在片数据存储器取一个操作数，又从在片程序存储器取另一操作数和下一条指令（片内存储器访问速度使它成为可能并且减少对ADSP-2100高速缓冲存储器的需求）。这种模式通过单一外部存储器地址总线（用来访问程序存储器或者数据存储器和引导程序）扩展到片外。所以，处理器在任一个时钟周期内都可以访问外部存储器一次。

除了地址总线和数据总线与外存连接外，ADSP-2111还有一个主机接口端口（HIP）直接和主处理器相连（要有明确的逻辑）。HIP有16个数据引脚和11个控制引脚，因此HIP的使用是非常灵活的，而且提供了和各种主处理器相连的简单接口。例如：Motorola 68000，Intel 8051和模拟器件公司的ADSP-2101非常容易和HIP连接。

在系统复位后引导电路自动产生等待状态，通过接口将价格低廉的EPROM的内容装入片内程序存储器，在没有另加硬件的情况，能从EPROM选择并装入多个程序。

HIP提供了另一种引导方法。主处理器为ADSP-2111的HIP提供操作码，而ADSP-2111自动传输数据。在这种情况下，一个操作码或一个操作码的一部分直接存入内部程序存储器。

存储器接口支持可编程产生等待状态的存储器映射外设。通过总线请求/响应信号（BR和BG）外部设备能获得总线控制权。在随意执行方式下，只要外部存储器操作空间，而且总线被别的设备认可，就允许ADSP-2111连续运行。

ADSP-2111可以响应8个用户中断。其中包括三个外部中断，该中断由沿触发或者电平触发。内部中断可以由定时器（timer）、主机接口端口（HIP）和串行端口（SPORT）产生。

两个串行端口具有硬件压扩（数据压缩和扩展）功能，提供了一个完整的串行接口。它还支持u律和A律（u-law和A-law）压扩。该端口接口容易且可直接地和目前广泛流行的各种串行装置接口。每一个端口可以产生一个内部可编程的时钟或者接收一个外部时钟。

由于这种体系结构，ADSP-2111有高度并行的、适合数字信号处理（DSP）要求的处理能力。在一个单周期内，ADSP-2111能完成以下功能：

- 产生下一条程序地址
- 取下一条指令
- 完成一个或二个数据传送
- 修改一个或两个数据地址指针
- 完成一次计算
- 通过两个串行端口接口接收和/或发送数据
- 通过主机接口端口接收和/或发送数据

## 1. 1. 2 指令系统

该指令系统对ADSP-2100的指令系统是向上兼容的高级系统。第十章“指令系统综述”重点介绍指令系统的兼容性，并给出程序实例。

ADSP-2111 指令系统提供了灵活的数据传送和多功能（一个或多个数据用于计算）指令，每条指令能以单处理器周期执行。ADSP-2111 汇编语言使用一种编码和可读性容易的代数语法语言。作为开发工具的综合指令系统支持程序开发。

## 1. 2 内部体系结构

本节以图 1. 1 为基础，介绍ADSP-2111内部体系结构。每一部件将在下面章节详细介绍。

部 件	章 / 节
算术/逻辑单元	2. 2
乘法/累加器	2. 3
桶形移位器	2. 4
双数据地址发生器	3. 2
PMD-DMD总线交换	3. 3
程序定序器	4. 2
状态寄存器和堆栈	4. 4
定时器	5
主机接口端口	6
串行口	7

### 1. 2. 1 运算单元

ADSP-2111包含三个全功能和独立的运算单元，它们是：算术/逻辑单元（ALU）、乘法器/累加器（MAC）和桶形移位器。该计算单元直接处理16位数据，并且提供双精度的运算。

除了基本的除法运算外，ALU单元执行一套标准的算术和逻辑操作；MAC单元执行单周期乘法，乘/加和乘/减操作；移位器执行逻辑的和算术移位、归一化的、解归一化的和由此派生出来的指数操作。而且该移位器能实现包括多字长浮点表示的数字格式控制。计算单元是并行安排而不是串行安排，所以，任何一个单元的输出在下一周期可作为任一单元的输入。这一功能的完成应归于内部结果总线（R）直接与计算单元相连。

三个运算部件都包含输入和输出寄存器，这些寄存器通过内部数据存储寄存器数据（DMD）总线得到访问。运算操作一般从输入寄存器取操作数，并且将结果存入输出寄存器寄存器在存储器和运算电路之间起暂存数据的作用。这个特征引入了输入一个传递电平和输出一

个传送电平。R-总线（结果总线）允许以前的运算结果直接用作下一运算的输入。这就避免了在执行一系列不同操作时产生过多的输送线延迟。

### 1. 2. 2 地址发生器和程序定序器

两个专用数据地址发生器和一个高效程序定序器能确保有效使用这些计算单元，当存储器数据传送或者输入/输出寄存器进行数据交换时，数据地址发生器（DAG）提供存储地址。每一个DAG能保持跟踪4个地址指针，当一个指针用于间接寻址时，它将被一个特定寄存器值后续修改。使用两个独立的DAG，该处理器能同时为取双操作数产生两个地址。

一长串数值与其每个指针一起，可实现循环缓冲器自动取模寻址（循环缓冲器特征是可以被串行端口用来自动数据传输，这涉及到“串行端口”章节的其它知识）。DAG1仅能为数据存储器提供地址；DAG2既能为数据存储器又能为程序存储器提供地址。这两个独立的地址发生器能同时存储程序存储器中的数据和存储数据存储器的数据。

程序定序器为程序存储器提供指令地址，它被容纳当前执行指令的寄存器驱动。该指令寄存器引入了一个单一流水线电平进入程序流程。在一个处理器周期内，指令被取出并装入指令寄存器。在下一个周期，执行该指令，与此同时下一条指令被预取。为减少额外周期的开销，在单周期内，程序定序器支持条件转移，子程序调用和返回。由于有一个内部循环计数器和循环堆栈，ADSP-2111执行代码没有额外开销，而且执行循环时不需要特别的跳转指令。

### 1. 2. 3 定时器

可编程内部定时器能提供周期性中断。一个8位预置定标定时器寄存器可对定时器预置，把16位计数寄存器预置成在1-256个周期内递减的计时器。当计数寄存器递减到零时，便产生中断。计数寄存器数据又能从16位周期寄存器自动装入，计数立即重新开始。

### 1. 2. 4 主机接口

主机接口（HIP）是一种并行I/O口，它很容易与主处理器连接。通过HIP，ADSP-2111能用作主机存储器映射外设。HIP可与ADSP-2111处理器异步并行工作。主机接口由寄存器组成，通过这些寄存器，ADSP-2111和主机传送数据和状态信息，HIP配置如下：8位数据总线或者16位数据总线；复用的地址/数据总线或者独立的地址和数据总线；独立的读/写选通脉冲或者读/写选通脉冲和数据选通脉冲

### 1. 2. 5 串行口

ADSP-2111有两个双向的双缓冲串行口（SPORT）用于串行通信。串行端口是同步的并使用帧信号控制数据流程。每一个SPORT端口能生成一个内部串行时钟或者使用外部时钟。帧同步信号由内部或外部器件产生。字长从3位到16位可变。一个SPORT（SPORT0）具有多通道能力，它允许收或发一个从24-32位字的二进制信息流。SPORT1可在两个附加的外部

中断引脚和标志输出 (FO)、标志输入 (FI) 引脚中任选。

### 1. 2. 6 总线

内部部件由五个内部总线支持：PMA和 DMA 总线用于内部程序和数据存储器的寻址。PMD (The program memory data) 和DMD (data memory data) 总线用于存储空间之间数据传输。这两对总线在片外与外部地址和数据总线复用。BMS、DMS和 PMS信号用于选择不同的地址空间。R-总线是一条内部总线，主要用于在不同计算单元之间直接传递立即数结果。

程序存储器地址 (PMA) 总线有14位宽，能直接访问多达由指令代码和数据混合组合的16K空间。程序存储器数据 (PMD) 总线有24位宽，能容纳24位宽指令代码传递。

数据存储器地址 (DMA) 总线有14位宽，允许直接访问多达16K字的数据，DMD 数据存储器数据总线有16位宽，它以单周期为处理器中任何一个寄存器的值传送到其它寄存器或者为外部数据存储器提供通路。数据存储器地址有两个来源：或是在指令代码中定义的绝对值 (直接寻址)；或是数据地址发生器的输出 (间接寻址)。间接寻址仅支持从程序存储器中取数据。

PMD总线也可用于数据传输，它通过直接通道或者PMD-DMD总线交换单元从计算单元传送数据。PMD-DMD总线交换单元允许数据从一条总线到另一条总线的传递。如果有必要的话，它的硬件能克服PMD和DMD两总线之间存在的8位宽的差异。

### 1. 3 ADSP-2111开发系统

ADSP-2111支持一整套软件和硬件开发工具。ADSP-2111开发系统包括为软件设计提供的交叉软件开发系统和为硬件调试的仿真器 (Emulator)。

交叉软件开发系统包括：

- 系统构造器(System Builder)

系统构造器定义了开发状态下的系统体系结构。它包括可利用的外部RAM/ ROM存储器数目的说明和为目标硬件环境以及程序和数据存储器地址分配提供的任何存储器映射 I/O。

- 汇编器(Assembler)

汇编器汇编源码和数据模块，它还支持高级语法指令系统。除了支持一个全范围的系统诊断外，汇编器还提供了灵活的宏指令处理功能，包括文件和模块代码的开发。

- 连接器(Linker)

连接器连接几个分别汇编过的模块。它能映射连接代码和数据输出到目标系统硬件，象在系统建立器输出规定的那样。

- 非实时仿真模拟器(Simulator)

模拟器执行一种交互式的、指令一组的硬件配置模拟(在系统建立器中描述的)。它标示非法操作，并且支持全部助记符的汇编和反汇编。

- PROM分离器(PROM splitter)

这个模块读连接器的输出并且产生PROM兼容性文件。

- C语言编译器(C compiler)

C语言编译器能读懂ANSI (Draft Standard) C语言源程序和输出准备汇编的ADSP-2111源程序代码。它也支持在线汇编源程序代码。

- 在线电路仿真器(In-circuit Emulator)

该仿真器使用ADSP-2111自身仿真方式，用独立的电路仿真提供ADSP-2111系统硬件调试。仿真器的设计提供在处理器运行时性能下降的很少或不下降的信息。

关于开发系统其它信息，请参考ADSP-2111交叉软件手册。

## 1.4 手册的编排

ADSP-2111用户手册提供了理解和评估ADSP-2111操作的必要信息，连同ADSP-2111数据表。手册还提供了设计ADSP-2111硬件系统所需的所有信息。对芯片本身的编程信息，请参考ADSP-2111交叉软件手册。

本手册内容编排框架：

第二章：“计算单元”讲述ADSP-2111内部体系结构和三个计算单元的功能。这三个计算单元是：算术/逻辑单元、乘法/累加器和桶形移位器。

第三章：“数据传输”讲述数据地址发生定序器(DAG)和PMD-DMD总线交换单元。

第四章：“程序控制”讲述程序器、中断控制器、状态和条件逻辑。

第五章：“定时器”解释可编程的内部定时器

第六章：“主机接口”讲述了主机接口的操作，包括通过主机接口和软件复位引导程序装入。

第七章：“串行口”讲述ADSP-2111两个串行口：SPORT0和SPORT1。

第八章：“系统接口”讲述ADSP-2111控制接口，其中包括软件重新引导功能的信息。

第九章：“存储器接口”讲述ADSP-2111三个存储器空间：数据存储器、程序存储器和引导程序存储器。至于定时特性请参考ADSP-2111数据表（附录E）。

第十章：“指令系统综述”介绍ADSP-2111指令系统。所有指令按主要类型分组。详细的程序设计员参考资料为ADSP-2111交叉软件手册。本章还提供足够的信息以便了解该指令系统的性能和灵活性。

第十一章：“ADSP-2111 数字信号处理器的应用举例”概述了选择数字信号处理器的基本原则，在此原则下，将ADSP-2111与TMS320C25/C50作了性能比较，得出ADSP-2111的性能远比TMS320C25/C50为好。指出ADSP-2111的大致应用范围，并列出了ADSP-2111的应用例子。

附录A：“指令代码”介绍了一套完整的操作码并提供指令字每一字段内选择比特位样式。

附录B：“除法特例”讲述有符号和无符号的除法

附录C：“引脚说明”讲述ADSP-2111引脚功能和引脚排列。

附录D：“控制/状态寄存器”总结了ADSP-2111中所有控制和状态寄存器的内容和位置。

附录E：ADSP-2111的技术条件。

## 第二章 计算单元

### 2. 1 ADSP-2111的算术单元

本章介绍ADSP-2111三个计算单元的体系结构和功能。这三个计算单元是：算术/逻辑单元、乘法器/累加器单元和桶形移位器。

为了更好地理解这三个单元的详细论述，首先要弄懂ADSP-2111是怎样处理二进制算术运算的，ADSP-2111是一个16位、定点处理器。它的突出特征是能支持多字算术运算和块浮点运算。大多数操作采用二进制补码，而另一些操作却采用无符号数或者一个简单的二进制串。本章主要介绍三个计算单元或操作的算术运算。

#### 2. 1. 1 二进制串

这是最简单的二进制表示法，将16位按位模式处理。逻辑操作：NOT, AND, OR, XOR, 就是采用这种方式运算的一个例子，这些ALU操作不考虑符号位和二进制小数点的位置，只把它们作为二进制串操作数对待。

#### 2. 1. 2 无符号数

无符号二进制数可以认为是一个正数，它几乎是同样长度的有符号数两倍。双精度数的最低有效字被认为是无符号数。

#### 2. 1. 3 带符号数：二进制补码

在关于ADSP-2111算术运算的讨论中，“带符号数”指的是二进制补码表示的数，大多数ADSP-2111操作支持二进制补码算术运算，ADSP-2111不采用符号数值、二进制反码、BCD码或余n码格式。

#### 2. 1. 4 小数表示：1.15 格式

ADSP-2111用1.15格式表示一个二进制小数格式。这是一种算术值的最佳表示法（在有些地方表示为16.15或Q15）。这是一个定点格式，它把最高有效位(MSB)作为一个符号位，1.15的意思是一个符号位和十五个小数位表示从-1到小于+1的一个最低有效位(LSB)的值。

#### 2. 1. 5 ALU运算

所有有关ALU操作都把操作数和结果作为简单的16位二进制串，带符号的基本除法(DIVS)除外。各种状态位用来处理带符号数的运算结果：溢出(AV)条件码和负数(AN)

标志。

溢出位 (AV) 的逻辑值是建立在二进制补码基础上的。如果最高有效位没通过操作数符号和操作性质的预测方式而改变, 那么溢出位将被置“1”。例如, 两个正数相加结果必然产生一个正数, 如果此时符号位改变意味有溢出, 且AV位置“1”, 一个正数和一个负数相加结果或者是一个正数或者是一个负数, 但结果不会溢出。

进位位 (AC) 逻辑建立在无符号数操作的基础上。如果第 16 位 (MSB) 产生进位位, 则进位后, (AC) 被置“1”。(AC) 位对多字操作的低字节操作最有用。

## 2. 1. 6 MAC 运算

乘法器输出的乘积是二进制串。根据指令本身所给出的信息解释乘法器的输入 (有符号数与有符号数相乘, 无符号数与无符号数相乘, 混合式或者舍入式)。乘法器输出的 32 位结果被假设为有符号的, 所以它的结果被扩展到满 40 位宽的 MR (乘结果) 寄存器组中。

ADSP-2111 支持两种格式调整方式: 用于小数操作数的小数方式。采用 1.15 格式 (1 位符号位, 15 位小数位) 和用于整数操作数的整数方式, 采用 16.0 格式。1.15 格式操作数相乘时, 结果格式为 2.30 (30 位小数位)。为了纠正这点, 在小数方式中, 在乘积 (P) 和乘法器结果寄存器 (MR) 之间产生一位左移, 这一移位 (向左移一位使乘法结果变为 1.31 格式, 如图 2.6 所示 (它可舍入成 1.15 格式, 请看本章 MAC 节)。

在整数方式中, 乘积不能左移。例如: 如果操作数是 16.0 整数格式, 则相乘结果为 32.0 格式。左移将改变数字表示法, 如图 2.7 所示 (请看本章 MAC 节)。

## 2. 1. 7 移位器运算

移位器的许多操作显然是调整带符号数 (二进制补码) 或无符号数的数值: 逻辑移位适于无符号数或二进制串, 而算术移位则适于二进制补码。

指数逻辑适于二进制补码数。指数逻辑支持块浮点, 它也是建立在二进制补码小数基础上的。

## 2. 1. 8 小结

表 2.1 小结了 ADSP-2111 计算操作的一些运算特征, 除了本节讲述的数字类型外, ADSP-2111C 语言编译器支持 32 位浮点形式, 在这种形式中, 一个 16 位字是指数部分, 另一字为尾数部分, 详见 ADSP-2111 交叉软件手册。