

前 言

当今，在微电脑市场上，与 PC/AT 全兼容的国内典型产品主要有长城、联想、东海、浪潮、艺高、百灵和台湾的 AceR 等系列，国外的典型产品有 AST、compaq、HP、Olivetti 等系列，这些产品通常都有完整的用户随机手册等资料。

另一方面，作为微电脑市场不可缺少的，性能价格比较高的、与 PC/AT 全兼容的 286、386、486 微电脑在市场中占有相当大的比例。尤其是近年来已悄悄地进入家庭的由电脑商组装的电脑几乎都是这类兼容机。然而，这类微电脑却因技术资料不全或因只有简单的几页英文资料而使得不少用户困扰。286 及以上机型的微电脑的一个特点是，它使用一片具有 64 字节或更多字节的 CMOS 芯片来存储日历、时钟及用户所设定的系统参数，并有后备电池为 CMOS 芯片供电，使切断交流电源后也能保存用户设定的系统信息。这个特点又可能给用户带来一些麻烦，比如后备电池失效或掉电使原来设定的系统信息丢失，误操作引起软件或硬件的设置错误，更有甚者因为跳线的连接器错接等等，都会使用户束手无策。因此，广大用户迫切需要有关这类微电脑的参考书。

为此，我们收集了目前国内广泛流行的几十种包括 286、386、486 系统板的多种不同类型的 CGA、EGA、VGA、TVGA 显示适配器及常用的 I/O 卡，超级 I/O 卡，软、硬盘控制卡，自动双频显示卡和 Novell 网络卡等的原文资料。通过作者们精心吸取其精华加工整理，编成了这本书，它所介绍的内容有助于用户掌握软、硬件技术和正确地解决上述问题。并能获得更好的操作环境。这本书有如下几个特点：

- 实用性强，内容丰富，所涉及的范围广。
- 各种型号的设备既有特殊性又有代表性。
- 对用户选购，自装电脑有指导性。
- 对设备自身的功能发挥具有普遍性。
- 对设备各具的性能、技术要求具有权威性。
- 对机器的维护，故障的排除，使用环境的设定有帮助性。

特别需要指出的是 386、486 系统板中的高级 CMOS SETUP 程序的内容相当丰富。比如，引导 DOS 通常先寻找驱动器 A: 若不成功则从硬盘 C: 引导。这一顺序可通过设置 system Boot UP Sequence (系统引导顺序) 为“C:, A:”来改变。又如，可为系统设置“口令”，当回答的“口令”不对时，系统不能引导 DOS 等。总之，若能充分发挥高级 CMOS setup 程序所具有的功能，可为用户的工作及提高效率起到很大的作用。这些技术也是本书所介绍的一个重点。

参加这本书的翻译、加工、整理及收集资料的还有林拉、曾荣珍、张文锋、郑奇伟、陈汝祥、陈华昌、郑红记等同志。在本书的编写过程中得华南师大计算机系，电脑杂志社科技开发经营部、中科电脑公司、嘉图电子有限公司、万域电脑公司、电子出版社广州科技公司为本书的出版发行给予了大力的支持和帮助，在此表示衷心感谢。

由于作者水平有限，错误和疏漏之处难免，恳望专家和读者批评指正。

作者于华南师大
一九九二年九月

出版者的话

众所周知，近几年来随着微计算机板卡和部件的专业化大量生产及价格上的优势，使得购买组装兼容机的用户越来越多。

因为是组装机，所以其所选部件，特别是板卡的品种组合，可以说是五花八门。用户从电脑商处购入兼容机后，往往得不到有关的技术手册，以致当机器出现故障或扩充机器性能时，由于缺乏必要的资料也无从下手。

为此，我们收集的一些板卡资料，“组装”了这本技术手册，为电脑商和组装机用户起到拾遗补缺的作用。

目前国内组装机所用板卡的来源和型号十分繁杂。仅仅用一本书是很难包罗万象的。为此，我们想通过本书的出版，征集本书尚未收集到的板卡资料(原文及译文均可)，继续选编出版。希望大家共同将组装机的资料搞得更完善，为繁荣我国的电脑业而共同努力。

电子工业出版社广州科技公司

1993年7月

来稿寄：**广州石牌华南师大计算机系郑存陆收**

邮 编：**510631**

来稿一经采用，待出版后将馈赠手册一本(译文另付稿酬)，以作纪念。

目 录

第一篇 286 系统板	(1)
1. 286 系统板的若干标准	(1)
2. VLSI 12MHz 零等待 286Turbo 主板 (Version: B)	(9)
3. VLSI 12MHz 零等待 286 Turbo 主板(P-286-VLSI Version2)	(14)
4. 12MHz SMT 主板	(20)
5. SMT 286 系统板	(24)
6. MT- / 286 Turbo 主板	(28)
7. D-1600 286 系统板	(32)
8. G2 系统板 101A	(39)
9. D-1050 286 系统板	(44)
10. GSH 286 主板	(49)
11. MG-12HS 系统主板	(56)
12. UMC 286 M / B 系统板	(60)
13. LAT-25 / 4M、LAT-16 / 4M、LAT-12 / 4M 286 系统板	(63)
14. MAT 286 系统板	(69)
15. HEADLAND HT12HS 系统板	(81)
16. MINI 286LS 系统板	(85)
17. MB-1216H16MHz 零等待 80286 Trubo 主板	(91)
18. 6 / 8MHz 286 系统板	(108)
第二篇 386 系统板	(112)
1. OPTI-386WB 系统板	(112)
2. OPTI-386SX 系统板 (OPTI-P9)	(124)
3. 80386 DX WB 系统板 (OPTI 80386 cache)	(128)
4. 80386-20 / 25 系统板	(142)
5. HEDAKA 386SX 系统板	(163)
6. ACE-386 SX-V12 系统板	(167)
7. 386 cache 25s / 33s 系统板	(172)
8. 16MHz / 20MHz 386SX DMCM / B 系统板	(181)
9. 386 / 33-64K 系统板	(190)
10. 386DX33 / 40 回写系统板 (COPM386CACHE 板)	(213)
第三篇 486 系统板	(224)
1. FOREX 486 CACHE 系统板 (486DX / SX)	(224)
2. OPTI-486 WB 系统板	(246)
3. ISA-486S 系统板	(248)

4. CONTAQ—486 系统板	(263)
第四篇 显示器适配器	(267)
1. IBM VGA—兼容的视频图形控制器	(267)
2. TVGA—8900, 8902 / 4 / 8 图形适配器	(294)
3. LASERTRON VGA 适配器 (VGA—1 和 VGA—1A 视频图形阵列)	(304)
第五篇 I / O 卡	(314)
1. CA8390 IDE 控制卡	(314)
2. BS—301 AT 多 I / O 卡	(317)
3. 超级 IDE / FDC 多 I / O 卡 (超级 IDE827 卡)	(322)
4. AT—2 型 AT 多 I / O 卡	(326)
5. AT I / O—V7 型 AT 多 I / O 卡	(328)
6. MT—881 型 PC / XT 系统小型 I / O 卡	(330)
7. M3000A—V2 自动双显示卡	(332)
8. 6310MCGP 单色 / 彩色图形接口卡	(334)
9. LAN 适配器	(336)

第一篇 286 系统板

1. 286 系统板的若干标准

本篇介绍目前市场上常见的一些 286 系统板，这些系统板中，有一些技术性能、总线、接口和连接器引脚信号等是统一的、标准的，为了在介绍各种系统板时避免重复，我们先把它们摘录出来在本节列出，在以后的介绍中，用注释：(见“标准×”)，表示参阅本节的第×点。

第二篇和第三篇将分别介绍 386、486 系统板，它们中有的连接器引脚信号与这里所列的相同，为了节省篇幅，用注释：(同 286 系统板“标准×”)，表示与本节的第×点相同。

1. 系统中断

由 80286 NMI 和两片 8259A 中断控制器提供 16 级系统中断，各中断的含义及其优先级如下：

级 别		功 能
NMI		奇偶校验或 I/O 通道校验
中断控制器 1	中断控制器 2	
IRQ0		定时器通道 0 输出中断
IRQ1		键盘中断(输出缓冲器满)
IRQ2		由中断控制器 2 来的中断
	IRQ8	实时时钟中断
	IRQ9	软件改向到 INT 0AH 中断
	IRQ10	保留
	IRQ11	保留
	IRQ12	保留
	IRQ13	数学协处理器 80287 中断
	IRQ14	硬盘控制器中断
	IRQ15	保留
IRQ3		串行口 2 中断
IRQ4		串行口 1 中断
IRQ5		并行口 2 中断
IRQ6		软盘控制器中断
IRQ7		并行口 1 中断

2. 直接存储器访问 DMA

由系统提供 8 个 DMA 通道，使用 2 片 8237-5DMA 控制器(每片 4 个通道)。DMA 通道含意如下所述：

CTRL1	CTRL2
0 通道—备用	4 通道—作为 CTRL1 的级联
1 通道—SDLC	5 通道—备用
2 通道—软盘	6 通道—备用
3 通道—备用	7 通道—备用

DMA 控制器 1 包含有 0~3 通道, 支持 8 位 I/O 适配器与 8 位或 16 位存贮器系统的 8 位数据传送.每个通道都是以 64KB 为 1 页, 传送数据到 16MB 系统地址空间。

DMA 控制器 2 包含有 4~7 通道., 通道 4 用于级联通道 0~3 到微处理器, 通道 5、6、7 支持 16 位系统存贮器之间的 16 位数据传送。通道 5、6、7 传送数据是以 128KB 为一页, 传送到 16MB 系统地址空间。这些通道将不传送奇地址界限的数据。

页面寄存器地址如下:

页面寄存器	地址 (十六进制)
DMA 通道 0	0087
DMA 通道 1	0083
DMA 通道 2	0081
DMA 通道 3	0082
DMA 通道 5	008B
DMA 通道 6	0089
DMA 通道 7	008A
刷新	008F

DMA 各通道地址产生情况如下所述:

(1)DMA 的通道 0 至通道 3

源	DMA 页面寄存器	8237A-5
地址	A23 ~ A16	A15 ~ A0

注:产生高字节允许的寻址信号(BHE)与地址线 A0 反相。

(2)DMA 的通道 5 至通道 7

源	DMA 页面寄存器	8237A-5
地址	A23 ~ A17	A16 ~ A1

注: BHE 和 A0 寻址信号被强制为逻辑 0。

DMA 通道地址不会增加或减少超过页面的界限(通道 0 至 3 为 64KB, 而通道 5 至 7 为 128KB)。

3.系统定时器

该系统有三个可编程的定时器 / 计数器, 并由 Intel 8254-2 定时器 / 计数器芯片控制。通道 0 至 2, 按下述情况定义:

通道 0	系统定时器
GATE0	0 连到+5V
CLK IN0	1.190MHz 振荡信号
CLK OUT0	8259A IRQ0
通道 1	刷新请求产生器
GATE1	连到+5V
CLK IN1	1.190MHz 振荡信号
CLK OUT1	请求刷新周期

注:通道 1 编程为每 15μs.产生 1 个信号。

通道 2	喇叭音频产生
GATE2 CLK IN2 CLK OUT2	由 PPI 61H 口的 0 位来控制 1.190 MHz 振荡信号 用来驱动喇叭

4. I / O 地址映象

范围(十六进制)	设 备	使 用
000~01F	DMA 控制器 1	系统
020~03F	中断控制器 1	系统
040~05F	定时器	系统
060~06F	8042(键盘)	系统
070~07F	实时时钟, NMI 屏蔽	系统
080~09F	DMA 页面寄存器	系统
0A0~0BF	中断控制器 2	系统
0C0~0DF	DMA 控制器 2	系统
0F0	清数学协处理器忙	系统
0F1	复位数学协处理器	系统
0F8~0FF	数学协处理器	系统
1F0~1F8	硬盘	I / O
200~207	游戏 I / O	I / O
278~27F	并行打印机口 2	I / O
2F8~2FF	串行口 2	I / O
300~31F	试验卡	I / O
360~36F	保留	I / O
378~37F	并行打印机口 1	I / O
380~38F	SDLC, 双同步 2	I / O
3A0~3AF	双同步 1	I / O
3B0~3BF	单显和打印机适配器	I / O
3C0~3CF	保留	I / O
3D0~3DF	彩色图形显示器适配器	I / O
3F0~3F7	软磁盘控制器	I / O
3F8~3FF	串行口 1	I / O

5. I / O 通道及插槽引脚信号

(1) I / O 通道支持

- I / O 地址空间为 100H~3FFH
- 24 位存储器地址(16MB)
- 从通道微处理器刷新系统存储器

- 访问数据的选择(8 位或 16 位)
- 中断
- DMA 通道
- I/O 等待状态发生
- 开放式总线结构(允许多处理器共享系统资源, 包括存贮器)

(2) I/O 插槽引脚信号

(背面图)

	GND	B1	A1	-I/O CH CK	(I)
(O)	RESET DRV	B2	A2	SD7	(I/O)
	+5VDC	B3	A3	SD6	(I/O)
(I)	IRQ9	B4	A4	SD5	(I/O)
	-5VDC	B5	A5	SD4	(I/O)
(I)	DRQ2	B6	A6	SD3	(I/O)
	-12VDC	B7	A7	SD2	(I/O)
(I)	0WS	B8	A8	SD1	(I/O)
	+12VDC	B9	A9	SD0	(I/O)
	GND	B10	A10	-I/O CH RDY	(I)
(O)	-SMEMW	B11	A11	AEN	(O)
(O)	-SMEMR	B12	A12	SA19	(I/O)
(I/O)	-IOW	B13	A13	SA18	(I/O)
(I/O)	-IOR	B14	A14	SA17	(I/O)
(O)	-DACK3	B15	A15	SA16	(I/O)
(I)	DRQ3	B16	A16	SA15	(I/O)
(O)	-DACK1	B17	A17	SA14	(I/O)
(I)	DRQ1	B18	A18	SA13	(I/O)
(I/O)	-REFRESH	B19	A19	SA12	(I/O)
(O)	CLK	B20	A20	SA11	(I/O)
(I)	IRQ7	B21	A21	SA10	(I/O)
(I)	IRQ6	B22	A22	SA9	(I/O)
(I)	IRQ5	B23	A23	SA8	(I/O)
(I)	IRQ4	B24	A24	SA7	(I/O)
(I)	IRQ3	B25	A25	SA6	(I/O)
(O)	-DACK2	B26	A26	SA5	(I/O)
(O)	T/C	B27	A27	SA4	(I/O)
(O)	BALE	B28	A28	SA3	(I/O)
	+5VDC	B29	A29	SA2	(I/O)
(O)	OSC	B30	A30	SA1	(I/O)
	GND	B31	A31	SA0	(I/O)
(I)	-MEM CS16	D1	C11	SBHE	(I/O)
(I)	-I/O CS16	D2	C2	LA23	(I/O)
(I)	IRQ10	D3	C3	LA22	(I/O)
(I)	IRQ11	D4	C4	LA21	(I/O)
(I)	IRQ12	D5	C5	LA20	(I/O)
(I)	IRQ15	D6	C6	LA19	(I/O)
(I)	IRQ14	D7	C7	LA18	(I/O)
(O)	-DACK0	D8	C8	LA17	(I/O)
(I)	DRQ0	D9	C9	-MEMR	(I/O)
(O)	-DACK5	D10	C10	-MEMW	(I/O)
(I)	DRQ5	D11	C11	SD8	(I/O)
(O)	-DACK6	D12	C12	SD9	(I/O)
(I)	DRQ6	D13	C13	SD10	(I/O)
(O)	-DACK7	D14	C14	SD11	(I/O)
(I)	DRQ7	D15	C15	SD12	(I/O)
(I)	+5VDC	D16	C16	SD13	(I/O)
(I)	-MASTER	D17	C17	SD14	(I/O)
	GND	D18	C18	SD15	(I/O)

(3) I/O 通道信号说明

所有信号线都是与 TTL 电平兼容, 最大负载为 2 个低功率(LS)器件。

CLK(输出)	CPU 时钟(CLOCK)
RESET DRV(输出)	复位驱动(RESET DRIVE)信号。在电源打开、线电压降低或硬件复位期间, 该信号变高电平。
SA0~19(输入/输出)	系统地址线(System Address line)0~19位。它们在"BALE"下降沿被锁存。
LA17~23(输入/输出)	不锁存的地址线(unLatched Address line)17~23位
SD0~15(输入/输出)	系统数据(System Data)0~15位线
BALE(输出)	缓冲的地址锁存允许(Bufferd Address Latch Enable)信号, 用于在它的下降沿锁存 SA0~19。在 DMA 周期期间该信号强制为高电平。
-I/O CH CK(输入)	I/O通道校验(I/O CHannel CHecK)是一个低电平有效的信号, 它表示在 I/O 板中存在一个奇偶错误。
-I/O CH RDY(输入)	I/O通道准备就绪(I/O Channel ReaDY)信号。该信号是 I/O 或存储器读/写周期的延长, 在检测到有效地址的情况下它保持为低电平。它能够保持为低电平的时间最大只有 2.5 μ s。
IRQ3~7, 9~12, 14~15(输入)	中断请求(Interrupt ReQuest)信号。该信号表示 I/O 设备请求服务。它们的优先级顺序如下: 最高 IRQ9,10,11,12,14,15,3,4,5,6,7 最低。
-IOR(输入/输出)	I/O读信号(I/O Read)信号, 该信号低电平有效, 用来通知 I/O 设备把它的数据送到数据总线上。
-IOW(输入/输出)	I/O写(I/O Write)信号, 低电平有效, 用来通知 I/O 设备从数据总线上读取数据。
-SMEMR(输出)	系统存储器读(System memory Read)是一个低电平有效的信号, 当它为低时, 可读取 1M 字节的存储器。
-MEMR(输入/输出)	存储器读(Memory Read)信号, 低电平有效。当它为低时, 可读取存储器的任何区域。
-SMEMW(输出)	系统存储器写(System Memory Write)信号, 低电平有效, 当它为低时, 可对 1M 字节的存储器写入操作。
-MEMR(输入/输出)	存储器写(Memory Write), 低电平有效。当它为低时, 可对存储器的任何区域写入操作。

DRQ 0~3、5~7(输入)	DMA请求(DMA ReQuest)信号.通道0~3用于8位数据传送,通道 5~7 用于 116 位数据传送,在响应 DMA 的回答信号(DACK)变为有效的低电平之前,DMA 请求信号必须保持高电平.它们的优先级顺序如下: 最高 DRQ0、1、2、3、5、6、7 最低.
-DACK0~3、5~7(输出)	DMA回答(DMA ACKnowledge)信号。它们是对 DRQ0~3、5~7 响应的回答信号。
AEN(输出)	DMA地址允许(Address ENable)信号。当DMA控制器驱动地址总线时,该信号为高电平。当 80286 CPU 驱动地址总线时,它是低电平。
-REFRESH(输入/输出)	该信号表示存储器刷新周期正在进行。
T/C(输出)	计数结束(Terminal Count)信号,当任何一个DMA计数器计满时,它发出一个脉冲。
SBHE(输入/输出)	系统总线高字节允许(System BusHhigh Enable)信号。它表示在数据总线上传送的是高字节 SD5~15.
-MASTER(输入)	这是一个来自I/O处理器的信号,I/O处理器如同主 CPU 那样具有控制功能。该信号保持低电平时间最大为 15 μ s,否则,若超过 15 μ s,由于没有刷新,系统存储器的信息可能丢失。
-MEM CS116(输入,集电板开路)	存储器16位片选(Memory Chip Select 16)信号,它表示当前数据传送是 1 等待状态 16 位数据存储器操作。
-I/O CS 16(输入,集电板开路)	I/O 16位片选信号。它表示当前数据传送是1等待状态 16 位数据 I/O 操作。
OSC(输出)	振荡器(OSCillator)信号,14.31818MHz,用于彩色图形板。
0WS(输入,集电板开路)	零等待状态(zero Wait State)信号。该信号通知微处理器,当前总线周期能够完成,无需插入附加的等待周期。

6.实时时钟和非易失性 RAM

实时时钟 MC146818 和它的 64 字节的 RAM 信息,由 6 伏电池维持。内部时钟电路占用了 14 个字节,其余单元分配给系统配置。

地址(十六进制)	说 明
00	秒
01	秒报警
02	分
03	分报警
04	时
05	时报警
06	星期几
07	日

(接上表)

08	月
09	年
0A	状态寄存器 A
0B	状态寄存器 B
0C	状态寄存器 C
0D	状态寄存器 D
0E	诊断状态字节
0F	停机
10	软盘驱动器类型字节-驱动器 A 和 B
11	保留
12	硬盘驱动器类型字节-驱动器 C 和 D
13	保留
14	设备字节
15	基本存储器低字节
16	基本存储器高字节
17	扩充存储器低字节
18	扩充存储器高字节
19~2D	保留
2E~2F	2 字节 CMOS 校验和
30	扩充存储器低字节
31	扩充存储器高字节
32	年代数据字节
33	信息标记
34~3F	保留(在加电时置 1)

7.电源连接器

脚 号	含 义	导 线 颜 色
1	电源正常	橙色
2	+5V	红色
3	+12V	黄色
4	-12V	蓝色
5	地	黑色
6	地	黑色
7	地	黑色
8	地	黑色
9	-5V	白色
10	+5V	红色
11	+5V	红色
12	+5V	红色

注：电源连接器有两种形式，一种是一个 12 脚，另一种是二个 6 脚。

8.键盘连接器

键盘连接器是一个 5 芯、垂直安装在电路板上的 DIN 插座。

脚 号	意 义
1	键盘时钟
2	键盘数据
3	未用
4	地
5	+5V

9.键盘锁和电源指示灯连接器

脚 号	意 义
1	电源 LED 灯
2	未用
3	地
4	键盘禁止
5	地(黑色)

10.外部电池连接器

脚 号	意 义
1	+6V 电池输入
2	未用
3	地
4	地

11.喇叭连接器

脚 号	意 义
1	喇叭
2	未用
3	地
4	电源

2. VLSI 12MHz 零等待 286 TURBO 主板

(VERSION: B)

一、说明

1、总体说明

- Intel 或 AMD 80286 10MHz 或 12MHz CPU
- 6/8/12/16MHz 速度, 硬件和软件可以选择
- 可用开关改变 RAM 访问时间为 0 等待或 1 等待
- 系统板上 RAM 容量可达 4MB
- 在保护虚地址模式, 内存可扩充至 16MB
- 两个 AMI、PHOENIX 或 AWARD BIOS 插座, 与 IBM BIOS 全兼容
- 8 个 I/O 扩展槽
- 1 个 80287 数学协处理器插座
- 带有可再充电电池的 CMOS 时钟和日历电路
- 24 位地址和 16 位数据通道能力
- 16 级中断
- 7 个 DMA 通道
- 3 个可编程定时器

2、系统存储器映象

地址范围	首~末	名 称	功 能
000000~03FFFF	000K~256K	Bank0	系统存储器 (256K)
040000~07FFFF	256K~512K	Bank1	系统存储器 (256K)
080000~09FFFF	512K~640K	Bank2	系统存储器 (128K)
0AFFFF~0BFFFF	640K~768K	视频	显示卡缓冲器 (128K)
0C0000~0DFFFF	768K~896K	I/O ROM	扩展 ROM (128K)
0E0000~0EFFFF	896K~960K	ROM	系统使用 (64K)
0F0000~0FFFFFFF	960K~1024K	ROM	BIOS (64K)
100000~11FFFF	1024K~1152K	Bank2	系统存储器 (128K)
120000~15FFFF	1152K~1408K	Bank3	系统存储器 (128K)
160000~FDFFFF	1408K~16146K	RAM	扩充 RAM (14870K)
FE0000~FEFFFF	16146K~16210K	ROM	系统使用 (64K)
FF0000~FFFFFF	16210K~16274K	ROM	BIOS (64K)

3、通道插槽 (见“标准 5”)

4、I/O 地址映象 (见“标准 4”)

二、系统板跳接线选择

1、连接器和跳接线

该系统具有以下几个连接器和跳接线:

跳接线号	功 能
JP1	EPROM 容量选择
JP2、JP3、JP4	RAM 容量选择
JP5	未 用
JP6	6/12 或 8/12MHz 选择
JP7	显示器适配器类型选择
JP8	I/O 等待选择




图 1-1 VLSI 12MHz 零等待
286 Turbo 系统板元件分布图

各跳接线设置如下:

(1) JP1——EPROM 容量选择

JP1 用来选择 ROM 是采用 27256 或 27128 芯片。在正常情况下, 不应改变 JP1 的设置。

脚 1, 2 连接时, 选 27256

脚 2, 3 连接时, 选 27128

(2) JP2、JP3、JP4——RAM 容量选择

这些跳接线用来选择系统板上的 RAM 容量。从下表可见到它们设置情况:

	容 量	Bank0	Bank1	JP2	JP3	JP4
1	4MB	41C000×18	41C000×18	OFF	ON	ON
2	2MB	41C000×18	—	ON	OFF	OFF
3	1MB	41256×18	41256×18	ON	OFF	ON
4	640KB	41256×18	4164×18	ON	ON	OFF
5	512KB	41256×18	—	ON	ON	ON

(3) JP6——6/12MHz 或 8/12MHz 选择

JP6 是用来选择速度, 跳接线套插入跳接线, 使其相连时, 选择 8/12MHz。

(4) JP7——显示器类型选择

JP7 用来选择单色还是彩显适配器。当跳接线套入 JP7 时, 选择单显适配器, 反之, 将跳接线套拿开时选择彩显适配器。

(5) JP8——I/O 等待选择

JP8 是用来选择读操作是 0 等待还是 1 等待。跳接线套插入 JP8 时, 选择 0 等待, 反之, 拿开跳接线套, 选择 1 等待。

2、喇叭连接器 (见“标准 11”)

3、外接用电池连接器

该连接器用来连接 4 个“AA”电池, 以替代板上装设的蓝色圆筒形状可再充电的电池。该连接器各引脚信号见“标准 10”

4、键锁 / 电源 LED 灯连接器

电源 LED 灯和键锁连接器是一个 5 芯的条型针式插座, 各芯的含义见“标准 9”

5、电源连接器 (见“标准 7”)

6、键盘连接器

键盘连接器是一个 5 芯的, 垂直安装在印刷电路板上的 DIN 连接器。各引脚信号见“标准 8”。

三、硬件兼容性

1、系统定时器

该系统有三个可编程定时器 / 计数器, 由 Intel 8254—2 定时器 / 计数器芯片控制, 各通道定义见“标准 3”。

2、系统中断

由 80286NMI 和两片 8259A 中断控制器提供 16 级系统中断, 各中断的含义及其优先级见“标准 1”。

3、直接存储器访问 DMA

系统提供 8 个 DMA 通道, 使用两片 8237-5DMA 控制器 (每片 4 个通道), DMA 各通道的意义和页面寄存器地址见“标准 2”。

4、实时钟和非易失 RAM

实时时钟 MC146818 和它的 64 字节的 RAM 信息由+6V 电池维持。内部时钟电路占用了 14 个字节, 其余单元分配给系统配置用 (见“标准 6”)。

四、芯片技术特性

PC / AT 兼容的芯片系列

VL82C100 / 82C101 / 82C102 / 82C103 / 82C104

特性:

- 与 IBM PC / AT 类型机的设计完全兼容
- 高集成度的 5 个系列片
- 非存贮器的系统部件从 110 件减少到 16 件
- 支持 12MHz 处理器时钟
- 各部件都可以按用户指定的特性做成芯片式
- 所有部件都设计成低功耗 CMOS 器件

1、82C100 PC / AT 外围设备控制器

VL82C100 PC / AT 外围设备器取代了两片 82C37A DMA 控制器, 两片 82C59A 中断控制器和 82C54 可编程计数器以及一片 74LS612 页面调整器、两片 74ALS573 三态锁存器、一片 74ALS138 3-8 译码器和 5 个其它低组合集成电路。利用它的内部性能, VL82C100 既作为键盘控制器的接口, 也作为实时时钟的接口。

VL82C100 器件也为 I / O 插槽、VL82C101 系统控制器以及系统 ROM 提供控制信号, VL82C100 是由先进的超大规模集成电路, 高性能 CMOS 处理而制造成的, 它使用 JEDEC 标准 84 脚塑料封装片阵列 (PLCC) 组件。

2、82C101 PC / AT 系统控制器

VL82C101 PC / AT 系统控制器取代了一片 82C284 时钟控制器和 82C288 总线控制器、一片 82C84A 时钟发生器和驱动器、两片 PAL16L8 器件(用在存贮器译码)和作为等待状态逻辑用的大约十片低组合集成电路。当使用 12MHz 时, 系统使用 80ns 动态 RAM 的话, 写操作时器件提供需要 1 个等待状态, 而读操作时为 0 等待状态。12MHz 系统使用 120ns 动态 RAM, 对写操作将提供 1 等待态, 而读操作为 0 等待状态。该器件接受 24MHz 晶振控制系统时钟, 以及 14.318MHz 晶振控制微处理器时钟, 它也为 I / O 槽提供复位和时钟信号。这个器件是以先进的超大规模集成电路高性能 CMOS 处理而制造成的, 它使用 JEDEC 标准 84 脚塑料封装芯片阵列(PLCC)组件。

3、82C102 PC / AT 存贮器控制器

VL82C102 PC / AT 存贮器控制器产生行地址选通(RAS)和列地址选通(CAS)信号, 用以支持 PC / AT 机所使用的动态 RAM。另外, 该器件允许用户选择 4 种主板存贮器, 容量达到 2MB, 4 种选择中的三种都充满 640KB 用户空间以支持磁盘操作系统 (DOS)。其次, VL82C102 给 I / O 槽提供地址, ROM 和 RAM 存贮器片选信号和驱动系统的喇叭信号。这个器件是以先进的超大规模集成电路高性能 CMOS 处理而制造成的, 它使用 JEDEC 标准 84 脚塑料封装芯片阵列(PLCC)组件。

4、82C103 PC / AT 地址缓冲器

82C103 PC / AT 地址缓冲器提供系统 16 位地址总线输入和 41 位缓冲驱动。这个缓冲驱动器包含 17 路双向系统总线驱动，每路具有吸收 20mA 电流(50 个 LS 负载)和底板上 200PF 电容；16 路双向局部总线驱动，每路具有吸收 80mA 电流(20 个 LS 负载)；和 8 路存储器总线驱动，每路具有吸收 8mA 电流，提供给 256K 位和 1M 位动态 RAM 芯片两者刷新的电流负载，VL82C103 给 I / O 槽和系统提供地址。

这个器件是以先进的超大规模集成电路高性能 COMS 处理而制造成的，它使用 JEDEC 标准 84 脚塑料封装芯片阵列 (PLCC) 组件。

5、82C104 PC / AT 数据缓冲器

VL82C104 PC / AT 数据缓冲器提供 16 位数据总线输入及 40 路双向缓冲驱动。缓冲驱动包含：16 路双向系统数据总线驱动，每路具有吸收 20mA 电流 (50 个 LS 负载)；8 路双向局部总线驱动，每路具有吸收 8mA 电流 (20 个 LS 负载)；和 16 路存储器数据总线驱动，每路具有吸收 8mA (20 个 LS 负载) 电流。VL82C104 也产生系统奇偶出错信号。

这个器件是以先进的超大规模集成电路高性能 CMDS 处理而制造成的，它使用 JEDEC 标准 84 脚塑料封装芯片阵列 (PLCC) 组件。

五、如何用软件控制系统速度

(1) 按“CTRL”，“ALT”和“-”改变速度或按“CTRL”，“ALT”和“+”改变速度。

A: <ALT>

C: <CTRL>

S: <SHIFT>

-: <->-

+: <+>

(2) 当系统板使用 AWARD BIOS 和 PTC8042 控制器时

A: <ALT>

B: <CTRL>

-: <->

+: <+>

(3) 当系统板使用 AMI BIOS 时

A: <ALT>

B: <CTRL>

C: <\>斜杠