

北京图书馆藏

16414

中文资料

# 数字集成电路

设计原理和应用



上海无线电十九厂

的逻辑设计原理和电路结构，在第六章中引入了长沙工学院设计的“EBC”逻辑电路在逻辑上和电路结构上的特点和应用。

在附录中，列入了双极型数字电路的工艺结构，版图设计原则和电路工艺筛选、失效分析的内容。这些内容体现出线路设计、工艺和整机使用三者的有机联系，使本书内容能取得一个较完整的概念。

在本书的编写过程中，复旦大学、长沙工学院、华东计算所等许多兄弟单位都给予很大的支持，在此我们向所有协作单位表示衷心的感谢。

由于编写时间匆促，水平有限，而且其中中、大规模电路部分内容尚属研制阶段，仅供参考。如有错误和不妥之处，切望读者提出宝贵意见，以便今后订正。

上无十九厂资料室  
一九七五年三月

# 目 录

## 第一章 数字电路及其数学基础

第一节 基本逻辑关系和逻辑门 .....	1
§ 1-1-1 “与”、“或”、“非”逻辑及“与门”、“或门”、“非门” .....	1
§ 1-1-2 几种常用的双极型逻辑门.....	7
第二节 逻辑代数.....	22
§ 1-2-1 逻辑代数的一些公理和定理 .....	22
§ 1-2-2 逻辑代数的图示法 .....	29

## 第二章 TTL 逻辑门

第一节 与非门.....	44
§ 2-1-1 TTL与非门静态、动态分析.....	44
§ 2-1-2 Z12 TTL与非门电性能测试和特性曲线 .....	56
§ 2-1-3 TTL 浅饱和电路 .....	79
§ 2-1-4 TTL 肖特基二极管(SBD)抗饱和电路 .....	85
§ 2-1-5 TTL 低功耗门电路 .....	89
§ 2-1-6 TTL 与非功率门 .....	90
第二节 其他逻辑门.....	92
§ 2-2-1 与门(与驱动器) .....	92
§ 2-2-2 或非门, 与或非门, 或扩展器 .....	96
§ 2-2-3 TSL 三态逻辑电路 .....	101

## 第三章 TTL 触发器

第一节 R-S 触发器 .....	105
§ 3-1-1 R-S 触发器.....	105

§ 3-1-2 R-S-T 触发器 .....	144
§ 3-1-3 R-S-S 触发器 .....	123
<b>第二节 J-K 触发器.....</b>	<b>124</b>
§ 3-2-1 J-K 触发器的逻辑功能和分类 .....	124
§ 3-2-2 主——从方式的 J-K 触发器 .....	126
§ 3-2-3 阻塞——维持方式的 J-K 触发器 .....	138
§ 3-2-4 电荷控制方式的 J-K 触发器 .....	149
§ 3-2-5 边沿触发方式的 J-K 触发器 .....	153
<b>第三节 D 型触发器 .....</b>	<b>161</b>
§ 3-3-1 D 型触发器的结构与功能.....	161
§ 3-3-2 单块集成 D 型触发器 .....	166
<b>第四节 外接 RC 的触发器 .....</b>	<b>174</b>
§ 3-4-1 R-S-T 触发器 .....	175
§ 3-4-2 J-K 触发器 .....	177
§ 3-4-3 门闩触发器 .....	181

#### 第四章 TTL 非稳态、单稳态电路

<b>第一节 自激多谐振荡器 .....</b>	<b>183</b>
§ 4-1-1 由双与非门阻容耦合的振荡器.....	183
§ 4-1-2 TTL 环形振荡器 .....	189
<b>第二节 单稳态电路 .....</b>	<b>194</b>
§ 4-2-1 简单的微分型单稳态电路.....	194
§ 4-2-2 集成单稳态电路之一.....	196
§ 4-2-3 集成单稳态电路之二.....	206
<b>第三节 施密特电路 .....</b>	<b>209</b>

#### 第五章 小规模加法器

<b>第一节 异或门和半加器 .....</b>	<b>212</b>
§ 5-1-1 异或门和半加器的逻辑功能.....	212

§ 5-1-2 单块集成异或门 .....	215
<b>第二节 全加器 .....</b>	<b>219</b>
§ 5-2-1 全加器的逻辑结构.....	219
§ 5-2-2 全加器的几种线路型式.....	224
<b>第三节 减法器 .....</b>	<b>232</b>
§ 5-3-1 半减器.....	232
§ 5-3-2 全减器.....	233
§ 5-3-3 全加器/全减器 .....	236
<b>第四节 半加器和全加器的测试 .....</b>	<b>238</b>
§ 5-4-1 直流特性测试.....	238
§ 5-4-2 交流测试：.....	242

## 第六章 中规模加法器和功能发生器

<b>第一节 加法器的工作方式 .....</b>	<b>246</b>
§ 6-1-1 串行与并行加法器.....	246
§ 6-1-2 进位链的结构及几种高速进位方式.....	247
<b>第二节 单块集成中规模加法器 .....</b>	<b>255</b>
§ 6-2-1 提前进位发生器.....	255
§ 6-2-2 算术逻辑单元/函数发生器 .....	266
<b>第三节 采用二级译码换道的算术逻辑单元/功能发生器 .....</b>	<b>278</b>
§ 6-3-1 基本单元线路结构考虑.....	278
§ 6-3-2 组内串行进位,组间并行进位功能发生器 .....	284
§ 6-3-3 组内并行提前进位,组间串行进位的功能发生器 .....	300

## 第七章 计 数 器

<b>第一节 非同步计数电路的逻辑设计 .....</b>	<b>321</b>
<b>第二节 同步型计数电路的逻辑设计 .....</b>	<b>365</b>
<b>第三节 各种功能的计数电路 .....</b>	<b>387</b>

§ 7-3-1 可逆计数电路.....	387
§ 7-3-2 二进制可变计数电路.....	400
§ 7-3-3 其它各种编码和功能的计数电路.....	404
<b>第四节 中规模集成化的计数电路线路结构 .....</b>	<b>409</b>
§ 7-4-1 中速非同步十进计数电路线路结构.....	409
§ 7-4-2 较高速可预置数的非同步十进计数电路.....	415
§ 7-4-3 同步十进可逆计数电路.....	420

## 第八章 译 码 器

<b>第一节 2 变量、3 变量和 4 变量译码器 .....</b>	<b>425</b>
§ 8-1-1 2 变量译码器 .....	425
§ 8-1-2 3 变量译码器 .....	428
<b>第二节 二进制编码数——八进、十进数译码器.....</b>	<b>431</b>
§ 8-2-1 二进——八进译码器.....	431
§ 8-2-2 二进制编码——十进数译码器.....	436
§ 8-2-3 BCD——7 段显示译码器 .....	446
<b>第三节 编码器和奇偶校验电路 .....</b>	<b>468</b>
§ 8-3-1 编码器.....	468
§ 8-3-2 奇偶校验电路.....	471
§ 8-3-3 海明奇偶校验电路.....	480

## 第九章 寄存器和移位寄存器

<b>第一节 寄存器 .....</b>	<b>486</b>
§ 9-1-1 由 R-S 触发器构成的 8 R-S 寄存器 .....	487
§ 9-1-2 兼有计数功能的存贮寄存器.....	490
<b>第二节 移位寄存器 .....</b>	<b>493</b>
§ 9-2-1 移位寄存器的基本概念.....	493
§ 9-2-2 几种典型的移位寄存器电路设计原理.....	498

<b>第三节 移位寄存器的应用</b>	<b>517</b>
§ 9-3-1 作为串并行转换电路	517
§ 9-3-2 连成具有计数功能	523

## 第十章 双极型随机存贮器

<b>第一节 射极耦合型存贮器</b>	<b>530</b>
§ 10-1-1 射极耦合型存贮器单元	530
§ 10-1-2 地址译码驱动器	532
<b>第二节 肖特基二极管耦合存贮器</b>	<b>538</b>
§ 10-2-1 存贮单元	538
§ 10-2-2 存贮矩阵的外围线路	543
<b>第三节 集成注入逻辑型存贮器</b>	<b>544</b>
§ 10-3-1 集成注入逻辑存贮单元之一	545
§ 10-3-2 集成注入逻辑存贮单元之二	558
<b>第四节 电流控制方式的随机存贮器</b>	<b>564</b>
§ 10-4-1 存贮单元的设计	565
§ 10-4-2 用电流开关控制存贮矩阵的外围线路	568

## 第十一章 唯读存贮器

<b>第一节 唯读存贮器的设计原理</b>	<b>577</b>
§ 11-1-1 采用熔断丝烧断的字结构 ROM 线路	579
§ 11-1-2 用肖特基二极管烧通的位结构 ROM	589
<b>第二节 ROM 的工作方式和应用</b>	<b>593</b>

## 附录

<b>第一节 集成电路的工艺</b>	<b>602</b>
§ 12-1-1 集成电路的结构	602
§ 12-1-2 集成电路的工艺流程	605

§ 12-1-3 集成电路的各种工艺说明 .....	609
<b>第二节 集成电路的图形设计 .....</b>	<b>613</b>
§ 12-2-1 集成电路中的元件图形 .....	613
§ 12-2-2 集成电路的图形设计 .....	621
<b>第三节 电路的失效分析和工艺筛选 .....</b>	<b>628</b>
§ 12-3-1 与可靠性有关的基本概念 .....	628
§ 12-3-2 工艺筛选与失效分析 .....	638

# 第一章 数字电路及其数学基础

数字电路广泛地应用于电子计算机，自动控制系统以及数字通讯系统中。各种数字电路基本上可由“与”、“或”、“非”逻辑功能的逻辑门电路组合而成。在数字电路中所使用的信号只有“0”和“1”两种对立状态。在电路中就是“导通”或“截止”状态，亦称“低电平”或“高电平”状态。本章着重介绍各种基本的逻辑功能及实现这种功能的电子线路；还要介绍处理基本逻辑关系的数学方法——布尔代数及简化逻辑关系的有用图解法（维区图、卡诺图）。

## 第一节 基本逻辑关系和逻辑门

### §1-1-1 “与”、“或”、“非”逻辑及“与门”、“或门”、“非门”

在数字系统中，可以处理由“0”和“1”两种不同信号组合成的各种状态。在组合“0”和“1”两种对立的信号时，要具备某种特定的法则。这种法则我们称它为“逻辑”。

除了用“0”和“1”表示两种不同的状态外，在数字电路中还用符号  $A$  和  $\bar{A}$  来表示。在日常生活中或自然界中，这种对立的不同状态到处可见。例如真和假、高和低、上和下、有和无、是和非、开和关。其中对立的一方称为  $A$ ，另一方则为  $\bar{A}$ ；或者一方为“1”，另一方为“0”。

在数字电路中，这种对立状态通常是用电路的导通与截止，电平的高与低来标志的。

## (一) 正逻辑与负逻辑

数字电路经常应用的这两种逻辑是什么意思呢？简言之，就是在处理各种逻辑关系中以高电平为逻辑“1”、低电平为逻辑“0”作为出发点的，称为正逻辑。以低电平为逻辑“1”，高电平为逻辑“0”作为出发点的，称为负逻辑。例如在用  $n-p-n$  管作开关




图 1-1-1 开关电路

的电路中当晶体管截止时，输出电平接近  $+V_{cc}$ ，为高电平，用“1”表示。当导通时，输出电平为饱和压降  $V_{ces}$ ，即为低电平，用“0”表示。（见图 1-1-1）。以这种表示方法为基础的逻辑关系即是正逻辑。反之，则为

负逻辑。在本书中我们都使用正逻辑。

## (二) “与逻辑”和“与门”

为了形象地说明“与逻辑”的含义，让我们举一个简单的例子。图(1-1-2)中的电灯电路，只有三个开关 A、B、C 都合上电灯才亮；只要有任一开关不合上电灯就不亮。这里电灯是否亮同三个开关的关系就是“与逻辑”关系。“与”就是共同的意思。仅当共同具备某种条件时，才能得到一定的结果。这就是“与逻辑”的含义。

我们用符号 A、B、C 表示开关的状态，如其值为“1”则表示开关合上，“0”表示不合上；同时用符号 Q 表示灯泡的状态，如其值为“1”则表示灯泡亮，“0”表示灯泡暗。开关 A、B、C 中每一开关有两种不同状态，故共有




图 1-1-2 电灯电路

八种不同的组合，其中每一种组合必对应某种灯泡的状态。我们把它们列成一个表如表(1-1-1)所示。这种表称为真值表。从真值表中可明显看出，灯泡状态  $Q$  与开关  $A、B、C$  的状态之间的逻辑关系可用如下的数学式子来表示：

$$Q = A \cdot B \cdot C \quad (1-1-1)$$

(1-1-1)式不是一般的乘法，而是表示  $Q$  与  $A、B、C$  之间的逻辑关系，是“与逻辑”关系。此式仅表明当  $A、B、C$  三值都是 1 时， $Q$  才是 1；而  $A、B、C$  中任一为 0 时， $Q$  就为 0。这完全反映了灯泡状态与开关  $A、B、C$  状态之间的“与”逻辑关系。(1-1-1)式称为“逻辑乘”。“与逻辑”用这种“逻辑乘”来表示是很方便的。

表 1-1-1 真值表

开 关			灯 泡
$A$	$B$	$C$	$Q$
1	1	0	0
1	0	1	0
0	1	1	0
0	0	1	0
0	0	0	0
1	1	1	1




图 1-1-3 与门

上面说明了与逻辑的概念。在电子线路中实现这种与逻辑关系的电路称为“与门电路”(或“与门”)。最简单的与门如图(1-1-3)所示。这个电路由三个二极管  $D_1、D_2、D_3$  及一个电阻  $R$  组成。电阻上端加正电压  $V_{cc}$ (如 +4 伏)，二极管的负极分别为  $A、B、C$ ，作为与门的三个输入端；它的正极同电阻下端连

在一起,作为“与门”的输出端  $Q$ 。只要  $A$ 、 $B$ 、 $C$  三输入端中任一端接地(低电平),则输出  $Q$  的电平为二极管的正向压降,约 0.7~0.8 伏左右,为低电平。如  $A$ 、 $B$ 、 $C$  三输入端都接高电平(如 +4 伏),则输出  $Q$  为高电平  $V_{cc}$ 。在正逻辑中设低电平为 0, 高电平为 1。显然此电路具有与逻辑的功能:仅当所有输入端为 1 时,输出才为 1;任一输入端为 0 时,输出就为 0。用逻辑乘来表示此与门功能,即为:  $Q = A \cdot B \cdot C$ 。

与逻辑的符号如图 1-1-4 所示。




图 1-1-4 与门符号

### (三)“或逻辑”和“或门”

“或逻辑”在日常生活中也是很常见的。其含意是只要在诸条件中有一个具备就可达到某种目的。图 1-1-5 中的电灯电路中,并联的开关  $A$ 、 $B$ 、 $C$  只要有一个合上,电灯就会亮。这种逻辑关系称为“或逻辑”。同前面一样可以列出开关  $A$ 、 $B$ 、 $C$  各种不同状态的组合与对应的灯泡  $Q$  状态的真值表,如表 1-1-2 所示。观察表 1-1-2 可知,  $A$ 、 $B$ 、 $C$  中只要有一个为 1,  $Q$  即为 1; 仅当  $A$ 、 $B$ 、 $C$  三者都为 0 时,  $Q$  才为 0。这种关系如用数学式




图 1-1-5

表 1-1-2 或门真值表

开 关			灯 泡
A	B	C	Q
0	0	0	0
1	0	0	1
0	1	0	1
0	0	1	1
1	1	0	1
0	1	1	1
1	0	1	1
1	1	1	1




图 1-1-6 或门

子来表示则可写成：

$$Q = A + B + C \quad (1-1-2)$$

这叫做“逻辑加”。它不是普通的加法运算，而仅是“或逻辑”的某种数学表示。(1-1-2)式的定义是，三个量中只要有一个或一个以上的量为1，其和即为1；仅当全部量为0时，其和才为0。

在电子线路中实现“或逻辑”的电路称为“或门”。最简单的或门如图1-1-6所示。包括三个二极管\$D\_1\$、\$D\_2\$、\$D\_3\$和一个电阻\$R\$，但接法上同“与门”刚好相反。二极管负极同电阻一端连在一起作为输出端，而输入端\$A\$、\$B\$、\$C\$分别接在二极管正极上。当\$A\$、\$B\$、\$C\$三输入端中任一端为高电平时，输出\$Q\$为输入高电平减去二极管的正向压降，仍为高电平；仅当三输入端都为低电平(如0伏)时，输出\$Q\$才为低电平(0伏)。换句话说，在此电路中当任一输入端为1时，输出为1；仅当全部输入为0时，输出才为0。所以它实现“或逻辑”的功能，称为“或门”。

或门的逻辑式可用逻辑和来表示：

$$Q = A + B + C$$

而其逻辑符号如图 1-1-7 所示。




图 1-1-7 或门符号

以上讨论了“与”逻辑与“或”逻辑的概念，也谈到了相应的数学表示式，即分别用“逻辑乘”和“逻辑加”表示“与”逻辑和“或”逻辑。这里我们还应该指出一点；那就是，我们所讨论的逻辑是所谓“正逻辑”，也就是规定“高电平”是 1，而低电平是 0。在有些场合，还常采用“负逻辑”，也就是规定“高电平”是 0，而低电平是 1。在两种不同的规定中，“与”逻辑和“或”逻辑正好是互相颠倒的。例如在正逻辑中是“与”门的话，在负逻辑中就是“或”门，反之亦然。

#### (四) “非逻辑”和“非门”

“非逻辑”功能是指对某一状态的否定，也就是把某一状态转化为对立面的功能。实现“非逻辑”功能的电子线路叫做“非门”。“非门”电路就是倒相电路，最简单的非门电路如图 1-1-8 所示，是一个单级倒相器，由一个晶体管和负载电阻组成。在非门电路中只有一个输入端，当输入高电平时，输出低电平；输入低电平时，输出高电平。




图 1-1-8 非门

非门的真值表如表 1-1-3 所示，而其逻辑符号如图 1-1-9 所示。

以上“与”、“或”、“非”逻辑关系，是最基本的逻辑关系。从

表 1-1-3 非门真值表

输入	输出
$A$	$\bar{A}$
1	0
0	1




图 1-1-9 非门及非门符号

这些基本逻辑关系出发,可以组成其它几种逻辑关系。如与非、或非、与或非等。

把一个“与门”电路同一个非门电路连接起来就构成了“与非”门,如图 1-1-10 所示。其功能如下:当输入端  $A$ 、 $B$ 、 $C$  都为高电平时,“与门”输出为高电平,再经“非门”后输出端  $Q$  变为低电平。当  $A$ 、 $B$ 、 $C$  中任一端是低电平时,“与门”输出是低电平,但经“非门”后输出  $Q$  变为高电平。总的功能就是“与非”逻辑。它的含义就是“与逻辑”的结果再给以否定(倒相)。“与非”门的逻辑符号如图 1-1-11 所示。



图 1-1-10 与非门




图 1-1-11 与非门

## § 1-1-2 几种常用的双极型逻辑门

上面介绍了几种基本的逻辑概念以及代表相应逻辑功能的最简单的门电路。但是最简单的门电路在实际使用中往往有许多不足之处。因此,为了克服这些缺点,门电路不得不向更复杂更有效的发展方向发展。

### (一) DTL(二极管——晶体管逻辑)门电路

首先介绍 DTL 与非门。我们知道,最简单的二极管、电阻

组成的与门电路同单管倒相器组成的非门电路配合起来就可以组成与非门电路。如图 1-1-12 所示。但这种简单的与非门抗干扰性能和驱动能力都较差。目前最广泛使用的 DTL 与非门是在此基础上发展起来的，如图 1-1-13 所示。其中  $T_1$  用来增加驱动  $T_2$  的驱动电流，同时其发射结二极管和  $D_4$  一起提高了欲使  $T_2$  导通而必须在  $P_1$  点所加的电位，即提高了电路的抗干扰性能。




图 1-1-12 DTL 与非门




图 1-1-13 DTL 与非门

实际生产的 DTL 与非门电路通常有五个输入二极管，其中电阻  $R_1 = 1\text{ k}\Omega$ ,  $R_2 = 3\text{ k}\Omega$ ,  $R_B = 3\text{ k}\Omega$ ,  $R_C = 3\text{ k}\Omega$ 。

这种 DTL 与非门在速度和驱动能力方面仍存在着矛盾。事实上，在实际应用中输出端总是接负载的，具有一定的负载电容。当  $T_2$  从饱和转为截止时，总先要经负载电阻  $R_C$  对负载电容  $C_L$  充电如图 1-1-14 所示。这需要时间，其大小正比于时间常数  $R_C C_L$ 。为了提高门电路的速度，必须减少此充电时间常数，即减少  $R_C$  和  $C_L$  的数值。但  $R_C$  不能减得太小，否则将增加电路的功耗。另一方面由于晶体管所能承受的电流是一定的， $R_C$  如减少，则增加了电路本身流过它的电流，相对地减少了能承担后级负载门的输入电流，因此会削弱驱动后级门的能力。

由此可见，该电路明显地存在着速度和功耗、驱动能力的矛盾。在解决此矛盾的过程中诞生了比较完善的 DTL 驱动器电路，如图 1-1-15 所示。输入端的二极管和晶体管  $T_1$  同图 1-1-13 中的部分一样。经过  $T_2$  的放大作用后，能进一步为输出管  $T_3$  提供更大的驱动电流，使负载能力有显著提高。而  $R_5$ 、 $T_3$ 、 $D_4$  组成一个等效的可变电阻替代了图 1-1-13 中的负载电阻  $R_C$ 。为什么这个电阻是可变的呢？因为  $T_3$  的基极受  $T_2$  的集电极电位控制， $D_4$  的负极受  $T_4$  集电极电位的控制，造成这一路有时导通，有时截止，即等效电阻时小时大。

当输入端接低电平时， $T_1$ 、 $T_2$ 、 $T_4$  都截止，输出为高电平。由于输出管截止，只有很小的漏电流，所以流经  $T_3$ 、 $D_4$ 、 $T_4$  的电流也很小。当输入端都接高电平时， $T_1$ 、 $T_2$ 、 $T_4$  都导通， $T_2$ 、 $T_4$




图 1-1-14 充电回路