


微处理器 与 微计算机



杨文福
朱家铨
朱慕荣
合编

何文兴
审校

沈阳市科协科技教育部编印

1980




微处理器和微计算机的产生是大规模集成电路和计算技术发展的必然产物。它具有结构简单、价格低廉、型小体轻和可靠性高的特点。从1971年第一片微处理器问世以来，微型机得到了迅猛的发展。在短短的七、八年时间内，已发展到所谓“第四代”微计算机。目前微型机已达到16位字长，基本指令执行时间小于100ns，寻址能力达到1兆字节。微型机的发展使小型机生产厂受到很大冲击，促使他们走上小型机微型化的道路。与小型机NOVA、PDP—8、PDP—11具有同样功能的微型机也相继问世。

微型机的应用，在国外已广泛应用到生产过程控制、数据处理、监视检测等方面，也已深入到家庭的日常生活中去。国外也正在研制由微型机组成大型计算机系统。由1台NOVA机和10—20台16位字长的Intel—3000系列微型机组成1台IBM370/168大型机，它的运算时间大大缩短，价格也从400万美元降到8万美元。在此同时，用于微型机的软件和小型外围设备的研制工作也已取得可喜的成果。

在我们国内也正在急起直追，在上海、西安、沈阳等地已有微型机的样机问世，同时也从国外引进了多台微型机，很多单位和部门在从事这方面的工作。全国已成立微计算机技术情报协作组。但目前，国内微型机的价格太贵，小型外部设备也没有配套。如不解决这些问题，就很难广泛推广和应用微型机。在这方面还要进行相当艰巨的工作。

为了帮助大家熟悉微型机，我们选择了几种典型的机种作一介绍。本书是在东北工学院何文兴副教授讲课的基础上作了较大的补充和修改而编写的；由于我们没有实践基础，只是阅读一些有关资料而编写的，错误和缺点难免，希广大读者提出批评和意见。

本书第一章、第四章由朱家鏗老师编写，第二章由朱慕荣老师编写，第三章由杨文福老师编写，第五章由朱慕荣、杨文福老师合编。全书由何文兴副教授最后审校。



第一章 8080 A 系列微计算机

一、Intel8080A中央处理器	(1)
1、Intel8080ACPU的总体结构	(1)
2、8080A的机器周期和状态	(3)
3、8080A引线功能说明	(5)
4、中断时序	(6)
5、保持时序	(7)
6、暂停时序	(7)
二、Intel8080A指令系统	(9)
1、指令的格式与寻址方式	(9)
2、指令的符号	(10)
3、指令系统	(11)
4、程序编制	(19)
5、程序举例	(21)
三、MCS—80微型机系统	(27)
1、时钟发生器及驱动器8224	(27)
2、系统控制器及总线驱动器8228	(28)
3、8位输入/输出口8212	(30)
4、优先中断控制器8214	(33)
5、接口电路	(36)
四、Intel8080的进展	(47)
1、Intel8085A 微处理器简介	(47)
2、Intel8086 微处理器简介	(49)

第二章 M6800微处理机

一、系统结构	(51)
1、MPU的总线结构	(51)
2、M6800的系列部件	(52)
3、典型结构举例	(54)
二、源语句和寻址方式	(56)
1、源语句	(56)
2、寻址方式	(57)
三、指令系统	(67)
1、条件码寄存器操作指令	(67)
2、累加器和存储操作指令	(68)
3、程序控制操作指令	(68)
四、程序设计举例	(73)
1、算术运算	(73)
2、计数和延时	(77)
3、变址寄存器的使用	(78)
五、输入/输出	(80)
1、中断优先排队	(80)
2、程序控制下的数据传送	(81)
3、直接存储器访问 (DMA)	(89)
六、MC68000 简介	(95)
七、附录：非组合BCD乘法的流程图和汇编表	(96)

第三章 微型计算机 Z—80

一、Z—80的硬件	(100)
1、Z—80系统的构成	(100)
2、Z—80的特点	(104)
3、Z—80CPU的构成	(105)
4、Z—80的信号	(108)
5、Z—80CPU的定时	(111)

二、Z—80的软件	(119)
1、Z—80的指令	(119)
2、Z—80的支持软件	(135)
三、Z—80微型机与其它微型机比较	(141)
1、在结构上进行比较	(141)
2、在微计算机系统方面进行比较	(145)

第四章 Intel—300微型计算机

一、微程序计算机	(150)
1、一般计算机与微程序计算机的比较	(150)
2、Intel—300系列电路概要	(151)
二、Intee—3000系列电路	(152)
1、3001MCU 微程序控制单元	(152)
2、3002CPE中央处理单元	(157)
3、3003LCG先行进位发生器	(163)
三、微程序设计	(164)
1、微指令的格式和书写形式	(164)
2、微程序设计步骤	(166)
四、16位字长微型计算机系统介绍	(168)
1、硬件结构	(168)
2、指令系统	(170)
3、如何从各指令到微程序	(175)

第五章 应用举例

一、用微处理机进行模数转换	(179)
二、微型计算机8080A在快速付利叶变换系统中的应用	(191)

第一章 Intel8080A系列微计算机


一、Intel8080A中央处理器

Intel8080是在1973年问世的第二代微处理器。它与8008相比，速度差不多提高了十倍。这是因为CPU采用n沟道MOS电路，并且采取了16根地址总线与8根数据总线分开的双总线结构的缘故。另外由于堆栈不在CPU芯片之内，而是利用存储器的一部分，这样可以不加限制地构成嵌套子程序。之后，Intel公司又在此基础上改为增强型8080A。

1、Intel8080ACPU的总体结构

8080A是八位并行微处理器，有一条16位的地址总线，一条8位双向数据总线。对存储器的寻址范围为0~64K，能选择256个输入口和256个输出口。8080A有基本指令78条，四种寻址方式（立即寻址、直接寻址、寄存器寻址及间接寻址），采用2相非重迭的时钟，主频2MHz，最短指令执行时间为2μs。

8080A是由四个功能部件所组成：寄存器阵列及地址控制逻辑，算术及逻辑运算单元、指令寄存器及控制部分、双向三态数据总线缓冲器，它们是通过内部数据总线而联系的。其内部结构框图如图1-1所示。



8080逻辑框图

(1) 寄存器阵列与地址控制逻辑

寄存器阵列是一个静态读写存储器 (RAM) 的阵列。它由 6 个 16 位的寄存器构成。其中可供程序员使用的工作寄存器有：

程序计数器 (PC)，它保存现程序指令的存储器地址，每当取出指令后，它就自动加 1。

堆栈指示器 (SP)，它保存下一个可供使用的存储器中堆栈单元的地址。数据压入堆栈时， $(SP) - 1$ ，数据弹出堆栈时 $(SP) + 1$ ；

六个八位通用寄存器，B、C、D、E、H、L，它们与累加器 A 一起可用来存储数据或地址。它们既可作单个寄存器使用，也可作寄存器对 (16 位) 来使用。它们由 B—C，D—E，H—L 组成三对寄存器对。写“寄存器对 B”即表明是寄存器对 B—C。寄存器对用来存放 16 位数据或地址时，高八位存在 B、D、H 中，低八位存在 C、E、L 中。

由寄存器选择线路来确定 6 个 8 位寄存器中的一个，并通过多路转换开关将选中的寄存器与内部数据总线间互相进行传送 8 位字长的数据。

16 位的地址锁存器可从三个寄存器对 B、D、H 中任选一对，接收 16 位字长的数据。并经由它送到 16 位的地址缓冲器，或送到 16 位的加 1 / 减 1 器上。加 1 / 减 1 器从地址锁存器接收数据，加 1 或减 1 后将数据送回到寄存器阵列。因此，16 位的数据能够在寄存器对、地址锁存器、加 1 / 减 1 器之间进行传送。地址缓冲器输出到外部地址总线上。

另外，暂存寄存器对 WZ 不能用程序来选址，只有在 CPU 内部执行指令时才用到它。

(2) 算术及逻辑运算单元 (ALU)

ALU 包含有下面这些单元：一个八位的累加器 A，一个八位的暂存累加器 ACT，一个八位暂存寄存器 TMP，一个八位的运算器 ALU，一个五位条件标志寄存器 (进位 CY、零位 Z、符号位 S、辅助进位 AC 及奇偶位 P) 及十进制调整线路。

算术、逻辑、移位或循环操作由 ALU 来执行。ALU 的运算数据从 TMP、ACT 及进位触发器输入，运算结果送内部数据总线或累加器 A，同时也将其一些状态送条件标志寄存器，以便作转移测试条件用。

累加器 A 从 ALU 及内部数据总线接收数据，并输出数据到 ACT 及内部数据总线上。在进行十进制调整时，通过检测条件标志进位 CY，辅助进位 AC，由 ALU 完成对累加器 A 中之数进行十进制调整。

暂存寄存器 TMP 从内部数据总线接收信息。并能将它的信息的全部或部分送到 ALU、条件标志寄存器或内部数据总线。

(3) 指令寄存器及控制部分

在取指令周期，指令的操作码从内部数据总线传送到 8 位的指令寄存器，指令寄存器又将操作码送指令译码器。译码器的部分输出结合各种定时信号，用组合逻辑 (寄存器选择与控制、地址总线控制电路) 形成寄存器阵列所需要的控制信号。译码器的另一部分输出，结合定时信号，用组合逻辑 (运算器控制电路) 形成算术及逻辑运算单元所需要的控制信号。

定时及控制线路根据指令译码器的输出和从外部来的控制信号产生机器的状态及周期的定时信号，并向外部输出信号或回答信号。

(4) 双向三态数据总线缓冲器/锁存器。

8位双向三态总线缓冲器用于隔离CPU内部数据总线和外部数据总线 $D_0 \sim D_7$ 。在输出方式时，内部数据总线的内容被送进一个8位锁存器，再送至数据总线的输出缓冲器。在输入方式时，数据从外部数据总线传送到内部数据总线。当没有传送操作时，输出缓冲器被关闭。

2、8080A的机器周期和状态

任何CPU的工作都是周期性的，它由时钟提供定时信号，使CPU能取出一条指令，执行本指令的操作，再取下一条指令等等。我们称一条指令的取出和执行所需的时间为“指令周期”，完成某一确定动作（如取指令或存储器读出）的时间称为“机器周期”，每个机器周期又包含3—5个状态，每个状态的时间，宽度为时钟脉冲的间隔，称为“时钟周期”。它是处理动作的最小单位，如 $PC+1$ ，给出地址、取数等。

为了完成取指令及执行指令的动作，一个指令周期要求有一到五个机器周期，用 M_1, M_2, \dots, M_5 来表示，而每个机器周期又要求三到五个时钟周期，用 T_1, T_2, \dots, T_5 来表示。

一条指令需要多少个机器周期，主要取决于CPU在一条指令中需要访问存储器的次数或可寻址的外部设备的次数，因为每个机器周期仅发送一次地址。如取和执行一条指令需要访问存储器两次，则此指令就包括两个机器周期。

8080A的每一个机器周期对应于一个基本操作。一共有十个基本操作。任何一条指令的第一个机器周期一定是“取指令”操作。CPU执行的十种基本操作，是由每个机器周期的第一个时钟周期期间发出的8位状态信息（表1—1）来区分。给定的状态信息在SYNC（同步）时间间隔内出现在数据总线上。这个信息保存在外部锁存器中，可以用它来产生对外部电路的控制信号。

数据总线位	周期信息	取指令	存储器读	存储器写	堆栈读	堆栈写	输入读	输出写	中断响应	暂停响应	暂停时中	断响应
		1	2	3	4	5	6	7	8	9	10	
D_0	INTA	0	0	0	0	0	0	0	1	0	1	
D_1	\overline{WO}	1	1	0	1	0	1	0	1	1	1	
D_2	STACK	0	0	0	1	1	0	0	0	0	0	
D_3	HLTA	0	0	0	0	0	0	0	0	1	1	
D_4	OUT	0	0	0	0	0	0	1	0	0	0	
D_5	M_1	1	0	0	0	0	0	0	1	0	1	
D_6	INP	0	0	0	0	0	1	0	0	0	0	
D_7	MEMR	1	1	0	1	0	0	0	0	1	0	

表 1—1
8位周期信息表

除暂停、中断、保持三种基本操作外，一个机器周期可分为3—5个状态（ T_1, T_2, \dots, T_5 ）。

T_1 ：用 ϕ_2 的上跳沿产生一个同步信号SYNC，它表示每个机器周期的开始，并送

外部电路作选通信号用（此同步信号在 T_2 的 ϕ_2 上跳沿时结束）。此时，在数据总线 $D_7 \sim 0$ 上出现本机周期信息码，并送到外部的锁存器中，以产生外电路的控制信号。如存储器读、写，I/O读、写等信号。同时在 ϕ_2 的上跳沿，CPU的地址总线接收程序计数器PC来的指令地址信息。这一信息一直保持到 T_3 状态。

T_2 ：为了使CPU能与慢速存储器或I/O设备同步工作，当CPU向存储器或I/O发出地址信息后，就要进行查询。确认有无READY和HOLD信号，并检测是否为暂停指令。

T_w ：如果READY是低电平或已检测到是执行暂停指令，则CPU进入等待状态。此时通过WAIT线输出高电平，说明CPU处于等待状态。一直到READY变为高电平。 T_w 的延续时间为时钟周期的整数倍。HOLD信号和暂停指令在下面将详细讨论。

T_3 ：当READY是高电平，或者没有HOLD信号或暂停指令时，即进入 T_3 状态。在此时钟周期内，将指令字节（当是“取指令”机器周期时）或数据字节（当是“存储器读出”、“堆栈读出”、或“输入读出”周期时）或中断指令（当是“中断响应”周期时）从数据总线输入CPU；或者当“存储器写入”、“堆栈写入”或“输出写入”周期时，CPU把数据字节输出到数据总线上去。

T_4 、 T_5 ：如果执行一条特定指令，则需要有 T_4 和 T_5 状态。如果不需要，CPU可以跳过它们中的一个或两个。 T_4 与 T_5 仅用于CPU的内部操作。例如完成对寄存器对的内容加1后，送回寄存器对中去。

并不是所有机器周期都有这些状态，它取决于被执行的指令类型和在这个指令周期内具体的机器周期。CPU的任何一个机器周期，只要其处理活动完成了，即直接进行到下一个机器周期，而不需要每次都进入到 T_4 及 T_5 状态。上述五个状态示于图 1—2。




图 1—2 8080A五个状态时序图

下面举两条指令操作过程的例子：

①MOV r1, r2: 这条指令的意思是“寄存器r2的内容转移到r1去。”这是一条一字节指令，因此只需要一个机器周期。如用SSS代表源寄存器r2的代码，则DDD代表目的寄存器r1的代码。用表格形式表示它的操作过程：

助记码	操作码 D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀	M ₁				
		T ₁	T ₂	T ₃	T ₄	T ₅
MOV r1, r2	0 1 D D D S S S	PC 输出状态	PC = PC + 1	指令 → 指令寄存器	(SSS) → TMP	(TMP) → DDD

②SHLD addr: 这是一条三字节指令，addr是两字节长的操作数。这条指令的意思是“L寄存器的内容存在以操作数为地址的存储单元内，H寄存器的内容存在下一个较高地址的存储单元内。”

助记码	操作码 D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀	M ₁				M ₂		
		T ₁	T ₂	T ₃	T ₄	T ₁	T ₂	T ₃
SHLD addr	0 0 1 0 0 0 1 0	PC 输出状态	PC = PC + 1	指令 → 指令寄存器	(1) ×	PC 输出状态	PC = PC + 1	(2) B ₂ → Z

M ₃			M ₄			M ₅		
T ₁	T ₂	T ₃	T ₁	T ₂	T ₃	T ₁	T ₂	T ₃
PC 输出状态	PC = PC + 1 B ₃ → W	(2)	WZ 输出状态	(L) WZ = WZ + 1	→ 数据总线	WZ 输出状态	H WZ = WZ + 1	→ 数据总线

注：(1) 在取指令周期，T₃时指令送进指令寄存器，随之要译码和付诸执行，这至少要一个机器状态T₄。

(2) B₂, B₃为指令的第二、三字节，一般都是操作数。

3、8080A引线功能说明

8080A共有40条引线，其中电源、地占4条，即+5V，-5V，+12V及地，另有输入输出线共36条：

(1) A₁₅₋₀地址总线（输出三状态）

它可提供64K 8位字节的存储器地址，或者表达256个输入或256个输出设备的设备代码。

(2) D₇₋₀数据总线（输入输出三状态）

它提供CPU与存储器和I/O设备之间进行指令与数据传送的双向通路，在每个机器周期的第一个时钟周期，在数据总线上输出周期信息码。

(3) SYNC同步信号（输出）

它表示一个机器周期开始的信息。

(4) READY准备就绪(输入)及WAIT等待(输出)

它常用来使CPU与慢速度的存储器或I/O设备同步工作。当CPU送出一地址后,在READY输入端如是低电平,则CPU进入“等待”状态,此时,在输出线WAIT上为高电平。因此,WAIT输出线是用来识别CPU是否处于“等待”状态之中。

(5) HOLD保持(输入)及HLDA保持响应(输出)

当外部设备向HOLD输出高电平时,即向CPU申请“保持”,CPU在T₃状态后完成了对地址及数据总线的使用,即响应此“保持”申请,CPU的地址总线及数据总线都处于高阻态。同时,通过HLDA输出高电平来表示它已响应“保持”申请。在“保持”期间,地址总线与数据总线就处于发出申请的那个外部设备的控制之下,进行存储器的信息传送。当外部设备已完成它的数据传送后,HOLD申请结束,HLDA恢复为低电平。CPU又恢复到上一个已执行了的周期后面的一个机器周期。

(6) RESET复位(输入)

当它输入高电平时,可使程序计数器PC清零,但不清除其它工作寄存器,因此复位后,CPU从零单元起开始执行程序。

(7) DBIN数据总线允许输入(输出)

此信号送给外部电路,说明数据总线处于输入工作状态,用这个信号来开放从存储器或I/O输入到CPU数据的门控电路。

(8) \overline{WR} 写(输出)

当 \overline{WR} 为低电平时,CPU为写状态。

(9) INTE中断允许(输出)

当INTE为高电平时,才允许外部来的中断申请。当接受中断申请后,INTE变为低电平,禁止下一个中断。在复位或执行DI(关中断)指令后,此输出线为低电平,而禁止中断。当执行EI(开放中断)指令后,INTE为高电平,允许中断申请。

(10) INT中断申请(输入)

CPU在执行完一条指令后,或CPU处于暂停时,可在此输入线上识别中断。当中断允许线处于高电平时,则CPU能响应中断。如果CPU处于HOLD状态或INTE处于低电平,则CPU不能响应此中断申请。

(11) ϕ_1 、 ϕ_2 时钟(输入)

CPU工作的定时信号

4、中断时序

假如计算机正处理大量数据,其中有一部分数据要输出打印。CPU只要三个基本机器周期就可输出一个字节数据。打印机却很慢,造成CPU“空等”。采用中断处理后,CPU输出一个字节数据后,仍继续运算。当打印机打印完一个字节数据后,准备好接收新的数据,它就向CPU申请中断。如CPU响应这一中断,就暂停主程序,自动转到输出下一字符。

8080A是这样来处理中断的:当外部设备发出一中断请求时,即把高电平输入到CPU的INT端,只要CPU的中断允许端INTE为高电平时,在现行指令执行完后,就


可响应中断申请，即完成下述工作：

(1) 将INTE端变为低电平，禁止再次中断申请。

(2) 由中断设备给出一条适应中断处理的特殊的一字节调用子程序指令，即重新启动指令RST。

(3) 将PC中所存的返回地址压入堆栈，作为以后返回指令用的返回地址。


RST指令的格式如下：



NNN 为000~111 范围内的数，每一个数对应一个中断设备。执行 RST 指令，除将PC 的内容压入堆栈外，且使 PC 的内容为00000000NNN000。因此，给出了相应中断的服务子程序的首地址，以保证CPU在响应中断后能自动指向相应的服务子程序。显然，对应于每一中断服务子程序的首地址分别为十进制的0、8、16、24、32、40、48、56。对不同的中断设备可事先予以编码。这样，每一个子程序只有8个存储单元。如果8个字节的子程序不够，可以在其中安排一条调用更长的子程序的指令来处理中断。下面举一个具体例子，说明处理中断的过程。

主程序现行指令： 3 COB MOV C, B
 此时设备1申请中断，CPU响应

主程序下一条指令： → 3 COC MOV E, A



5、保持时序

微型机可以执行直接存储器存取 (DMA) 的操作。一般 CPU 控制全部数据的传送，数据一定要经过 CPU。如果有成批数据要在外部设备与存储器间传送，都要经过 CPU 的话，那是很不经济的。因而8080A配有直接存取 (DMA) 电路。当外部设备发出请求保持状态，CPU使它的HLDA (保持响应) 输出端为高电平，CPU停止操作，退出对地址总线 and 数据总线的控制。在HOLD期间，两条总线处于请求保持的设备控制之下，并直接与存储器进行数据传送。当完成数据传送时，HOLD结束，CPU就恢复到原执行的机器周期的后面的机器周期。

从CPU的外部来看，一旦CPU响应保持，地址和数据总线变为高阻态，处理器就停止操作。然而从CPU内部来看，CPU的一定的功能仍可继续。如果一个HOLD申请在T₃被响应，而CPU又处在需要用T₄和T₅状态才完成的机器周期之中，则CPU进入保持之前，仍继续执行T₄、T₅状态。这样，CPU的内部处理和外部的DMA传送相重叠，节约了CPU的时间。

6、暂停时序


当执行一条暂停指令 (HALT) 时, CPU在下一个机器周期的 T_2 状态过后进入暂停状态 (TWH)。8080A有三种方法脱离暂停状态。

(1) RESET (复位) 端上输入一高电平, 使8080A恢复到 T_1 状态, 同时 PC 清零。CPU开始从存储单元“0”处执行。

(2) HOLD状态的输入会使8080A进入保持状态。当HOLD转为低电平, 8080A在下一个 ϕ_1 时钟脉冲的上升沿重新进入暂停状态。

(3) 中断响应将使8080A脱离暂停状态, 并在下一个 ϕ_1 时钟脉冲上升沿进入 T_1 。CPU执行由外部进入数据总线的指令。注意, 当进入暂停状态, 允许中断 (INTE) 标志必须置“1”, 否则8080A不能响应中断, 要脱离暂停状态就只有经过 RESET信号。

整个CPU的状态转换可以用CPU的状态转换图来说明。见图1—3。




状态转换图

二、Intel8080A的指令系统

1、指令的格式与寻址方式

每8位二进制数组成指令的一个字节。在8080中指令的长度可以有1、2和3个字节等三种形式。多字节指令应该存在相继的存储器单元中。第一字节的地址常常称作指令的地址。



指令的具体格式是根据指令的具体操作而定的。例如MOV r1,r2是单字节指令，SHLD addr是三字节指令。数据和指令一样也存放在存储器的相继单元中，数据的低位字节在前，随后是逐渐增高的高位字节。

8080A指令的寻址方式一共有四种。

(1) 直接寻址：它是三字节指令，指令的第二、第三字节指出了指令操作地址。地址的低位是第二字节，第三字节就是地址的高位。例如：指令LDA 1 F 2 A (H)，指令的定义是“取存储地址1 F 2 A之内容送到累加器A中”。这条指令在存储器内的形式如下：

存储器地址	存储器内容
0 5 A E (任意)	3 A (LDA操作码)
0 5 A F	2 A
0 5 B 0	1 F

(2) 寄存器对间接寻址：在指令中就指定了一对寄存器，用它来存放存储器的地址。对大多数8080A的指令，是用H和L这对寄存器来作地址寄存器用。只有两种指令才用寄存器对B、C或D、E作地址寄存器。例如：指令ADDM，它的含义是“以寄存器对H、L的内容为地址的存储器数据与累加器A的数相加后仍送入累加器。”它是单字节指令。

(3) 立即寻址：指令的操作数据即包含在指令内，不必去寻址。它有双字节和三字节指令。指令的第二或第二、三字节为立即操作数。例如：指令LXIrp, data，它的含义是“将指令中的数data送入rp指定的寄存器对中去。”它是一条三字节指令。

rh 指定寄存器对中第一个寄存器。
rL 指定寄存器对中第二个寄存器

CCC	表示状态标志位的状态:	
000	Z = 0	Z—零标志
001	Z = 1	
010	Cy = 0	Cy—进位标志
011	Cy = 1	
100	P = 0	P—奇偶性标志
101	P = 1	
110	S = 0	S—符号标志
111	S = 1	

() 括弧中所示为存储器单元或寄存器内容。

← 数据传送符号, 读作“传送到”,

∧ 逻辑“与”

∨ “或”

⊕ “异或”

+

加

- 2 的补码减法

*

乘

\bar{A} A的反码

NNN 为二进制数 0 0 0 到 1 1 1 中的任意一数, NNN 0 0 0 为重新启动指令 (RST) 的转移地址。

M 存储器地址

3、指令系统

8080A的指令系统按其功能可分下面 5 大类:

(1) 数据传送类指令: 这一类指令传送数据出入寄存器和存储器。这类指令不影响条件标志状态。

例如: MOV r1, r2 这是一条在寄存器间传送数据的指令。r2 为源寄存器, r1 为目的寄存器。即为 $r1 \leftarrow (r2)$, 寄存器 r2 的内容送入寄存器 r1。它是单字节指令, 在 1 个机田周期或 5 个时钟周期内完成。该指令的操作码为: 0 1 DDDSSS


如对 MOV、H, B 这一条具体指令的操作码为: 0 1 1 0 0 0 0 0

它的操作功能为 $H \leftarrow (B)$

(2) 算术类指令

这类指令对存于寄存器及存储器中的数据, 进行算术操作。除了另行规定外, 所有这类指令的操作结果按规则对零、符号、奇偶性、进位、辅助进位等标志产生影响。所有减法操作都是按 2 的补码运算, 如果有借位时进位标志置 1, 否则置 0。

例：ADI data，这条指令是将指令的第二字节内容与累加的内容相加，其结果放在累加器里。即 $A \leftarrow (A) + (B2)$ 。它是二字节指令，在2个机器周期或7个时钟周期内完成。该指令的第一字节为操作码，第二字节为数据：



例：DAA，这是一条累加器的十进制调整指令。它是把累加器的8位二进制数码调整为二一十进制数码。


我们知道一个四位二进制数要转换成二一十进制数有两种情况，当二进制数 ≤ 9 时，就不需要转换，当二进制数 > 9 时，就要加6即为二一十进制数，并对高位有进位。例如二进制数是12，则要在四位中留下2，并向高位进1。而四位二进制数是逢16进1，因而当 $12 + 6$ 后，16进1到高位，剩下2留在本位。

十进制调整的步骤如下：

①如果累加器的低4位，其值大于9或AC标志置位，只要有其中一种情况，累加器低4位加6，并向高4位进位。

②如果累加器的高4位，其值大于9或CY标志置位，则累加器的高4位加6。


这是一条单字节指令，在一个机器周期或4个时钟周期内完成。它的操作码为：



(3) 逻辑类指令

这类指令对寄存器和存储器中的数据以及条件标志执行逻辑操作。可以用来比较两数的大小，检查一个数是否为零等操作。除了另有规定外，这类指令的结果按规则置位或复位Z、S、P、AC、Cy等标志状态。

例：CMP M，这条指令把累加器的内容减去地址存在寄存器H和L的存储器单元内容。累加器的内容保持不变。用符号来表示为： $(A) - (H, L)$ 。条件标志的置位根据减的结果而定。如 $(A) = (H, L)$ 则 $Z = 1$ ，如 $(A) < (H, L)$ ， $Cy = 1$ 。它是单字节指令，在二个机器周期或7个时钟周期内完成。该指令的操作码为



(4) 转移类指令

这类指令改变程序流程的正常次序，它不影响条件标志。转移指令有两种类型：无条件转移和条件转移。无条件转移只对程序计数器的内容进行改变。例如指令JMP addr是一3字节指令，它将第2第3字节的数据送入程序计数器。下一条指令就从新地址开始执行。而条件转移指令要检测4个条件标志中的某一个的状态来决定是否执行转移指令。这些条件是：