



HZ Books

华章教育

国外电子与电气工程技术丛书



# 数字逻辑基础 与Verilog设计

(原书第3版)

[加] 斯蒂芬·布朗 (Stephen Brown) 著  
斯万克·瓦拉纳西 (Zvonko Vranesic) 著

吴建辉 黄成 等译

*Fundamentals of  
Digital Logic with  
Verilog Design  
3rd Edition*

Third Edition  
FUNDAMENTALS OF  
DIGITAL LOGIC

*with Verilog Design*

Stephen Brown

Zvonko Vranesic



机械工业出版社  
China Machine Press


西奥·布朗(原)、斯蒂芬·布朗(译)著  
吴建辉、黄成等译  
机械工业出版社

# 数字逻辑基础 与Verilog设计

(原书第3版)

[加] 斯蒂芬·布朗 (Stephen Brown)  
[加] 斯万克·瓦拉纳西 (Zvonko Vranesic) 著

吴建辉 黄成 等译



*Fundamentals of  
Digital Logic with  
Verilog Design  
3rd Edition*

Stephen Brown  
Zvonko Vranesic

ISBN 978-7-111-56101-8

10位 ISBN: 7-111-56101-8

13位 ISBN: 978-7-111-56101-8

13位 ISBN: 978-7-111-56101-8

电子邮件: 71156101@163.com

电子邮件: 71156101@163.com

邮购编码: 100077

邮购编码: 100077

机械工业出版社  
China Machine Press

## 图书在版编目(CIP)数据

数字逻辑基础与 Verilog 设计(原书第 3 版)/(加)布朗(Brown, S.), (加)瓦拉纳西(Vranesic, Z.)著; 吴建辉等译. —北京: 机械工业出版社, 2016.6  
(国外电子与电气工程技术丛书)

书名原文: Fundamentals of Digital Logic with Verilog Design, 3rd Edition

ISBN 978-7-111-53728-1

I. 数… II. ①布… ②瓦… ③吴… III. ①数字逻辑 – 逻辑设计 – 教材 ②硬件描述语言 – 程序设计 – 教材 IV. ① TP302.2 ② TP312

中国版本图书馆 CIP 数据核字(2016)第 097259 号

本书版权登记号: 图字: 01-2013-4260

Stephen Brown and Zvonko Vranesic : Fundamentals of Digital Logic with Verilog Design, 3rd Edition (978-0-07-338054-4).

Copyright © 2014 by McGraw-Hill Education.

All rights reserved. No part of this publication may be reproduced or transmitted in any form or by any means, electronic or mechanical, including without limitation photocopying, recording, taping, or any database, information or retrieval system, without the prior written permission of the publisher.

This authorized Chinese translation edition is jointly published by McGraw-Hill Education and China Machine Press. This edition is authorized for sale in the People's Republic of China only, excluding Hong Kong, Macao SAR and Taiwan.

Copyright © 2016 by McGraw-Hill Education and China Machine Press.

版权所有。未经出版人事先书面许可, 对本出版物的任何部分不得以任何方式或途径复制或传播, 包括但不限于复印、录制、录音, 或通过任何数据库、信息或可检索的系统。

本授权中文简体字翻译版由麦格劳 - 希尔(亚洲)教育出版公司和机械工业出版社合作出版。此版本经授权仅限在中华人民共和国境内(不包括香港特别行政区、澳门特别行政区和台湾)销售。

版权 © 2016 由麦格劳 - 希尔(亚洲)教育出版公司与机械工业出版社所有。

本书封面贴有 McGraw-Hill Education 公司防伪标签, 无标签者不得销售。

本书是为“数字逻辑设计”课程编写的人门教材, 这门课是电气工程和计算机专业的基础课程。本书着重阐述了数字逻辑基础与逻辑电路的基本设计技术, 通过许多例子来引入基本概念, 强调综合电路及如何在实际芯片上实现电路。主要内容包括: 逻辑电路、算术运算电路、编码器、译码器、多路选择器、移位寄存器、计数器、同步时序电路、异步时序电路、数字系统设计、逻辑函数的优化、计算机辅助设计工具等。本书适合作为高等院校电子和计算机工程专业的数字电路教材, 也适合相关专业人士参考。

出版发行: 机械工业出版社(北京市西城区百万庄大街 22 号 邮政编码: 100037)

责任编辑: 谢晓芳

责任校对: 殷 虹

印 刷: 北京瑞德印刷有限公司

版 次: 2016 年 6 月第 1 版第 1 次印刷

开 本: 185mm×260mm 1/16

印 张: 28.5

书 号: ISBN 978-7-111-53728-1

定 价: 89.00 元

凡购本书, 如有缺页、倒页、脱页, 由本社发行部调换

客服热线: (010) 88378991 88361066

投稿热线: (010) 88379604

购书热线: (010) 68326294 88379649 68995259

读者信箱: hzjsj@hzbook.com

版权所有·侵权必究

封底无防伪标均为盗版

本书法律顾问: 北京大成律师事务所 韩光 / 邹晓东

## 出版者的话

文艺复兴以来，源远流长的科学精神和逐步形成的学术规范，使西方国家在自然科学的各个领域取得了垄断性的优势；也正是这样的传统，使美国在信息技术发展的六十多年间名家辈出、独领风骚。在商业化的进程中，美国的产业界与教育界越来越紧密地结合，信息学科中的许多泰山北斗同时身处科研和教学的最前线，由此而产生的经典科学著作，不仅擘划了研究的范畴，还揭示了学术的源变，既遵循学术规范，又自有学者个性，其价值并不会因年月的流逝而减退。

近年，在全球信息化大潮的推动下，我国的信息产业发展迅猛，对专业人才的需求日益迫切。这对我国教育界和出版界都既是机遇，也是挑战；而专业教材的建设在教育战略上显得举足轻重。在我国信息技术发展时间较短的现状下，美国等发达国家在其信息科学发展的几十年间积淀和发展的经典教材仍有许多值得借鉴之处。因此，引进一批国外优秀教材将对我国教育事业的发展起到积极的推动作用，也是与世界接轨、建设真正的世界一流大学的必由之路。

机械工业出版社华章公司较早意识到“出版要为教育服务”。自 1998 年开始，我们就将工作重点放在了遴选、移译国外优秀教材上。经过多年不懈努力，我们与 Pearson、McGraw-Hill、Elsevier、John Wiley & Sons、CRC、Springer 等世界著名出版公司建立了良好的合作关系，从他们现有的数百种教材中甄选出 Alan V. Oppenheim Thomas L. Floyd、Charles K. Alexander、Behzad Razavi、John G. Proakis、Stephen Brown、Allan R. Hambley、Albert Malvino、Peter Wilson、H. Vincent Poor、Hassan K. Khalil、Gene F. Franklin、Rex Miller 等大师名家的经典教材，以“国外电子与电气技术丛书”和“国外工业控制与智能制造丛书”为系列出版，供读者学习、研究及珍藏。这些书籍在读者中树立了良好的口碑，并被许多高校采用为正式教材和参考书籍。其影印版“经典原版书库”作为姊妹篇也越来越多被实施双语教学的学校所采用。

权威的作者、经典的教材、一流的译者、严格的审校、精细的编辑，这些因素使我们的图书有了质量的保证。随着电气与电子信息学科建设的不断完善和教材改革的逐渐深化，教育界对国外电气与电子信息教材的需求和应用都将步入一个新的阶段，我们的目标是尽善尽美，而反馈的意见正是我们达到这一终极目标的重要帮助。华章公司欢迎老师和读者对我们的工作提出建议或给予指正，我们的联系方式如下：

华章网站：[www.hzbook.com](http://www.hzbook.com)

电子邮件：[hzjsj@hzbook.com](mailto:hzjsj@hzbook.com)

联系电话：(010)88379604

联系地址：北京市西城区百万庄南街 1 号

邮政编码：100037



华章教育

华章科技图书出版中心


本书的作者 Stephen Brown 与 Zvonko Vranesic 为电气工程专业的博士，长期从事数字逻辑、现场可编程 VLSI 技术等领域的科研与教学工作，积累了丰富的实践经验，并将这些经验融合到本书中，撰写了一本科教有效结合的教材。

与其他数字逻辑类书籍不同，本书重点介绍多种逻辑电路及用硬件描述语言 Verilog 实现对应电路的方法，涉及的知识面很广，以较强的逻辑性将这些知识紧密联系在一起，以自下而上的方式介绍简单的单元电路以及构建复杂的电子系统，内容循序渐进。其中，第 1~5 章介绍了数字电路的基本知识，即数字电路设计流程、逻辑电路基础、算术运算电路、组合电路、存储元件等；第 6~11 章介绍了实际数字系统设计的各种知识，如同步时序电路、逻辑功能优化、异步时序电路、完整的 CAD 电路设计流程以及电路测试等。另外附录介绍了 Verilog 的基本特性及电路实现技术，可方便读者的学习与理解。每章末尾的习题反映了对应章的知识点，有利于加深读者对于所学知识点的理解，同时对于重要的题目给出了相应的参考答案，方便初学者巩固知识点。

本书中的例题非常具有代表性，涉及很多设计细节，非常适合作为工程实践人员的入门参考。

本书的翻译工作主要是在东南大学吴建辉的组织下完成的，多位教师与研究生参与了此项工作，虽经认真校对，由于译者水平有限，仍难免存在不妥之处，希望读者不吝赐教。

吴建辉



## 前言

第 6 章：6.1~6.4 节  
Verilog

本书面向数字逻辑设计的入门课程，这门课程是大多数电子和计算机工程专业的一门基础课程。一个成功的数字逻辑电路设计者首先必须深入了解其基本概念，并且能够牢固掌握基于计算机辅助设计(CAD)工具的现代设计方法。

本书的主要目的为：1)通过典型的数字电路手工设计方法教给学生基本概念；2)清晰地展示当今采用 CAD 工具设计数字电路的方法。虽然目前除了少数情况外已经不再采用手工方法进行设计，但我们仍想通过教授这些手工设计技术，使学生对如何设计数字电路有一个感性的认识；并且手工设计方法能对 CAD 工具实现的功能进行很好的解释，使学生体会到自动设计的优势。本书通过简单的电路设计案例引出其基本概念，这些案例都同时采用手工方法和现代 CAD 方法设计。在建立了基本概念后，提供了更多基于 CAD 工具的复杂例子。因此，本书的重点仍然放在现代设计方法上，以说明当今数字电路是如何设计的。

### 技术

本书将讨论现代数字电路实现技术，重点为教科书中最适合采用的可编程逻辑器件(PLD)，其原因主要表现在两个方面：第一，PLD 在实际设计中被广泛采用，并且适合于各种数字电路设计，事实上，从某些方面看学生们在他们的职业生涯中更喜欢基于 PLD 进行设计而不是任何别的技术；第二，可以通过最终用户的编程在 PLD 上实现电路。因此，在实验室中可以提供给学生一个机会，即基于实际芯片来实现书中的设计例子；学生也可以用自己的计算机仿真所设计电路的性能。为了达到设计目的，我们采用最常见的 PLD：复杂可编程逻辑器件(CPLD)和现场可编程逻辑阵列(FPGA)。

在逻辑电路的具体设计中，我们强调硬件描述语言(HDL)的使用，因为基于 HDL 的方法在实际应用中是最有效的。我们还详细介绍了 IEEE 标准的 Verilog HDL 语言，并且在例子中广泛使用。

### 本书内容

本书第 3 版的结构进行了较大的改进，第 1~6 章覆盖一个学期内该课程所需讲述的所有内容，而第 7~11 章则介绍更先进的内容。

第 1 章概述了数字系统的设计流程，讨论了设计流程中的关键步骤，解释了如何运用 CAD 工具自动实现所要求的众多工作；同时介绍了数字信息的表示方式。

第 2 章介绍了逻辑电路的基本知识，展示了如何使用布尔代数表示逻辑电路；介绍了逻辑电路综合和优化的概念，展示了如何使用逻辑门实现简单电路。第一次向读者展现 Verilog，一个可用于描述逻辑电路的硬件描述语言例子。

第 3 章重点讲述了算术运算电路，讨论了数字系统中数字的表示方式，并说明了这样的数字如何运用到逻辑电路中。另外，该章还阐述了如何使用 Verilog 详细描述所期望的功能，以及 CAD 工具如何提供开发所期望电路的机制。

第 4 章介绍了用作构建模块的组合电路，包括编码器、译码器及多路选择器。这些电路非常便于阐明众多借助 Verilog 构建的应用，给读者提供了一个揭示 Verilog 更多高级特性的机会。

第 5 章介绍了存储单元，讨论了采用触发器实现的规则结构，如移位寄存器和计数

器，并给出了这些结构的 Verilog 描述。

第 6 章详细阐明了同步时序电路(有限状态机)，解释了这些电路的行为，并介绍了用手工和自动两种方法进行实际设计开发的技术。

第 7 章讨论了系统设计中经常遇到的问题及其解决办法，介绍了一个较大规模的数字系统层次化设计的例子，并给出了完整的 Verilog 代码。

第 8 章介绍了逻辑功能优化实现的更加先进的技术，提供了优化算法；解释了如何与二元决策图一样使用一种立方体表示法指定逻辑功能。

第 9 章讨论了异步时序电路。虽然没有面面俱到地叙述，但清晰展示了时序电路的主要特性。尽管异步时序电路在实际中的应用并不是很广泛，但是它们提供了一个深刻理解数字电路操作的非常好的途径。该章还展示了可能存在于电路结构内部的传播延迟和冒险竞争。

第 10 章给出了设计者在设计、实现及测试数字电路过程中经历的一个完整的 CAD 流程。

第 11 章介绍了电路的测试。逻辑电路的设计者必须清楚意识到电路测试的必要性，至少应熟悉测试最基本的知识。

附录 A 总结了完整的 Verilog 特性。整本书中都使用了 Verilog，该附录便于读者在编写 Verilog 代码时随时查阅与参考。

附录 B 给出了数字电路的电特性，展示了如何采用晶体管搭建基本的门电路，介绍了影响电路性能的各种因素。该附录重点讨论了最新的技术，同时介绍了 CMOS 工艺和可编程逻辑器件。

## 课程内容建议

书中大部分内容适用于两个季度的课程。在不需要花费太多时间教授 Verilog 和 CAD 工具时，1 个学期甚至 1 个季度的课程也可以涵盖大部分最重要的内容。为了达到这个目的，我们按照模块化方式组织了 Verilog 内容以便于自学。多伦多大学不同班级的教学实践表明，只须用 3~4 个学时介绍 Verilog，即代码如何编写，包括使用设计层次结构、标量、矢量，以及指定时序电路所需的代码形式。本书给出的 Verilog 例子带有大量的说明，学生很容易理解。

本书也适用于不涉及 Verilog 的逻辑设计课程。然而，了解某些 Verilog 知识，即使是入门水平，对学生也是有益的，并且对于设计工程师日后的工作也非常有帮助。

### 1 个学期的课程

课程需要教授的内容如下：

第 1 章：每一节

第 2 章：每一节

第 3 章：3.1~3.5 节

第 4 章：每一节

第 5 章：每一节

第 6 章：每一节

### 1 个季度的课程

课程需要教授的内容如下：

第 1 章：每一节

第 2 章：每一节

第 3 章：3.1~3.3 节和 3.5 节

第 4 章：每一节

第 5 章：每一节

## 第 6 章：6.1~6.4 节

### Verilog

Verilog 是一种复杂的语言，有些教师感到初学者掌握起来很困难，我们完全同意这个观点，并且试图解决这个问题。教师在教学过程中没有必要介绍 Verilog 语言的全部。本书只介绍对于逻辑电路设计和综合有用的重要 Verilog 语言结构，略去了许多其他语言结构，如那些仅用于仿真的语言结构。并且仅在相关电路设计中用到 Verilog 更高级的特性时才会介绍这些知识。

本书包含了 120 多个示例的 Verilog 代码：从只包含一些门电路到某些表示整个数字系统的电路（如一个简单处理器），以说明如何采用 Verilog 语言描述不同的逻辑电路。

本书给出的所有 Verilog 示例的代码可参考作者的网站：[www.eecg.toronto.edu/~brown/Verilog\\_3e](http://www.eecg.toronto.edu/~brown/Verilog_3e)。

### 问题求解

每一章中都包含解决问题的实例，通过这些实例可以求解典型的习题。

### 课外习题

本书提供了 400 多道习题，书的最后给出了部分习题的答案。与本书配套的《答案手册》中提供了本书中所有习题的解答，以供老师参考。<sup>①</sup>

### 幻灯片和《答案手册》

读者可以在作者的网站 [www.mhhe.com/brownvranesic](http://www.mhhe.com/brownvranesic) 上获得本书所有图的幻灯片。老师可以申请获得这些幻灯片以及本书的《答案手册》。

### CAD 工具

现代数字系统非常庞大，很多复杂的逻辑电路若不使用 CAD 工具是难以设计的。本书对于 Verilog 的阐述有助于读者编写 Verilog 代码以描述不同复杂度的逻辑电路。为了获得适当的设计过程方法，使用商用 CAD 工具是非常有益的。一些很好的 CAD 工具是免费的，比如，Altera 公司的 Quartus II CAD 软件，它广泛应用于基于诸如 FPGA 类的可编程逻辑器件的设计中。Quartus II 软件的网络版本可以从 Altera 的网站上下载并且免费使用，而不需要许可证。本书先前版本的附录中给出了使用 Quartus II 软件的教程，这些教程可以在作者的网站上找到，也可以通过 Altera 的编程网站上找到另一些有用的 Quartus II 教程，其网址为 [www.altera.com/eduction/univ](http://www.altera.com/eduction/univ)。

### 致谢

对于在本书准备期间给予帮助的人们表达深深的谢意，其中 Dan Vranesic 提供了大量插图，他和 Deshanand Singh 也参与了《答案手册》的准备；Tom Czajkowski 帮助检查一些答案。Thomas Bradicich, North Carolina State University; James Clark, McGill University; Stephen DeWeerth, Georgia Institute of Technology; Sander Eller, CalPoly Pomona; Clay Gloster, Jr., North Carolina State University (Raleigh); Carl Hamacher, Queen's University; Vincent Heuring, University of Colorado; Yu Hen Hu, University of Wisconsin; Wei-Ming Lin, University of Texas (San Antonio); Wayne Loucks,

<sup>①</sup> 关于本书教辅资源，用书教师可向麦格劳·希尔教育出版公司北京代表处申请，电话：8008101936/010-62790299-108，电子邮件：[instructorchina@mcgraw-hill.com](mailto:instructorchina@mcgraw-hill.com)。——编辑注

University of Waterloo; Kartik Mohanram, Rice University; Jane Morehead, Mississippi State University; Chris Myers, University of Utah; Vojin Oklobdzija, University of California (Davis); James Palmer, Rochester Institute of Technology; Gandhi Puvvada, University of Southern California; Teodoro Robles, Milwaukee School of Engineering; Tatyana Roziner, Boston University; Rob Rutenbar, Carnegie Mellon University; Eric Schwartz, University of Florida; Wen-Tsong Shiue, Oregon State University; Peter Simko, Miami University; Scott Smith, University of Missouri (Rolla); Arun Soman, Iowa State University; Bernard Svilhel, University of Texas (Arlington); 以及 Zeljko Zilic, McGill University 给出了有益的批评与很好的改进建议。

感谢 McGraw-Hill 的工作人员的支持，我们非常感激 Raghu Srinivasan、Vincent Bradshaw、Darlene Schueller、Curt Reynolds 以及 Michael Lange 的帮助，也感谢由 Techsetters 公司提供的排版支持。

Stephen Brown 和 Zvonko Vranesic

第 11 章介绍了机器的测试、逻辑电路的设计和实现。第 12 章介绍了数字系统设计中的一些高级主题，包括时序逻辑、时序分析、时序优化、时序约束、时序验证、时序收敛性和时序收敛性保证。

通过本章，读者将学会如何使用 Verilog 特性，使书中所使用的 Verilog 代码更易于阅读和理解。本书还讨论了影响综合性能的各种因素，如时序约束、时序倒置或时序窗等。最后，本章还讨论了综合报告和综合结果的输出。

## 《和平方案》研究项目

本章讨论了如何使用 Verilog 和 VHDL 来设计一个简单的时序逻辑电路。通过本章的学习，读者将学会如何使用 Verilog 和 VHDL 来设计一个简单的时序逻辑电路。

本章大部分内容适用于两个季度的课程，但也可以涵盖大部分最重要的内容。为了方便学习，本章按模块化方式组织了 Verilog 内容以便于自学。无论多大学不同的教学方法，本章都适合于自学。对于那些对 Verilog 比较不熟悉的读者来说，本章将提供必要的基础知识。对于那些已经熟悉 Verilog 的读者来说，本章将提供一些进阶知识。对于那些希望在设计过程中使用 Verilog 的读者来说，本章将提供一些实用的建议。对于那些希望在设计过程中使用 Verilog 的读者来说，本章将提供一些实用的建议。

第 1 章，第一部分，[www.oup.com/us/sequoia.html](http://www.oup.com/us/sequoia.html)。

第 2 章，第二部分，[www.oup.com/us/sequoia.html](http://www.oup.com/us/sequoia.html)。

第 3 章，第三部分，[www.oup.com/us/sequoia.html](http://www.oup.com/us/sequoia.html)。

最大公约数 GCD 中其，童趣的塞勒夫斯因人而闻名于世。本章主要介绍 GCD 的基本概念，讲解了 GCD 的计算方法，包括辗转相除法、穷举法、二项式法、矩阵法、快速幂法等。同时，本章还介绍了 GCD 在实际中的应用，如最大公约数在密码学中的应用，以及在解决最优化问题中的应用。

第 4 章，第四部分，[www.oup.com/us/sequoia.html](http://www.oup.com/us/sequoia.html)。

第 5 章，第五部分，[www.oup.com/us/sequoia.html](http://www.oup.com/us/sequoia.html)。

## 作者简介

方诸表示法的

6.14 设计举例	161	6.15 故障树分析	163	6.16 小结	167	6.17 增强问题的实例	167	6.18 本章小结	168	6.19 本章解决课题的实例	169	6.20 本章习题	171	6.21 本章小结	171	6.22 本章解决课题的实例	172	6.23 本章习题	173	参考文献	174
-----------	-----	------------	-----	---------	-----	--------------	-----	-----------	-----	----------------	-----	-----------	-----	-----------	-----	----------------	-----	-----------	-----	------	-----

**斯蒂芬·布朗(Stephen Brown)**本科毕业于加拿大布伦斯维克大学，获得电子工程学士学位，此后就读于多伦多大学并取得电子工程硕士和博士学位，于1992年进入多伦多大学任教，目前为该校电子与计算机工程系教授，同时在Altera公司发起的国际大学计划中担任理事职务。

研究领域包括现场可编程VLSI技术以及计算机结构，曾获得由加拿大自然科学与工程研究委员会颁发的1992年最佳博士论文奖，并且发表了超过100篇的科研论文。

在电子工程、计算机工程以及计算机科学相关课程方面获得过5次优异教学成果奖，并且与他人合编了两本知名教材：《Fundamentals of Digital Logic with VHDL Design》(第3版)以及《Field-Programmable Gate Arrays》。

**斯万克·瓦拉纳西(Zvonko Vranesic)**拥有多伦多大学电子工程学士、硕士和博士学位。1963~1965年在位于安大略省布拉马里的北方电力有限公司担任设计工程师；1968年进入多伦多大学任教，现为该校电子与计算机工程系以及计算机科学系的荣誉退休教授；1978~1979年为英国剑桥大学的高级访问学者；1984~1985年为巴黎第六大学的访问学者；1995~2000年担任多伦多大学工程科学部主席，同时还参与了Altera公司多伦多科技中心组织的研发工作。

目前的研究领域包括计算机架构以及现场可编程VLSI技术研究。

除了本书之外，与他人合编了另外3本知名教材：《Computer Organization and Embedded Systems》(第6版)，《Microcomputer Structures》与《Field-Programmable Gate Arrays》。1990年由于指导本科生实验的创新和杰出贡献而获得怀顿(Wighton)奖金；2004年获得由多伦多大学应用科学和工程教师组织颁发的教学奖。

此外，他曾多次代表加拿大出席国际象棋大赛，并被冠以“国际象棋大师”的头衔。

# 目 录

出版者的话	3.2 无符号数的加法运算	64
译者序	3.3 有符号数	67
前言	3.4 快速加法器	75
作者简介	3.5 使用 CAD 工具设计算术 运算电路	79
<b>第 1 章 引言</b>	3.6 乘法	88
1.1 数字硬件	3.7 其他数的表示方式	90
1.2 设计流程	3.8 解决问题的实例	94
1.3 计算机结构	习题	97
1.4 本书中的逻辑电路设计	参考文献	99
1.5 信息的数字化表示	<b>第 4 章 组合电路模块</b>	100
1.6 理论与实践	4.1 多路选择器	100
习题	4.2 译码器	105
参考文献	4.3 编码	108
<b>第 2 章 逻辑电路导论</b>	4.4 代码转换器	109
2.1 变量与函数	4.5 算术比较电路	109
2.2 反相	4.6 用 Verilog 设计组合逻辑电路	110
2.3 真值表	4.7 小结	121
2.4 逻辑门和网络	4.8 解决问题的实例	121
2.5 布尔代数	习题	126
2.6 利用“与”门、“或”门 和“非”门进行综合	参考文献	128
2.7 “与非”和“或非”逻辑	<b>第 5 章 触发器、寄存器和 计数器</b>	129
网络电路	5.1 基本锁存器	129
2.8 设计实例	5.2 门控 SR 锁存器	131
2.9 CAD 工具介绍	5.3 门控 D 锁存器	132
2.10 Verilog 简介	5.4 边沿触发的 D 触发器	134
2.11 最简化和卡诺图	5.5 T 触发器	139
2.12 最小化策略	5.6 JK 触发器	139
2.13 和之积形式的最简式	5.7 术语小结	140
2.14 非完整定义函数(无关项)	5.8 寄存器	140
2.15 多输出电路	5.9 计数器	142
2.16 小结	5.10 复位同步	147
2.17 解决问题的实例	5.11 其他类型的计数器	149
习题	5.12 用 CAD 工具设计含存储 元件的电路	151
参考文献	5.13 用 Verilog 构建寄存器和 计数器	156

5.14 设计举例 .....	160	8.4 基于立方体表示法的 优化技术 .....	279
5.15 触发器电路的时序分析 .....	164	8.5 小结 .....	288
5.16 小结 .....	167	8.6 解决问题的实例 .....	289
5.17 解决问题的实例 .....	167	习题 .....	293
习题 .....	171	参考文献 .....	294
参考文献 .....	174		
<b>第6章 同步时序电路 .....</b>	<b>175</b>	<b>第9章 异步时序电路 .....</b>	<b>296</b>
6.1 基本设计步骤 .....	176	9.1 异步行为 .....	296
6.2 状态分配问题 .....	183	9.2 异步电路分析 .....	298
6.3 Mealy 状态模型 .....	185	9.3 异步电路综合 .....	303
6.4 采用 CAD 工具设计 有限状态机 .....	188	9.4 状态化简 .....	309
6.5 串行加法器实例 .....	193	9.5 状态分配 .....	316
6.6 状态最小化 .....	197	9.6 冒险 .....	324
6.7 基于时序电路的计数器设计 .....	202	9.7 一个完整的设计实例 .....	328
6.8 仲裁电路的 FSM .....	207	9.8 小结 .....	331
6.9 同步时序电路的分析 .....	209	9.9 解决问题的实例 .....	332
6.10 算法状态机流程图 .....	211	习题 .....	335
6.11 时序电路的形式模型 .....	213	参考答案 .....	337
6.12 小结 .....	214		
6.13 解决问题的实例 .....	214	<b>第10章 计算机辅助设计工具 .....</b>	<b>338</b>
习题 .....	219	10.1 综合 .....	338
参考文献 .....	220	10.2 物理设计 .....	342
<b>第7章 数字系统设计 .....</b>	<b>222</b>	10.3 小结 .....	345
7.1 总线结构 .....	222	参考文献 .....	345
7.2 简单的处理器 .....	227		
7.3 位计数电路 .....	234	<b>第11章 逻辑电路测试 .....</b>	<b>346</b>
7.4 移位和加乘法器 .....	238	11.1 故障模型 .....	346
7.5 除法器 .....	242	11.2 测试集的复杂度 .....	347
7.6 算术平均 .....	248	11.3 路径敏化 .....	348
7.7 排序操作 .....	251	11.4 树形结构电路 .....	350
7.8 时钟同步和时序问题 .....	258	11.5 随机测试 .....	351
7.9 小结 .....	260	11.6 时序电路的测试 .....	353
习题 .....	261	11.7 内建自测试 .....	355
参考文献 .....	262	11.8 印制电路板 .....	359
<b>第8章 逻辑函数的优化实现 .....</b>	<b>264</b>	11.9 小结 .....	361
8.1 多级综合 .....	264	习题 .....	362
8.2 多级电路分析 .....	271	参考文献 .....	363
8.3 逻辑函数的其他表示方法 .....	273		
		<b>附录 A Verilog 参考 .....</b>	<b>364</b>
		<b>附录 B 实现技术 .....</b>	<b>391</b>
		<b>部分习题参考答案 .....</b>	<b>440</b>

# 第1章

## 引言

### 本章主要内容

- 数字硬件
- 设计流程概述
- 二进制数码
- 信息的数字化表示方式

本书的内容是关于组成计算机的逻辑电路，正确理解逻辑电路对于从事电子和计算机的工程技术人员而言至关重要。逻辑电路是计算机的主要组成部分，在其他领域中也得到了广泛应用。逻辑电路在电子产品中随处可见，如音视频播放器、电子游戏机、数字手表、数码相机、电视、打印机、家用电器以及诸如电话网络、因特网设备、电视广播设备、工业控制单元和医疗器械等大型系统中。总之，逻辑电路是几乎所有现代产品的重要组成。

本书将介绍逻辑电路设计的众多问题，通过简单的例子解释一些关键的原理，同时阐明如何由基本单元实现复杂电路。本书涵盖了逻辑电路设计中的经典理论，使读者对这些电路的本质有直观的认识。此外，本书也阐述了基于成熟的计算机辅助设计(CAD)软件工具进行逻辑电路设计的现代化方法，本书所采用的 CAD 方法基于该行业标准语言——Verilog 硬件描述语言。从第 2 章开始介绍使用 Verilog 语言进行的设计，而基于 CAD 工具和 Verilog 语言的设计贯穿于本书的每个章节。

逻辑电路由集成电路芯片上的晶体管实现，基于现代工艺的通用芯片可能包含上亿个晶体管，如一些计算机处理器。这些电路的基本模块很容易理解，但是对于一个包含上亿个晶体管的电路就不那么容易理解了。大规模电路带来的复杂性可以通过采用高级别的设计技术加以解决。本章将介绍这些技术，但在这之前先简要介绍构建逻辑电路所用的硬件技术。

### 1.1 数字硬件

逻辑电路用于构造计算机硬件和许多其他类型的产品，所有这些产品统称为“数字硬件”。用“数字”来命名的原因将在 1.5 节中加以说明——它源于计算机中的信息表示法，即电子信号对应于信息的数字。

用于构造数字硬件的技术在过去几十年中发生了巨大的变化。20 世纪 60 年代以前，逻辑电路都由诸如分立晶体管和电阻等体积较大的元器件构成。集成电路的出现使得在一个芯片上集成多个晶体管甚至整个电路成为可能。起初这些电路只包含少量晶体管，但随着工艺的进步，电路变得越来越复杂。集成电路芯片制造在一个硅片上，如图 1.1 所示。将晶片划片，分成多个独立的芯片，并进行特定类型的封装。到 20 世纪 70 年代，一个芯片上可以集成整个微处理器电路。尽管在今天看来早期微处理器的计算能力十分有限，但通过制造廉价个人计算机开启了信息处理革命的大门。




图 1.1 硅晶片(经 Altera 公司许可转载)

大约 30 年前, Intel 公司的创始人戈登·摩尔就预测到集成电路技术将以令人震惊的速度进行发展, 在一个芯片上集成的晶体管数量每两年就会翻一倍。这就是著名的摩尔定律(Moore's Law), 这一现象一直持续到现在。在 20 世纪 90 年代初期, 一个微处理器可以集成几百万晶体管, 到 20 世纪 90 年代后期已经可以制造出拥有千万个晶体管的处理器, 而现在芯片中晶体管的数量已达上亿级。

摩尔定律数年内还会成立。一个集成电路联盟对这项技术的发展做出了预测, 该预测报告称为国际半导体技术蓝图(ITRS)<sup>[1]</sup>, 它讨论了包括单个芯片集成的最大晶体管数量等多个方面的技术发展。图 1.2 给出了 ITRS 的一个数据样本, 从中可以看出, 在 1995 年可以制造出拥有千万级晶体管的芯片, 这个数字以稳定的速度增长, 到现在芯片中已经达到了上亿级晶体管。蓝图预测到 2022 年, 芯片中晶体管数量可以达到百亿级, 这将给人们日常生活方方面面带来重大影响。

数字硬件设计者可以在一个芯片上设计逻辑电路, 也可以在印制电路板(PCB)上设计包含多个芯片的电路。通常情况下, 某些逻辑电路可以采用现有可用的芯片实现, 这种方式简化了设计任务, 缩短了最终产品的开发周期。在详细讨论设计过程前, 首先介绍不同类型的集成电路芯片。

目前有各种各样功能的芯片可以用于数字硬件实现。这些芯片有些用于实现简单的功能, 有些可以实现复杂的功能。例如, 一个数字硬件需要一个微处理器完成算术运算, 存储芯片提供存储功能, 接口芯片实现输入/输出设备的简单互连。这些芯片可以从不同供应商处获得。

对于大多数数字硬件产品, 从头设计和制造逻辑电路也是必要的。为了实现这些电路, 可以使用三种类型的芯片: 标准芯片、可编程逻辑器件和全定制芯片。接下来将介绍这些芯片。

### 1.1.1 标准芯片

有众多可以用于实现常用逻辑电路的芯片, 称之为标准芯片。标准芯片具有经精心设计的一致公认和接受的逻辑功能和物理结构。每个标准芯片包含少量电路(通常少于 100 个晶体管), 实现了简单的功能。为了构造一个逻辑电路, 设计者需要选取可以实现某种功能的芯片, 并定义如何互连以实现一个更大规模的逻辑电路。

在 20 世纪 80 年代早期, 使用标准芯片构造逻辑电路非常普遍。然而, 随着集成电路工艺的进步, 功能低下的芯片在印制电路板上占据了较大的空间, 效率低下; 标准芯片的另一个缺点就是每个芯片的功能固定不变。

### 1.1.2 可编程逻辑器件

与具有固定功能的标准芯片相反, 制造出一个经用户配置后可以实现众多不同逻辑功能电路的芯片是完全可能的。这些芯片具有通用的结构并包含可编程开关集合, 通过这些开关可以采用不同方式配置芯片内部电路。设计者根据需要选择合适的开关结构实现一个特定应用所需的功能。这些开关由最终用户进行编程, 而不是在制造芯片时编程, 此类芯片称为可编程逻辑器件(PLD)。

可编程逻辑器件的尺寸可变, 可以用于实现超大规模逻辑电路。最常用的可编程逻辑器件通常称为现场可编程门阵列(FPGA)。最大的 FPGA 包含有十亿多个晶体管<sup>[2,3]</sup>, 可




图 1.2 每年芯片上集成的最大晶体管数量估计

以支持实现复杂的数字系统。一个 FPGA 中包含大量小规模逻辑电路单元，它们可以通过 FPGA 内部的可编程开关实现相互间的连接。由于 FPGA 具有高容量的特点，并且可以通过配置达到特定应用的需求，因此 FPGA 得到了广泛的应用。

### 1.1.3 全定制芯片

FPGA 作为一种现成的元件，可以从不同的供应商处购买到，由于它们的可编程性，因而可用于实现数字硬件中的大多数逻辑电路。然而，FPGA 存在着一个缺点，即其可编程开关占用了较多芯片面积，同时限制了所实现电路的运行速度。因此在某些情况下，FPGA 达不到所期望的性能和成本需求。在这种情况下，可能需要从头开始设计芯片，即首先设计芯片需要包含的逻辑电路，然后由工艺厂进行芯片的制造，这种方法通常称为全定制或半定制设计，而这些芯片通常称为专用集成电路(ASIC)。

全定制电路的主要优点是可以根据特定任务优化电路设计，以获得更好的性能。与其他类型的芯片相比，全定制芯片有可能包含更大规模的逻辑电路。全定制芯片的制造成本通常较高，但是如果用在批量产品中，则每个芯片上的平均成本就会比实现同样功能的其他现成芯片低；此外，如果一颗芯片可以代替多颗芯片实现相同的功能，在 PCB 上所需面积就会变小，进一步降低了成本。

全定制设计方法的一个缺点是制造过程的时间长，通常需要几个月。相反，如果使用 FPGA，最终用户只需花编程时间，而省去了制造时间。

## 1.2 设计流程

计算机辅助工具的使用大大影响了各种环境中的设计过程。例如，在一般方法上，设计一辆汽车与设计一台熔炉或一台计算机类似。如果最终产品需要满足某些特殊要求，则在开发周期中不能缺少某些步骤。

典型的设计流程图如图 1.3 所示，假设这是开发一个满足某些要求的产品的流程，则最直观的要求就是该产品的功能必须正确，同时还需要满足所期望的性能，且其成本不能超过某个给定的目标。

设计流程的开始是定义产品的设计规范，确定产品的基本特征，建立对最终产品的特性进行评价的可接受的方法。设计规范必须十分严格，以保证产品达到预期要求，但也不应该添加一些不必要的限制(即规范不应该限制设计的选择，而这些选择可能会导致意想不到的优势)。

规范定义完成后，需要设计产品的总体结构。这一步骤难以自动实现，通常需要人工完成。原因在于开发产品的总体结构没有一个清晰的界定，需要充分的设计经验和直觉技能。

总体结构设计完成后，就可以采用 CAD 工具进行详细设计了。可以采用多种 CAD 工具，包括针对单个部分以及总体结构的设计工具。初始设计完成后，需要验证设计结果是否符合原始的设计规范。在 CAD 工具出现以前，传统的方法是构造设计产品的关键部分的物理模型，而现在很少有必要这样做。CAD 工具可以实现复杂产品的行为仿真，通过仿真就可以验证产品是否满足规范需求。如果发现错误，则做出相应的修改，并重复其仿真过程。尽管某些设计缺陷不能通过仿真检查出来，但是这种方法通常可以发现绝大多数细微问题。

当仿真结果表明设计正确后，就可以构造出一个完整的产品物理原型。完整地测试原型是否与规范一致，测试中表现出来的任何错误都必须修正。对于一些小错误，通常可以在产品的物理原型上做直接修改，但是如果发现大的错误，就需要重新设计产品并重复以上流程。当原型通过所有测试后，就可以认为产品设计成功，并拿去生产了。




图 1.3 设计流程

### 1.3 计算机结构

为了理解逻辑电路在数字系统中的作用，需要介绍一下如图 1.4a 所示的典型计算机结构。一个计算机包含多个印制电路板(PCB)、一个电源系统以及存储单元(没有在图中显示，如硬盘、DVD 和 CD-ROM 驱动器)。每个模块都插入一个称为主板的 PCB 中，如图 1.4a 中下部分显示，一块主板中有多个集成电路芯片，并提供连接其他 PCB 的插槽，如声卡、显卡、网卡。

图 1.4b 展示了一个集成电路芯片的结构。这个芯片包括一系列的子电路，它们之间通过互连线连接成一个完整的电路。这些子电路可以实现算术运算、数据存储或者数据流控制。每一个子电路都是一个逻辑电路，从图的中间部分可以看出，一个逻辑电路由相互连接的逻辑门组成。每一个逻辑门实现一个简单的功能，复杂的运算由逻辑门之间的互连实现。逻辑门由晶体管构成，而晶体管由硅片上的各种材料层制备。

本书主要关注图 1.4b 的中间部分——逻辑电路设计。我们将解释如何设计一些具有重要功能的电路，如加法、减法、乘法、计数、数据存储和信息处理控制。本书也将展示如何定义这些电路的行为；如何实现最低成本或最快运行速度的电路；以及如何测试电路以保证电路正确工作。同时简要说明晶体管的工作原理，以及它们是如何在硅片上制备的。




图 1.4 数字硬件系统

## 1.4 本书中的逻辑电路设计

在本书中，使用了基于 Verilog 硬件描述语言和 CAD 工具的现代设计方法来展示逻辑电路设计的众多概念。我们选择该技术的原因是因为它已经广泛用于工业中，并且有助于读者在 FPGA 芯片上实现自己的设计（见下面的讨论）。这项技术特别适合于教学目的，因为可以使得众多读者具备使用 CAD 工具和对 FPGA 器件编程的能力。

为了增加读者的实践经验和对逻辑电路的深刻理解，我们建议读者使用 CAD 软件练习本书中的例子。大多数 CAD 系统供应商都免费提供他们的软件供大学里的学生学习，如 Altera、Cadence、Metor Graphics、Synopsys 和 Xilinx。这些公司中任何一个提供的 CAD 系统都适用于本书。Altera 公司的 Quartus II 和 Xilinx 公司的 ISE 这两个 CAD 系统更适用于本书，因为这两个 CAD 系统都支持逻辑电路设计周期的所有阶段，功能强大且便于使用。鼓励读者访问这些公司的网站，下载软件工具和使用说明书，并可安装到个人计算机中。

为了方便逻辑电路的实验，FPGA 生产商提供了特殊的 PCB(开发板)，包含一个或多个 FPGA 芯片和一个连接到个人计算机的接口。一旦使用 CAD 工具完成逻辑电路设计后，这个电路就可以编程到 FPGA 开发板上。通过开关和其他设备将输入信息加载到 FPGA 上，并且其产生的输出能被检测到。图 1.5 展示了这样的一个开发板。这种类型的开发板对于学习逻辑电路很有帮助，因为它提供了许多简单的输入和输出元件。许多示例性实验都可以通过在 FPGA 开发板上设计和实现逻辑电路来展示。




图 1.5 FPGA 开发板

## 1.5 信息的数字化表示

1.1 节已经提到：在逻辑电路中信息表示为电子信号。每一个信号都被看作一个数字。试读结束：需要全本请在线购买：[www.ertongbook.com](http://www.ertongbook.com)