


十一五

普通高等院校电工电子实验课程“十二五”规划教材

EDA原理 及应用实验教程

林连冬 于翔 主编
沈永良 主审



国防工业出版社
National Defense Industry Press

普通高等院校电工电子实验课程“十二五”规划教材

EDA 原理及应用实验教程

林连冬 于翔 主编

沈永良 主审

国防工业出版社

·北京·

内 容 简 介

本书是为“EDA 原理及应用”课程而专门编写的实验教学用书。书中选用了 17 个典型案例作为实验课的教学素材,通过应用于计算机、通信、信号处理、控制等相关领域的例程,使学习者比较全面地掌握使用 EDA 设计技术设计混合系统的方法和初步技巧,为今后从事相关领域的开发打下良好的基础。这些实验从难度上分为验证性、设计性和综合性 3 种类型,主要是让读者分层次使用与掌握 EDA 设计技术。本书的实验从内容上主要分为软件仿真和硬件平台实现两种类型。软件仿真实验的主要目的是让学习者掌握 Altera 软件的设计流程和设计方法,硬件平台实验主要是为了帮助学习者掌握调试硬件系统的方法和技巧。为了便于教学和自学,我们在每个实验的附录中都给出了全部实验程序代码。

本书可作为高校电子电气信息类专业“EDA 原理及应用”课程实验部分的教材或者教学参考用书,也可以作为 Altera 相关培训的实验用书,还可以供电子设计领域人员自学及参考。

图书在版编目(CIP)数据

EDA 原理及应用实验教程/林连冬,于翔主编.一北京:国防工业出版社,2011.9

普通高等院校电工电子实验课程“十二五”规划教材

ISBN 978 - 7 - 118 - 07734 - 6

I. ①E.. II. ①林... ②于 ... III. ①电子电路 - 电路
设计;计算机辅助设计 - 高等学校 - 教材 IV. ①TN702

中国版本图书馆 CIP 数据核字(2011)第 190817 号

*

国防工业出版社出版发行

(北京市海淀区紫竹院南路 23 号 邮政编码 100048)

北京奥鑫印刷厂印刷

新华书店经售

*

开本 787 × 1092 1/16 印张 9 1/4 字数 192 千字

2011 年 9 月第 1 版第 1 次印刷 印数 1—3000 册 定价 22.00 元

(本书如有印装错误,我社负责调换)

国防书店: (010)68428422

发行邮购: (010)68414474

发行传真: (010)68411535

发行业务: (010)68472764

前　言

目前,国内已经有一些 VHDL 语言方面的教材,但是这些教材大多数将注意力集中于 VHDL 语法的本身,因此,内容显得枯燥和繁琐。“EDA 原理及应用”是一门实践性很强的课程,读者不但要掌握电子设计自动化的相关理论知识,更重要的是,掌握使用 EDA 工具进行复杂数字系统设计的技巧和方法。

编者根据多年教学经验和实验课程的教学条件,选用了 17 个典型案例作为实验课的教学素材,通过应用于计算机、通信、信号处理、控制等相关领域的实例,使读者在阅读完本书并上机完成实验的基础上,比较全面地掌握使用 EDA 设计技术设计混合系统的方法和初步技巧,为今后从事相关领域的开发打下良好的基础。

本实验教程的所有实验都是在 Altera 公司的 Max + plus II 10.0 软件平台上完成的,硬件采用的是 Altera 公司的芯片及相关实验平台。读者通过实验可以全面掌握与使用 Altera 公司软件和硬件平台进行混合系统设计的方法和技巧。

这些实验从难度上分为验证性、设计性和综合性 3 种类型,主要是让读者分层次使用与掌握 EDA 设计技术。本书的实验从内容上主要分为软件仿真和硬件平台实现两种类型。根据编者进行实验课教学的经验,每个实验教学大约需要 3 课时。教师在讲授该课程的实验部分时,根据课时要求,可从该书中选择其中的若干实验作为实验教学的素材。

本书由黑龙江大学林连冬负责组织全书的编写、统稿和完善工作并且编写了本书的第一部分以及第二部分中实验 1、实验 4、实验 5、实验 6、实验 7、实验 8、实验 9、实验 11、实验 15、实验 16;黑龙江工程学院计算机科学与技术系于翔编写了实验 2、实验 3、实验 10、实验 12、实验 13、实验 14,实验 17 和附录。

本书在编写过程中得到了黑龙江大学电子工程学院领导的大力支持,在此对他们表示衷心感谢。主审沈永良教授为本书提出了宝贵的修改意见,使本书更加完善,在此表示衷心感谢。

作者在编写本书时参考了大量相关的设计书籍和技术文章,在这里向这些资料的作者表示衷心感谢。由于作者的能力有限,书中难免有疏漏之处,恳请广大读者批评指正。

作　者

目 录

第一部分 实验平台介绍

一、实验硬件平台介绍	2
1. 硬件平台介绍	2
2. 硬件平台外设子模块	3
3. 硬件安装及使用说明	10
二、实验软件平台介绍	11
1. 概述	11
2. 软件的安装	11
3. Max + plus II 功能简介	12
4. Max + plus II 设计流程	16

第二部分 实验

实验一 基于原理图的 EDA 设计	22
1. 预习内容	22
2. 实验目的	22
3. 实验环境	22
4. 实验原理	22
5. 实验步骤	23
6. 实验报告	37
实验 2 二进制码变换单元设计	38
1. 预习内容	38
2. 实验目的	38
3. 实验环境	38
4. 实验原理	38
5. 实验步骤	39
6. 实验报告	40
7. 附录	40

实验 3 逐级进位和超前进位加法器	42
1. 预习内容	42
2. 实验目的	42
3. 实验环境	42
4. 实验原理	42
5. 实验步骤	44
6. 实验报告	44
7. 附录	44
实验 4 奇偶检验器设计	47
1. 预习内容	47
2. 实验目的	47
3. 实验环境	47
4. 实验原理	47
5. 实验步骤	48
6. 实验报告	48
7. 附录	48
实验 5 7 段显示译码器电路设计	51
1. 预习内容	51
2. 实验目的	51
3. 实验环境	51
4. 实验原理	51
5. 实验步骤	53
6. 实验报告	53
7. 附录	53
实验 6 扫描显示电路设计实验	56
1. 预习内容	56
2. 实验目的	56
3. 实验环境	56
4. 实验原理	56
5. 实验步骤	57
6. 实验报告	57
7. 附录	59
实验 7 用状态机实现序列检测器的设计	63
1. 预习内容	63

2. 实验目的	63
3. 实验环境	63
4. 实验原理	63
5. 实验步骤	64
6. 实验报告	64
7. 附录	64
实验 8 乐曲演奏电路设计	67
1. 预习内容	67
2. 实验目的	67
3. 实验环境	68
4. 实验原理	68
5. 实验步骤	71
6. 实验报告	71
7. 附录	72
实验 9 十字路口交通灯控制器设计	78
1. 预习内容	78
2. 实验目的	78
3. 实验环境	78
4. 实验原理	78
5. 实验步骤	80
6. 实验报告	80
7. 附录	80
实验 10 并/串变换器	87
1. 预习内容	87
2. 实验目的	87
3. 实验环境	87
4. 实验原理	87
5. 实验步骤	88
6. 实验报告	88
7. 附录	88
实验 11 伪随机二进制序列发生器	90
1. 预习内容	90
2. 实验目的	90
3. 实验环境	90
4. 实验原理	90

5. 实验步骤	91
6. 实验报告	91
7. 附录	92
实验 12 7 段显示器的应用	94
1. 预习内容	94
2. 实验目的	94
3. 实验环境	94
4. 实验原理	94
5. 实验步骤	95
6. 实验报告	95
7. 附录	95
实验 13 存储器设计	99
1. 预习内容	99
2. 实验目的	99
3. 实验环境	99
4. 实验原理	99
5. 实验步骤	101
6. 实验报告	101
7. 附录	101
实验 14 异步先进先出队列设计	105
1. 预习内容	105
2. 实验目的	105
3. 实验环境	105
4. 实验原理	105
5. 实验步骤	107
6. 实验报告	107
7. 附录	107
实验 15 函数信号发生器的设计	111
1. 预习内容	111
2. 实验目的	111
3. 实验环境	111
4. 实验原理	111
5. 实验步骤	112
6. 实验报告	112
7. 附录	112

实验 16 直接数字频率合成器设计	116
1. 预习内容	116
2. 实验目的	116
3. 实验环境	116
4. 实验原理	116
5. 实验步骤	117
6. 实验报告	117
7. 附录	117
实验 17 液晶显示模块应用设计	123
1. 预习内容	123
2. 实验目的	123
3. 实验环境	123
4. 实验原理	123
5. 实验步骤	134
6. 实验报告	135
7. 附录	135
附录 Altera 公司 FPGA 的编程配置电路	139
1. Altera 公司的下载电缆	139
2. FPGA 配置电路设计	142
参考文献	145

第一部分

实验平台介绍

一、实验硬件平台介绍

现代电子设计技术的核心是 EDA (Electronic Design Automation) 技术。EDA 技术就是依赖功能强大的计算机，在 EDA 工具软件上，对以硬件描述语言 (Hardware Description Language, HDL) 为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA 技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和 EDA 软件来完成对系统硬件功能的实现。

一个完整的、典型的 EDA 设计流程既是自顶向下设计方法的具体实施途径，也是 EDA 工具软件本身的组成结构。本实验以 Max+plusII 作为主要设计工具，并结合实验箱上的硬件电路设计实验课程，讲解如何用 EDA 技术进行数字电路的设计。

本实验教程中需要在硬件上进行验证的部分，都是在北京精仪达盛公司的 EDA 实验箱上完成的，该实验箱的主芯片采用的是 Altera 公司 ACEX1K 系列的 EP1K100QC208-3FPGA 芯片和相当于 30 万门的 Cyclone 芯片 EP1C12Q240C8，可满足基于 FPGA 的数字系统设计或者基于 FPGA 的 SOPC 嵌入系统设计需要。

需要说明的是，虽然硬件部分的实验是在特定的硬件平台上完成的，但是这些实验可以根据其他硬件平台上的设置进行设计代码移植。

1. 硬件平台介绍

EDA 教学实验箱主要是基于 Altera 的 FPGA 芯片开发的一款用于 EDA 实验教学的平台。学习 EDA 技术及应用课程所涉及到的硬件实验都能在该系统上进行实现和验证。

实验箱由 Altera 芯片核心板、外设母板组成。核心板可以单独供电。实验箱的附件包括下载电缆、连接线、外设连接电缆、电源线等。

实验箱硬件主要包括以下几个模块：电源输出模块 ($\pm 12V$ 、 $\pm 5V$ 、 $+3.3V$ 、 $+2.5V$ 、 $+1.8V$)、4 位米字形数码管显示模块、8 位 8 字形数码管显示模块、矩阵键盘输入模块、 16×16 点阵模块、 128×32 液晶显示模块、ISPPAC 适配器接口、FPGA 适配器接口、12 位按键输入模块、18 位拨码开关输入模块、蜂鸣器输出模块、电平调节模块、模拟信号源模块、话筒输入模块、语音输出模块、电阻电容扩展模块、自由扩展区、8 路 A/D 转换模块、D/A 转换模块、串行 EEPROM 模块、RS232 扩展模块、EEPROM

模块、单片机及 RS232 接口模块、可调数字信号源模块。EDA 实验箱系统结构框图如图 1.1 所示。




图 1.1 EDA 实验箱结构框图

2. 硬件平台外设子模块

1) 4 位米字形数码管显示模块

数码管为共阴极数码管。本模块的输入口共有 21 个，为 17 个段信号输入口和 4 个位信号输入口，分别为 A1、A2、B、C、D1、D2、E、F、G、H、J、K、M、N、O、P、DP、SEL0、SEL1、SEL2、SEL3。其中，SEL0 对应最左端的数码管，SEL3 对应最右端的数码管。数码管的管脚分配如图 1.2 所示。




图 1.2 米字型数码管管脚分配

2) 8位8字形数码管显示模块

数码管为共阴极数码管。本模块的输入口共有11个，为8个段信号输入口和3个位信号输入口，分别为A、B、C、D、E、F、G、DP、SEL0、SEL1、SEL2。其中，SEL0、SEL1、SEL2位于 16×16 点阵模块区，它们经3-8译码器后送给数码管作位选信号，其对应关系如表1.1所列。

表 1.1 LED 数码管显示接口及对应的显示状态

接 口 序 号			数 码 管 状 态
SEL2	SEL1	SEL0	
1	1	1	第1位亮
1	1	0	第2位亮
1	0	1	第3位亮
1	0	0	第4位亮
0	1	1	第5位亮
0	1	0	第6位亮
0	0	1	第7位亮
0	0	0	第8位亮

注意：表1.1中最右边为第一位。电路原理图如图1.3所示。

3) 矩阵键盘输入模块

矩阵键盘为 4×8 键盘，其接口电路原理图如图1.3所示，I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SEL1、SEL2，其中，SEL0、SEL1、SEL2位于 16×16 点阵区。


4) 16×16 点阵模块

接口电路原理图如图1.3所示。列选信号为SEL0~SEL3，经4-16译码器后给L0~L15，最右边为第一列；行选信号为L0~L15，最上方为第一行，如表1.2所列。

表 1.2 点阵显示接口对应关系表

SEL3	SEL2	SEL1	SEL0	点 亮 列 号
1	1	1	1	第 1 列
1	1	1	0	第 2 列
1	1	0	1	第 3 列
1	1	0	0	第 4 列
1	0	1	1	第 5 列
1	0	1	0	第 6 列
1	0	0	1	第 7 列
1	0	0	0	第 8 列
0	1	1	1	第 9 列
0	1	1	0	第 10 列
0	1	0	1	第 11 列
0	1	0	0	第 12 列
0	0	1	1	第 13 列
0	0	1	0	第 14 列
0	0	0	1	第 15 列
0	0	0	0	第 16 列

图 1.3 8位数码管、点阵、矩阵键盘电路原理图



5) 128×32 液晶显示模块

具体介绍参见《中文液晶显示模块说明》。

6) ISPPAC 适配器接口

模拟可编程器件选用 Lattice 公司的 PAC10、20、80 芯片。下载该芯片时将芯片选择开关拨向 PAC。

7) FPGA 适配器接口

FPGA 适配器接口包含 JTAG 接口和 AS 接口。

8) 12 位按键输入模块

开关弹起时为高电平，按下时为低电平。输出口最左边对应开关 K1，最右边对应开关 K12。

9) 18 位拨码开关输入模块

开关拨向下方时为低电平，拨向上方时为高电平。输出口最左边对应开关 D17，最右边对应开关 D0。

10) 蜂鸣器输出模块

当输入口 BELL_IN 输入高电平时，蜂鸣器响。

11) 电平调节模块

调节时，输出口 OUT 的电平在 0V~5V 范围内变化。

12) 模拟信号源模块

模块中第一排端口为输入口，第二排端口为输出口，分别说明如下：

Diff IN：需差分转换信号输入口。

Mux IN1：需叠加信号 1 输入口。

Mux IN2：需叠加信号 2 输入口。

Diff OUT+：差分信号正极性输出端口，为 Diff IN 差分后的信号。

Diff OUT-：差分信号负极性输出端口，为 Diff IN 差分后的信号。

Mux OUT：叠加信号输出端口，为 Mux IN1 与 Mux IN2 相加后的信号。

SIN_OUT 312kHz：正弦信号 312kHz 输出端口。

13) 话筒输入模块

通过外接话筒把语音信号输入经放大滤波后从 MIC_OUT 输出。

14) 语音输出模块

语音信号从 SPEAK IN 端口输入，经放大后直接由内部喇叭输出。

15) 电阻电容扩展模块

准备了一些实验常用的电阻电容供实验过程中使用。

16) 自由扩展区

可作额外电路的搭建使用，作用等同于面包板。

17) 8 路 A/D 转换模块

采用 ADC0809，外部信号可以分别通过其 8 路输入端 IN0~IN7 进入 A/D 转换器。

通过适当设计，目标芯片可以完成对 ADC0809 的工作方式确定、输入端口选择、数据采集与处理等所有控制工作，并可以通过系统板提供的译码显示电路（LED&LCD）将测得的结果显示出来。I/O 口定义如下：

IN0~IN7：8 通道模拟信号输入口。

D0~D7：8 位数据总线输出端口。

Vref+、Vref-：参考电压输入端口。

INT：中断信号输出端口。

/WR：写信号输入端口。

/RD：读信号输入端口。

CS：片选信号输入端口。

A0~A2：输入端口选择信号输入口。

A/D 转换电路原理图如图 1.4 所示。




图 1.4 A/D 转换电路原理图

18) D/A 转换模块

I/O 口定义如下：

D0~D7：数据总线，输入口。

/CE：转换允许，低电平有效。

/CS：片选，低电平有效。两种输出方式：第一种，将短路子接在左侧的两个铜柱上，D/A 转换输出到 D/A OUT 区域的 6 个孔输出；第二种，将短路子接在右侧的两个铜柱上，D/A 转换输出接到 LM358 的同相输入端。LM358 单电源二运放。与 AD558 配合，将 AD558 的输出接到 LM358 的同相输入端，作为它的同相输入信号；在 LM358 的右上脚，有 TEST IN 模块，它的信号可作为 LM358 的反相输入端。

D/A 转换电路原理图如图 1.5 所示。




图 1.5 D/A 转换电路原理图

19) 串行 EEPROM 模块

采用的芯片为串行 EEPROM AT93C46, I/O 口定义如下:

CS: 片选输入, 高电平有效。

CLK: 串行数据时钟输入。

DI: 串行数据输入。

DO: 串行数据输出。

ORG: 存储器位数选择输入。输入高电平时, 选择为 16 位结构的存储器; 输入为低电平时, 选择为 8 位结构的存储器; 未连接时, 由于内部的上拉电阻, 使其为 16 位存储器。

20) RS232 扩展模块

采用的芯片为 MAX232 标准串行口接口片, 通过 CPLD/FPGA 实现串口控制, 可直接实现 CPLD/FPGA 与上位机的通信。

21) EEPROM 模块

采用 28C64 并行 EEPROM。

22) 单片机及 RS232 接口模块

本单片机为开放性设计, 可自由下载程序, 对整个系统无任何影响。可以实现 CPLD/FPGA 与单片机的接口实验以及高级的 FPGA 开发, 同时自身带有串行接口, 可与上位机实现通信。其对应的接口如下:

P0 口: D0~D7。

P1 口: P10~P17。

P2 口: P20~P27。

复位信号输出: RESET。

P3 口分别对应: /RD、/WR、RXD、TXD、T0、T1、INT0、INT1。

其他接口: ALE、PSEN。

RESET 复位端口提供一高电平脉冲。