


**Advanced Microcomputer Architecture**  
Principle and Application of Pentium and Core Series

# 高性能微型计算机体系结构

## 奔腾、酷睿系列处理器原理与应用技术

林欣 编著



清华大学出版社

---

**Advanced Microcomputer Architecture**  
Principle and Application of Pentium and Core Series

**高性能微型计算机体系结构**  
**奔腾、酷睿系列处理器原理与应用技术**

---

林欣 编著

---

清华大学出版社  
北京

## 内 容 简 介

本书以目前广泛使用的奔腾、酷睿高性能微型计算机为蓝本,系统地介绍了酷睿和奔腾微处理器内部结构以及所构成的微型计算机的系统结构、存储管理和存储保护、存储器与高速缓存、任务管理、中断与异常处理、系统总线和I/O总线、多处理器管理、64位工作模式等内容。书中内容紧扣目前广泛应用的高性能微型计算机,针对性强,使读者可以边学习边验证,更易于理解和掌握。

本书可作为计算机及相关专业本科生、研究生的计算机体系结构课程教材,也可供相关领域的计算机工程技术人员学习参考。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

### 图书在版编目(CIP)数据

高性能微型计算机体系结构:奔腾、酷睿系列处理器原理与应用技术/林欣编著. —北京:清华大学出版社,2012. 3

ISBN 978-7-302-27675-3

I. ①高… II. ①林… III. ①微型计算机—计算机体系结构 IV. ①TP360. 3

中国版本图书馆 CIP 数据核字(2011)第 273868 号

**责任编辑:** 盛东亮

**封面设计:** 傅瑞学

**责任校对:** 李建庄

**责任印制:** 杨 艳

**出版发行:** 清华大学出版社

**网 址:** <http://www.tup.com.cn>, <http://www.wqbook.com>

**地 址:** 北京清华大学学研大厦 A 座 **邮 编:** 100084

**社 总 机:** 010-62770175 **邮 购:** 010-62786544

**投稿与读者服务:** 010-62776969, [c-service@tup.tsinghua.edu.cn](mailto:c-service@tup.tsinghua.edu.cn)

**质量反馈:** 010-62772015, [zhiliang@tup.tsinghua.edu.cn](mailto:zhiliang@tup.tsinghua.edu.cn)

**印 装 者:** 三河市李旗庄少明印装厂

**经 销:** 全国新华书店

**开 本:** 185mm×260mm **印 张:** 21.25 **字 数:** 530 千字

**版 次:** 2012 年 3 月第 1 版 **印 次:** 2012 年 3 月第 1 次印刷

**印 数:** 1~3000

**定 价:** 34.00 元

---

产品编号: 044339-01

# 前言

微型计算机是当今发展最为迅速的科技产品之一,优良的性能和合理的价格使其在当今社会的各个领域中得到了越来越广泛的应用。

在大学计算机专业的教学体系中,计算机体系结构或计算机组织结构是一门重要的专业基础课,但目前无论是国外教材还是国内教材,均主要以各种大型计算机为结构蓝本,介绍大型计算机的体系结构和组织结构。由于大型计算机的应用范围有限,尤其是绝大多数学生并未接触过大型计算机,这样的教材使得学生在学完计算机体系结构课程后仍对目前广泛应用的微型计算机缺乏深入的了解,造成了理论与实用的脱节。

本书以目前广泛使用的酷睿、奔腾高性能微型计算机为蓝本,比较系统地介绍了目前广泛使用的酷睿、奔腾等高性能微型计算机的系统工作原理和体系结构,包括微型计算机和微处理器的发展过程、酷睿和奔腾微处理器内部结构以及所构成的微型计算机的系统结构、存储管理和存储保护、存储器与高速缓存、任务管理、中断与异常处理、系统总线和 I/O 总线、多处理器管理及 64 位工作模式等。本书的写作目的就是紧扣目前广泛应用的高性能微型计算机,有针对性地介绍高性能微型计算机的体系结构,使读者可以边学习边通过身边的高性能微型计算机进行验证,便于理解和掌握计算机体系结构的各种细节。

以微型计算机为蓝本介绍计算机体系结构是否仅涉及了计算机体系结构的一角,而忽略了计算机体系结构的主要内容呢?答案是不会的。微型计算机发展至今,其体系结构上已完全采用了以往只有大型计算机才能够使用的各种先进技术,如流水线技术、超标量技术、超线程技术、存储管理技术等,且在许多方面有了进一步的发展和创新。可以说,今天的高性能微型计算机体系结构技术已基本上涵盖了计算机体系结构技术的所有精华,反映了计算机硬件技术的最高水平。今天的高性能微型计算机在性能上已远远超过了过去的大型计算机,而今天的大型计算机则是并行计算机,也称为巨型计算机或超级计算机,这些计算机均是采用多片高性能微处理器构成的并行处理系统,其每一个运算单元都是由高性能微处理器构成的。

高性能微型计算机体系结构属于计算机硬件技术范畴,但对于从事软件设计的人员也是非常有用的。如果不清楚计算机体系结构,软件设计也很难达到一个比较高的层次,更无法担负起大型计算机系统的设计任务。掌握高性能微型计算机的硬件体系结构,对于合理地使用、配置和维护微型计算机系统具有重要作用,同时也会对构建大型计算机网络,掌握并行计算机以及设计大型计算机软件有所帮助。

本书的内容安排如下:

第 1 章 微型计算机发展概述。主要介绍了 Intel 微处理器和 AMD 微处理器的发展概况,并介绍了当今微型计算机与大型计算机系统之间的关系。

第 2 章 典型微处理器及其微型计算机系统结构。详细介绍了代表当今微处理器

技术最高水平的 P6 系列微处理器、Pentium 4 微处理器、Pentium M 微处理器、Core 2 微处理器、Core i7/i5/i3 微处理器的体系结构和技术特点，并介绍了采用这些微处理器构成的高性能微型计算机系统的结构。

**第 3 章 IA-32 微处理器体系结构。**介绍了 32 位微处理器的工作模式、数据结构、寄存器结构、x87 FPU 寄存器组、MMX 和 SSE 寄存器组，并介绍了 x86 指令系统，包括通用指令、系统指令、x87 FPU 指令、MMX 指令和 SSE 系列指令。

**第 4 章 存储管理。**存储管理是处理器可进行多任务处理的重要技术，介绍了 IA-32 微处理器采用的存储器分段技术、分页技术以及分段与分页的组合方式。

**第 5 章 存储保护。**存储保护是处理器进行多任务处理的重要保障，介绍了 IA-32 微处理器采用的各种保护校验。

**第 6 章 存储器与高速缓存。**介绍了 IA-32 微处理器的存储系统组成形式、存储区域的缓存方式设置、高速缓冲存储器 Cache 的配置和使用方式、转换后援缓冲器的特性等，还介绍了内存芯片与模块、磁盘存储器和光盘存储器等内容。

**第 7 章 任务管理。**任务管理是处理器进行多任务处理的管理技术，介绍了任务管理的数据结构、任务切换和任务链接方式、任务地址空间等内容。

**第 8 章 中断与异常处理。**介绍了 IA-32 微处理器的中断与异常的引发和响应、实地址模式的中断与异常处理、保护模式的中断与异常处理、虚拟 8086 模式的中断和异常处理，并详细介绍了先进的可编程中断控制器 APIC。

**第 9 章 高性能微型计算机的系统总线。**介绍了高性能微型计算机中广泛使用的 PCI 总线、PCI-X 总线、PCI-Express 总线及显示总线，以全面反映系统总线的特性。

**第 10 章 高性能微型计算机的 I/O 总线。**介绍了高性能微型计算机中广泛使用的并行 ATA/IDE 总线、串行 ATA 总线、SCSI 总线、USB 总线，全面反映系统的 I/O 总线特性。

**第 11 章 多处理器系统管理。**介绍了高性能微处理器所具有的能够在多处理器系统中运行的机制，包括实现原子操作、串行化指令、存储器排序、传播页表和页目录项修改至多处理器等，并介绍了多处理器的初始化过程。

**第 12 章 64 位微处理器。**64 位微处理器实际上在 IA-32 处理器基础上扩展了一些 64 位功能，因此，本章在前面诸章的基础上，介绍了 64 位处理器所扩展的工作模式、寄存器组、存储管理、中断与异常处理、任务管理以及增加的 64 位指令。

学习本书之前最好应具有 Intel 8086 微型计算机的基本知识或计算机组成原理知识，这有利于对本书中有关概念的理解和掌握。

由于计算机硬件技术发展迅速及作者水平有限，书中错误及不妥之处在所难免，殷切希望广大读者和同行给予批评指正。

编 者

# 目录

|                                    |           |
|------------------------------------|-----------|
| <b>第1章 微型计算机发展概述 .....</b>         | <b>1</b>  |
| 1.1 微型计算机发展之初 .....                | 2         |
| 1.2 Intel微处理器发展概述 .....            | 3         |
| 1.2.1 Intel 8086/8088微处理器 .....    | 3         |
| 1.2.2 Intel 80286微处理器 .....        | 4         |
| 1.2.3 Intel 80386微处理器 .....        | 4         |
| 1.2.4 Intel 80486微处理器 .....        | 5         |
| 1.2.5 Pentium微处理器 .....            | 6         |
| 1.2.6 Intel P6系列微处理器 .....         | 7         |
| 1.2.7 Pentium 4微处理器 .....          | 8         |
| 1.2.8 Pentium M微处理器 .....          | 9         |
| 1.2.9 Core 2微处理器 .....             | 9         |
| 1.2.10 Core i7/i5/i3微处理器 .....     | 9         |
| 1.3 AMD微处理器的发展概述 .....             | 10        |
| 1.4 当今微型计算机与大型计算机系统的关系 .....       | 11        |
| 思考题与习题 .....                       | 12        |
| <br>                               |           |
| <b>第2章 典型微处理器及其微型计算机系统结构 .....</b> | <b>13</b> |
| 2.1 P6系列微处理器及微型计算机 .....           | 13        |
| 2.1.1 P6系列微处理器的基本构成 .....          | 14        |
| 2.1.2 P6系列微处理器的流水线工作过程 .....       | 15        |
| 2.1.3 P6微处理器采用的数据处理概念 .....        | 17        |
| 2.1.4 P6系列微型计算机系统结构 .....          | 19        |
| 2.2 Pentium 4微处理器及微型计算机 .....      | 20        |
| 2.2.1 Pentium 4微处理器的体系结构特点 .....   | 20        |
| 2.2.2 Pentium 4微处理器的内部结构 .....     | 23        |
| 2.2.3 Pentium 4微处理器的指令流水线 .....    | 24        |
| 2.2.4 由Pentium 4延伸的双核处理器 .....     | 26        |
| 2.2.5 Pentium 4微型计算机系统结构 .....     | 27        |
| 2.3 Pentium M微处理器 .....            | 28        |
| 2.3.1 Pentium M微处理器的体系结构特点 .....   | 29        |
| 2.3.2 Pentium M微处理器的发展历程 .....     | 30        |
| 2.4 Core 2微处理器及微型计算机 .....         | 31        |

# 目录

|   |           |
|---|-----------|
| 2.4.1 Core 2 微处理器的主要结构特点 .....                    | 31        |
| 2.4.2 Core 核心架构微处理器的主要技术特点 .....                  | 32        |
| 2.4.3 Core 2 微型计算机系统结构 .....                      | 34        |
| 2.5 Core i7/i5/i3 微处理器及微型计算机 .....                | 35        |
| 2.5.1 Bloomfield 核心的 Core i7 微处理器系统结构 .....       | 35        |
| 2.5.2 Lynnfield 核心的 Core i7/i5 微处理器系统结构 .....     | 37        |
| 2.5.3 Clarkdale 核心的 Core i5/i3 微处理器系统结构 .....     | 39        |
| 2.5.4 Gulftown 核心的 Core i7 微处理器系统结构 .....         | 41        |
| 2.5.5 SandyBridge 微架构的 Core i7/i5/i3 微处理器介绍 ..... | 41        |
| 思考题与习题 .....                                      | 43        |
| <b>第 3 章 IA-32 微处理器体系结构 .....</b>                 | <b>44</b> |
| 3.1 IA-32 微处理器的工作模式 .....                         | 45        |
| 3.1.1 工作模式 .....                                  | 45        |
| 3.1.2 工作模式的主要特点 .....                             | 48        |
| 3.2 IA-32 的用户级数据结构 .....                          | 50        |
| 3.2.1 基本数据存储结构 .....                              | 51        |
| 3.2.2 整数数据格式 .....                                | 51        |
| 3.2.3 实数的浮点数格式 .....                              | 52        |
| 3.2.4 非数值数据格式 .....                               | 56        |
| 3.2.5 组合的 SIMD 数据格式 .....                         | 56        |
| 3.3 IA-32 的用户级寄存器组 .....                          | 57        |
| 3.3.1 通用寄存器组 .....                                | 57        |
| 3.3.2 段寄存器 .....                                  | 57        |
| 3.3.3 标志寄存器 .....                                 | 58        |
| 3.3.4 指令指针寄存器 .....                               | 61        |
| 3.4 IA-32 的系统级数据结构 .....                          | 61        |
| 3.4.1 描述符表 .....                                  | 61        |
| 3.4.2 门描述符 .....                                  | 62        |
| 3.4.3 页目录表和页表 .....                               | 62        |
| 3.4.4 任务状态段 TSS .....                             | 63        |
| 3.5 IA-32 的系统级寄存器组 .....                          | 63        |
| 3.5.1 存储器管理寄存器 .....                              | 63        |
| 3.5.2 控制寄存器 .....                                 | 65        |

# 目录

|                                |            |
|--------------------------------|------------|
| 3.5.3 调试寄存器 .....              | 68         |
| 3.5.4 模型专用寄存器 MSR .....        | 70         |
| 3.6 IA-32 的 x87 FPU 寄存器组 ..... | 71         |
| 3.7 MMX 和 SSE 寄存器组 .....       | 75         |
| 3.8 IA-32 微处理器指令系统 .....       | 76         |
| 3.8.1 指令系统的基本要求 .....          | 77         |
| 3.8.2 CISC 与 RISC 设计思想 .....   | 78         |
| 3.8.3 IA-32 指令系统的特点 .....      | 80         |
| 3.8.4 x86 通用指令集 .....          | 80         |
| 3.8.5 系统指令集 .....              | 85         |
| 3.8.6 FPU 和 SSE 系列指令集简介 .....  | 86         |
| 思考题与习题 .....                   | 90         |
| <b>第 4 章 存储管理 .....</b>        | <b>91</b>  |
| 4.1 分段技术 .....                 | 91         |
| 4.1.1 分段管理模型 .....             | 91         |
| 4.1.2 段描述符与段描述符表 .....         | 93         |
| 4.1.3 段选择符与线性存储空间寻址 .....      | 99         |
| 4.2 分页技术 .....                 | 100        |
| 4.2.1 分页机制 .....               | 100        |
| 4.2.2 32 位物理地址下的分页 .....       | 101        |
| 4.2.3 36 位物理地址下的分页 .....       | 104        |
| 4.2.4 PSE-36 分页机制 .....        | 108        |
| 4.3 分段与分页的组合 .....             | 110        |
| 思考题与习题 .....                   | 111        |
| <b>第 5 章 存储保护 .....</b>        | <b>113</b> |
| 5.1 段限的保护校验 .....              | 114        |
| 5.2 类型的保护校验 .....              | 115        |
| 5.3 特权级保护校验 .....              | 117        |
| 5.3.1 代码段间程序转移时的特权级校验 .....    | 117        |
| 5.3.2 访问数据段时的特权级校验 .....       | 124        |
| 5.3.3 加载 SS 寄存器时的特权级校验 .....   | 126        |
| 5.4 指针验证 .....                 | 126        |

# 目录

|                                     |            |
|-------------------------------------|------------|
| 5.5 页面级保护 .....                     | 129        |
| 思考题与习题 .....                        | 131        |
| <br>                                |            |
| <b>第 6 章 存储器与高速缓存 .....</b>         | <b>132</b> |
| 6.1 存储系统的组成形式 .....                 | 132        |
| 6.1.1 存储器的种类和特点 .....               | 132        |
| 6.1.2 存储系统构成与高速缓冲 .....             | 136        |
| 6.2 存储区域的缓存方式设置 .....               | 139        |
| 6.2.1 缓存的可用方法 .....                 | 139        |
| 6.2.2 采用 MTRR 设置内存类型范围 .....        | 140        |
| 6.2.3 采用页属性表(PAT)设置内存类型 .....       | 145        |
| 6.2.4 缓存控制的优先级 .....                | 147        |
| 6.3 高速缓冲存储器 cache .....             | 148        |
| 6.3.1 cache 的配置 .....               | 148        |
| 6.3.2 cache 的映射方法 .....             | 150        |
| 6.3.3 cache 的替换策略 .....             | 153        |
| 6.3.4 cache 的写策略 .....              | 154        |
| 6.3.5 cache 的一致性 .....              | 156        |
| 6.3.6 L1-cache 与 L2-cache 的关系 ..... | 158        |
| 6.3.7 cache 的控制机制 .....             | 159        |
| 6.4 转换后援缓冲器 .....                   | 160        |
| 6.5 内存芯片与模块 .....                   | 161        |
| 6.5.1 增强型 DRAM 技术 .....             | 162        |
| 6.5.2 先进的动态存储器 .....                | 165        |
| 6.5.3 串行内存总线的 FB-DIMM 技术 .....      | 167        |
| 6.6 磁盘存储器 .....                     | 169        |
| 6.6.1 磁盘存储器原理与读写方式 .....            | 169        |
| 6.6.2 硬盘的主要性能指标 .....               | 171        |
| 6.6.3 独立冗余磁盘阵列技术 .....              | 173        |
| 6.7 光盘存储器 .....                     | 178        |
| 6.7.1 CD 光盘 .....                   | 179        |
| 6.7.2 DVD 光盘 .....                  | 180        |
| 思考题与习题 .....                        | 181        |

# 目录

|                                |            |
|--------------------------------|------------|
| <b>第 7 章 任务管理 .....</b>        | <b>183</b> |
| 7.1 任务管理概述 .....               | 183        |
| 7.2 任务管理的数据结构 .....            | 184        |
| 7.2.1 任务状态段 TSS .....          | 184        |
| 7.2.2 TSS 描述符 .....            | 187        |
| 7.2.3 任务寄存器 TR .....           | 187        |
| 7.2.4 任务门描述符 .....             | 188        |
| 7.3 任务切换 .....                 | 189        |
| 7.4 任务链接 .....                 | 191        |
| 7.5 任务地址空间 .....               | 192        |
| 7.5.1 线性地址空间映射到物理地址空间 .....    | 193        |
| 7.5.2 任务间共享的地址映射 .....         | 194        |
| 思考题与习题 .....                   | 194        |
| <b>第 8 章 中断与异常处理 .....</b>     | <b>195</b> |
| 8.1 中断与异常的引发和响应 .....          | 195        |
| 8.1.1 中断源与异常源 .....            | 195        |
| 8.1.2 中断与异常的响应类型 .....         | 197        |
| 8.1.3 中断向量 .....               | 198        |
| 8.1.4 中断与异常的优先级 .....          | 203        |
| 8.1.5 中断与异常的屏蔽 .....           | 204        |
| 8.2 实地址模式的中断与异常处理 .....        | 205        |
| 8.3 保护模式的中断与异常处理 .....         | 206        |
| 8.3.1 中断描述符表与中断描述符 .....       | 206        |
| 8.3.2 中断与异常的处理 .....           | 208        |
| 8.4 虚拟 8086 模式的中断和异常处理 .....   | 211        |
| 8.4.1 虚拟 8086 任务 .....         | 211        |
| 8.4.2 虚拟 8086 模式的中断和异常处理 ..... | 215        |
| 8.4.3 保护模式虚拟中断 .....           | 218        |
| 8.5 先进的可编程中断控制器 APIC .....     | 218        |
| 8.5.1 APIC 概述 .....            | 218        |
| 8.5.2 本地 APIC .....            | 220        |
| 8.5.3 本地中断源 .....              | 224        |

# 目录

|                                      |            |
|--------------------------------------|------------|
| 8.5.4 中断优先级与中断处理过程 .....             | 227        |
| 8.5.5 发送处理器间的中断 .....                | 229        |
| 8.5.6 中断分配机制 .....                   | 233        |
| 思考题与习题 .....                         | 233        |
| <br>                                 |            |
| <b>第 9 章 高性能微型计算机的系统总线 .....</b>     | <b>235</b> |
| 9.1 系统总线概述 .....                     | 236        |
| 9.1.1 总线速度的限制因素 .....                | 236        |
| 9.1.2 早期微型计算机总线回顾 .....              | 237        |
| 9.2 PCI 总线 .....                     | 239        |
| 9.2.1 PCI 总线概述 .....                 | 239        |
| 9.2.2 PCI 总线信号 .....                 | 240        |
| 9.2.3 PCI 总线协议基础 .....               | 241        |
| 9.2.4 PCI 总线的主要操作 .....              | 243        |
| 9.3 PCI-X 总线 .....                   | 251        |
| 9.4 PCI-Express 总线 .....             | 252        |
| 9.4.1 并行总线与串行总线 .....                | 252        |
| 9.4.2 PCI-Express 总线的结构特征 .....      | 254        |
| 9.4.3 PCI-Express 总线的拓扑结构 .....      | 257        |
| 9.4.4 PCI-Express 总线的层次结构 .....      | 258        |
| 9.5 显示卡与接口总线 .....                   | 259        |
| 9.5.1 显卡的基本组成 .....                  | 259        |
| 9.5.2 显卡总线与显示接口 .....                | 261        |
| 思考题与习题 .....                         | 263        |
| <br>                                 |            |
| <b>第 10 章 高性能微型计算机的 I/O 总线 .....</b> | <b>264</b> |
| 10.1 并行 ATA/IDE 总线 .....             | 264        |
| 10.1.1 并行 ATA 接口标准 .....             | 265        |
| 10.1.2 硬盘寻址方式与容量限制 .....             | 266        |
| 10.2 串行 ATA 总线 .....                 | 268        |
| 10.2.1 串行 ATA 总线 .....               | 268        |
| 10.2.2 主机控制器接口规范 .....               | 270        |
| 10.3 SCSI 总线 .....                   | 270        |
| 10.3.1 并行 SCSI 总线标准 .....            | 271        |

# 目录

|                                |            |
|--------------------------------|------------|
| 10.3.2 串行 SCSI 总线 .....        | 273        |
| 10.4 USB 接口总线 .....            | 274        |
| 10.4.1 USB 体系结构概述 .....        | 275        |
| 10.4.2 USB 设备的接入与断开 .....      | 277        |
| 10.4.3 USB 系统数据传输方式 .....      | 280        |
| 10.4.4 USB 系统数据传输的四种模式 .....   | 284        |
| 10.4.5 USB 2.0 数据传输协议新特点 ..... | 289        |
| 10.4.6 USB 3.0 标准 .....        | 293        |
| 思考题与习题 .....                   | 296        |
| <b>第 11 章 多处理器系统管理 .....</b>   | <b>297</b> |
| 11.1 实现原子操作的方式 .....           | 298        |
| 11.1.1 固有的原子操作 .....           | 298        |
| 11.1.2 利用总线锁定实现原子操作 .....      | 299        |
| 11.1.3 代码自修改与代码交叉修改的处理 .....   | 300        |
| 11.2 串行化指令 .....               | 301        |
| 11.3 存储器排序 .....               | 302        |
| 11.4 传播页表和页目录项修改至多处理器 .....    | 304        |
| 11.5 多处理器的初始化 .....            | 305        |
| 思考题与习题 .....                   | 307        |
| <b>第 12 章 64 位微处理器 .....</b>   | <b>308</b> |
| 12.1 Intel 64 处理器的工作模式 .....   | 309        |
| 12.2 Intel 64 处理器的寄存器组 .....   | 310        |
| 12.2.1 用户级寄存器组 .....           | 310        |
| 12.2.2 系统级寄存器组 .....           | 312        |
| 12.3 IA-32e 模式的存储管理 .....      | 314        |
| 12.3.1 IA-32e 模式中的分段机制 .....   | 314        |
| 12.3.2 IA-32e 模式中的分页机制 .....   | 316        |
| 12.3.3 IA-32e 模式中的存储保护 .....   | 319        |
| 12.3.4 IA-32e 模式中的调用门 .....    | 319        |
| 12.4 64 位方式的中断与异常处理 .....      | 320        |
| 12.4.1 IA-32e 模式中的 IDT .....   | 320        |

# — 目录 —

|                                |     |
|--------------------------------|-----|
| 12.4.2 IA-32e 模式的中断和异常处理 ..... | 321 |
| 12.5 IA-32e 模式中的任务管理 .....     | 322 |
| 12.6 64 位方式指令 .....            | 323 |
| 思考题与习题 .....                   | 324 |
| 参考文献 .....                     | 325 |

# 第1章

## 微型计算机发展概述

随着人类科学技术的发展，在许多领域都出现了大量的计算问题，人们迫切希望能够借助高效的“计算机器”提高计算的效率，节省人力和时间。于是，17世纪以后，世界上先后出现了通过齿轮系统构成的机械式计算机和采用机械与电气设备结合构成的机电式计算机。

然而，真正使“计算机器”出现飞跃的是1946年研制成功的电子计算机。电子计算机的出现使“计算机器”进入了一个飞速发展的时代，其计算速度的提高日新月异，其应用领域不断拓展，已成为人类生活和发展的重要助手。

电子计算机技术的进步基本上是沿着运算速度更快、存储容量更大、系统性能更强的途径一代代发展演变的。在20世纪70年代以前，电子计算机主要按照系统的规模，分为大型、中型和小型计算机。系统规模的大小间接反映了电子计算机的性能。

随着半导体集成电路技术的高速发展，20世纪70年代初，电子计算机的发展序列中出现了一枝奇葩——微型计算机。当时对微型计算机的定义是：中央处理器(Central Processing Unit,CPU)被集成在一个半导体芯片内的电子计算机称为微型计算机。

按当时集成电路的集成度水平，将一台计算机的CPU集成于一个半导体芯片内，该CPU的功能和性能一定较弱，故当时的微型计算机的性能与大型、中型和小型计算机相差甚远，但微型计算机的优势在于价格。大型、中型和小型计算机由于规模大，价格非常昂贵，只有很少的部门能够拥有；而微型计算机由于规模小，故价格也比较低。低廉的价格使微型计算机拥有了广阔的市场，走进了千家万户。而市场的需求又导致微型计算机技术得以迅速发展，成为当代发展最为迅

速的技术领域之一。

拉动微型计算机技术迅速发展的另一个重要因素是集成电路工艺水平的不断提高。在集成电路发展初期,Intel 公司的联合创始人之一戈登·摩尔曾指出:集成电路中晶体管的数量每 1~2 年将提高一倍,而价格将降低一半。摩尔的这一论断在过去的 40 多年内得到了充分的证实,实际的时间为每 18 个月,集成电路中晶体管的数量即提高一倍,价格降低一半。因此,戈登·摩尔的这一论断被称为摩尔定律。集成电路工艺水平的提高使微型计算机的电路规模不断扩大,电路功能不断增强,运算速度不断提升。

集成电路的发展不仅使高性能微型计算机在系统规模上不断扩大,而且使其在系统结构上大量采用了以往只有大型计算机才可采用的体系结构和先进技术,如流水线技术、超标量技术、超线程技术、SIMD 技术等。这些体系结构上的改进和创新是高性能微型计算机性能提高的又一重要因素。

当前,高性能微型计算机在性能上已超过了当年的大型计算机,而在价格上,则依然保持着比较低的水平,甚至低于微型计算机发展之初的价格。性能和价格因素使得当今的计算机市场几乎成了高性能微型计算机的一统天下。因此,可以说高性能微型计算机技术代表了当前计算机技术发展的最高水平,同时也仍是未来的发展方向。

本章将对微型计算机的技术发展情况进行概述,尤其重点介绍微型计算机的核心——中央处理器的发展情况。微型计算机的中央处理器常简称为微处理器,其技术的发展始终是微型计算机系统技术发展的最主要因素。

## 1.1 微型计算机发展之初

1971 年,借助于当时的大规模集成电路(large scale integration, LSI)技术,Intel 公司成功将一个 4 位计算机的中央处理器(CPU)集成于一个半导体芯片中,制造出了世界上第一个微处理器 Intel 4004。Intel 4004 微处理器的集成度为 2300 只晶体管/片,功能比较简单,只有 45 条指令,可寻址 4K 个 4 位存储单元,指令执行速度为 5 万条/秒,或称为 50KIPS(kilo-instructions per second)。但尽管如此,Intel 4004 的市场用量仍然很大,主要用于早期的视频游戏机和基于微处理器的小型控制系统。随后,Intel 公司又推出了 4004 的改进型 Intel 4040,使 4 位微处理器的运算速度有所提高。

由于市场前景看好,1972 年,Intel 公司推出了 8 位微处理器 Intel 8008,它是 4004 的 8 位扩展型微处理器,集成度为 3500 只晶体管/片。Intel 8008 的指令数增加为 48 条,可寻址 16KB 存储单元。

1973 年,Intel 公司推出了 8 位微处理器 Intel 8080。Intel 8080 有 70 多条指令,集成度为约 6000 只晶体管/片,指令执行速度为 500KIPS,是 Intel 8008 的十倍,被称为第一个现代 8 位微处理器。大约半年后,Motorola 公司推出了 8 位微处理器 MC6800。Intel 8080 和 MC6800 在某种程度上共同开创了微处理器时代。

1974年,第一台由微处理器为核心的个人计算机MITS Altair 8800问世,微型计算机开始进入千家万户。

1975—1977年,又有一批性能更好的8位微处理器问世,其中销量最大的是Zilog公司的Z80(5亿片)和Intel公司的Intel 8085(2亿片)。这些微处理器主要被用于构造单板微型计算机和微型计算机系统。

微型计算机发展初期的这些微处理器在性能上尽管与当时的大型、中型和小型计算机无法比拟,但依然在控制、小型计算、数据处理等方面发挥了重要的作用。这些微处理器在体系结构上均属于“传统”的计算机处理器。这里所说的“传统”是指处理器的运算过程是严格按照程序指令的执行顺序逐条执行的,前一条指令执行完毕后,才开始执行后一条指令,系统内部不存在多条指令并行执行的情况。

## 1.2 Intel微处理器发展概述

### 1.2.1 Intel 8086/8088微处理器

1978年,Intel公司应用超大规模集成电路技术,推出16位微处理器Intel 8086,集成度为29000只晶体管/片。8086微处理器最初产品的主时钟频率为5MHz,此后产品的主时钟频率增加至8MHz和10MHz,指令执行速度最高可达2MIPS<sup>①</sup>。Intel 8086的内部寄存器为16位,数据总线为16位,地址总线为20位,可直接寻址1MB存储单元。同时,Intel公司还专门设计了Intel 8087浮点协处理器(float point unit: FPU),8086配用8087 FPU,可使浮点数运算速度提高100倍。

针对当时8位微型计算机比较流行的现实,1979年,Intel公司又推出了准16位微处理器Intel 8088。8088的内部结构与8086基本一致,只是将芯片的数据总线由16位改成了8位,更便于与宽度为8位的存储器芯片和I/O设备进行连接。

1981年,IBM公司以Intel 8088为处理器,推出了个人计算机IBM PC(personal computer)。IBM PC的主时钟频率为4.77MHz,最大可配置640KB内部存储器,其性能远优越于当时的其他微型计算机,从而一举占据了微型计算机市场的主流地位。IBM PC的成功也使Intel 8088微处理器成为市场的主流产品。

由于Intel 8088微处理器的成功,Intel公司将Intel 8086/8088的体系结构称为IA(intel architecture),此后Intel公司推出的各种微处理器均属于向上扩展的这一体系结构。

在计算机系统的发展过程中,由于软件成本相对于硬件成本而言越来越高,为保证在计算机硬件系统升级换代后,原来的软件还可在新计算机上继续使用,计算机体系结构的发展广泛采用了系列机的形式,即后续推出的计算机较其前辈虽然性能上有很大提高,但面向软件的硬件界面、指令系统等基本不变,或者在保留原有界面和指令的基础上进行扩充,以此保证后续推出的计算机对以往的软件“向下兼容”。Intel公司同样采用了系列机的发展形式,此后Intel公司推出的微处理器均在面向软件的硬件界面上、指令系统上“向下兼容”Intel 8086。

① MIPS全称是Million-Instructions Per Second,每秒处理的百万级的机器语言指令数。

Intel 8086/8088 是 IA 结构的第一代,其处理器核心架构代号为 P1。同时,由于 IA 体系结构的处理器指令系统是“向下兼容”的,故将 Intel 8086/8088 及此后 Intel 微处理器的指令系统通称为“x86”指令系统。

### 1.2.2 Intel 80286 微处理器

1984 年,Intel 公司推出 16 位微处理器 Intel 80286,集成度为 13.4 万只晶体管/片,数据总线为 16 位,地址总线为 24 位,可直接寻址 16MB 存储单元,时钟频率有 8、12、16MHz 几种,指令执行速度最高可达 4MIPS。

为了适应多用户或多任务的操作需要,Intel 80286 开始将“保护模式”引入 IA,提供了基于段切换的虚拟存储器管理,可以将内存分为多个区间,分别供操作系统和多个任务使用,使操作系统和多个任务可以在计算机上同时执行。同时,保护模式提供多种保护机制,防止操作系统代码受到用户应用程序的破坏,也防止同时执行的多个用户应用程序之间的相互干扰。

Intel 80286 是 IA 结构的第二代,其处理器核心架构代号为 P2。与 80286 配套的浮点运算器是 Intel 80287。

随后,IBM 公司以 Intel 80286 作为微处理器,推出了 IBM AT 微型计算机,使微型计算机的性能得以进一步提高。

在指令的执行上,Intel 8086/8088 和 Intel 80286 微处理器仍属于“传统”的处理器,处理器的运算过程是严格按照程序指令的执行顺序逐条执行的,前一条指令执行完毕后,才开始执行后一条指令。但 Intel 8086/8088 和 Intel 80286 微处理器中使用了指令队列,可以在处理器执行指令的同时,从存储器中预取后面即将执行的指令,使处理器在执行完前一条指令后立即可以开始后一条指令的执行,节省了每条指令执行完毕后再从存储器中取入下一条指令的时间。指令队列的使用,使微处理器开始引入了并行执行的成分,对微处理器的发展具有重要的意义。

### 1.2.3 Intel 80386 微处理器

1985 年,Intel 公司推出 32 位微处理器 Intel 80386,集成度为 27.5 万只晶体管/片,时钟频率有 12.5、20、25、33MHz 等几种。

Intel 80386 的内部寄存器扩展为 32 位,增加了 32 位数操作指令,数据总线和地址总线也均为 32 位,可直接寻址 4GB 存储单元。为使内存的分段管理功能更加灵活,80386 将每个段的最大长度扩展为 4GB,同时,对保护模式进行了扩展,将分页技术引入了 IA,每页长度固定为 4KB,使虚拟存储器管理更为灵活。

Intel 80386 处理器是 IA 结构中第一个含有多个并行部件的处理器,有六个并行部件:总线接口单元、指令代码预取单元、指令译码单元、执行单元、段管理部件和页管理部件,可以对数据存取、指令译码和指令执行等进行并行处理。

Intel 80386 是 IA 结构的第三代,其处理器核心架构代号为 P3。与 80386 配套的浮点运算器是 Intel 80387。