

SystemVerilog

验证

测试平台编写指南

(原书第二版)

〔美〕克里斯·斯皮尔 著
张春 麦宋平 赵益新 译

Systemintegration

Wirtschaftlichkeit
verbessern

(Autorengruppe)

Systemintegration – die
Wirtschaftlichkeit erhöhen



SystemVerilog 验证

测试平台编写指南

(原书第二版)

〔美〕克里斯·斯皮尔 著
张 春 麦宋平 赵益新 译

科学出版社

北京

图字：01-2009-4623 号

内 容 简 介

本书讲解了 SystemVerilog 语言的工作原理,介绍了类、随机化和功能覆盖率等测试手段和概念,并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明 SystemVerilog 的各种验证方法,以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且,重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台,此外,还论述了 SystemVerilog 与 C 语言的接口技术。

本书可供具有一定 Verilog 编程基础的电路工程技术人员使用,也可作为高等院校电子类、自动化类、计算机类的学生参考书。

图书在版编目(CIP)数据

SystemVerilog 验证/(美)克里斯·斯皮尔著;张春等译. —北京:科学出版社, 2009

ISBN 978-7-03-025306-4

I . S... II . ①克…②张… III . 硬件描述语言-程序设计 IV . TP312

中国版本图书馆 CIP 数据核字(2009)第 147212 号

责任编辑: 赵方青 杨 凯 / 责任制作: 董立颖 魏 谨

责任印制: 赵德静 / 封面设计: 郝晓燕

北京东方科龙图文有限公司 制作

<http://www.okbook.com.cn>

科学出版社 出版

北京京东黄城根北街 16 号

邮政编码: 100717

<http://www.sciencep.com>

北京天时彩色印刷有限公司 印刷

科学出版社发行 各地新华书店经销

*

2009 年 9 月第 一 版 开本: B5(720×1000)

2009 年 9 月第一次印刷 印张: 24 1/2

印数: 1—4 000 字数: 541 000

定 价: 55.00 元

(如有印装质量问题, 我社负责调换)

Translation from the English language edition:

SystemVerilog for Verification by Chris Spear

Copyright © 2008 of Springer Science+Business Media, LLC

All Rights Reserved

谨以此书献给我亲爱的妻子 Laura, 她的耐心对于本书的创作是无价之宝; 同时献给我的孩子们 Allie 和 Tyler, 感谢他们带给我无边的欢乐!

***** 译者序

SystemVerilog 语言的出现只有短短几年的时间,目前市面上关于 SystemVerilog 语言的中文书籍并不多见,而且大多都是介绍 SystemVerilog 语言的设计特性。实际上, SystemVerilog 语除了具有设计特性外,还具有验证及其他诸多方面的特性。“验证”经常被认为是简单的仿真,这当然是一种误解,本书将告诉你其中缘由。

本书主要介绍 SystemVerilog 语言的验证技术,尤其侧重阐述如何使用受约束的随机测试来达到令人满意的覆盖率。原著者克里斯·斯皮尔(Chris Spear)是一名资深的数字电路工程师,在软件编程方面有很丰富的经验,书中的很多观点和例子就来自于作者平时工作的积累。本书没有深奥的理论,叙述上深入浅出。而且由于作者同时也精通 C 十十、Verilog 和 Vera 等编程语言,所以书中对于 SystemVerilog 与这些语言之间的差别以及易混淆的地方交代得十分清楚,特别适合 SystemVerilog 的初学者阅读。

本书的翻译过程颇为波折,前后总共持续了一年多的时间。当我们在 2008 年初开始着手翻译工作时,使用的还是本书的第一版。但翻译工作进行到将近一半时,获悉本书的第二版即将发行,于是转为等待翻译第二版。第二版除了章节内容上有所增补以外,原有章节的很多字句也有所改动,只得重新翻译、校对。

本书的翻译具体分工如下:第 6、11 章的翻译由张春负责;前言和第 1、2、3、7、9 章的翻译由麦宋平负责;第 4、5、8、10、12 章的翻译由赵益新负责;全书的审校和最终定稿由张春负责。

衷心感谢清华大学微电子学研究所的王志华教授,他在本书翻译之初就提出了很多具有指导性的意见,并且为翻译工作提供了很多支持。

衷心感谢科学出版社的支持,正是出版社各位编辑的鼓励和督促,以及他们勤勤恳恳的工作,才使得本书的中译本得以如期与读者见面。

由于本书的翻译稿出现第一版和第二版交叉,新词汇又比较多,囿于译者的经验和水平,虽然经过多次仔细的斟酌和校对,仍难免存在不准确和纰漏的地方,请读者不吝批评指正!

译 者

2009 年 8 月

第 1 章 从 SystemVerilog 到 SystemVerilog-A 13

来验证系统设计的正确性。本书将介绍如何使用 SystemVerilog 和 SystemVerilog-A 进行验证，以及如何通过覆盖驱动和覆盖率分析来提高验证效率。

本书分为 12 章，每章都包含一个或多个示例，帮助读者理解 SystemVerilog 和 SystemVerilog-A 的基本概念和用法。第一章介绍了 SystemVerilog 和 SystemVerilog-A 的基础语法和语义；第二章介绍了随机化语句；第三章介绍了类和对象；第四章介绍了函数和方法；第五章介绍了生成器；第六章介绍了断言；第七章介绍了覆盖驱动；第八章介绍了覆盖率分析；第九章介绍了验证平台设计；第十章介绍了验证方法学；第十一章介绍了验证工具；第十二章介绍了综合案例。

本书的内容

本书可以作为学习 SystemVerilog 验证语言的初级阶段读物。书中描述了语言的工作原理并且包含了很多例子，这些例子演示了如何使用面向对象编程(OOP)的方法建立一个基本的、由覆盖率驱动并且受约束的随机分层测试平台。本书在创建测试平台方面有很多引导性的建议，能够帮你弄清楚为什么要使用类、随机化和功能覆盖率的概念。一旦你掌握了这门语言，就可以通过参考文献中所列举的方法学方面的书籍来学习关于建立测试平台的更多信息。

本书的目标读者

如果你要创建测试平台，那么本书可以提供必要的内容。如果你只用过 Verilog 或 VHDL 编写测试而现在想学 SystemVerilog 语言，那么本书可以教会你使用新的语言特性。Vera 和 Specman 的用户可以学到如何把一种语言同时用在设计和验证上。如果你读过 SystemVerilog 的语言参考手册(LRM)，就会发现它里面塞满了各种语法，但却没有任何关于结构选择方面的引导。

我像很多客户一样，在以前的职业生涯中，一直都使用 C 和 Verilog 这样的语言来编写测试，所以当面向对象编程(OOP)语言出现以后，就必须一切都从头学起。几乎所有典型的错误我都碰到过，所以我把它们都写下来，这样你就不会再犯同样的错误了。

在读本书之前，你应该能熟练地使用 Verilog-1995。而有关 Verilog-2001、SystemVerilog 设计结构和 SystemVerilog 断言的知识则不是必须的。

第二版新增的内容

相比于 2006 年出版的第一版，《SystemVerilog 验证》的这个新版本有很多改进。
• SystemVerilog 语言参考手册(LRM)2008 年新版本中有很多大大小小的变化。本书尽量把相关的最新信息囊括进来。

- 很多读者向我询问过关于 SystemVerilog 概念上进一步的细节。我把几乎所有的这些交流都集成到本书的扩展解释或代码样例中。从第 2 章开始，几乎每一张图片和每一个例子都是重新编写、修改或者调整过的。在最初的 10 章里，增加了 50 多页的新内容和 70 多个新例子。总共算起来，新版本比旧版本大概增加了 1/3 的篇幅。

- 有读者希望看到更多的样例，尤其是大型的样例。为了顺应这种要求，新版本在第 4 章的末尾增加了一个定向测试平台，在第 11 章中增加了一个完整的受约束的随机测试平台。

前 言

- 并不是所有的测试平台都用 SystemVerilog 编写,所以新版本增加了第 12 章,用于说明如何通过直接编程接口把 C 或 C++ 代码与 SystemVerilog 连接起来。
- 很多工程师喜欢从索引开始阅读,所以本书把索引条目加倍。大家也很喜欢交叉引用,所以本书在这方面也有增加,这样读者就可以根据需要以跳跃的方式阅读。
- 最后,特别感谢那些向我提建议的读者,他们指出了第一版中存在的错误,从低级的语法错误到代码错误,那些问题代码显然是在我刚刚结束从亚洲到波士顿长达 18 小时的飞行之后的那个早上写下来的。新版本经过了很多遍校验和复查,但我必须再次声明,所有错误都应归咎于我。

容内的牛本

创建 SystemVerilog 的原因

在 1990 年末,Verilog 硬件描述语言(HDL)成为描述硬件仿真和综合方面应用最广泛的语言。但是,被 IEEE 定为标准的最初两个版本(1364-1995 和 1364-2001)中只有一些简单的结构可以用于创建测试。它们的验证能力无法满足设计规模的增长,所以后来出现了商用的硬件验证语言(HVL),例如 OpenVera 和 e 语言。那些不愿意购买商用验证工具的公司只能花费大量人力去创建自己的定制工具。

这场生产能力上的危机(连同设计上出现的类似问题)催生了 Accellera,它是一个由公司和用户共同组建的联盟,旨在创建下一代的 Verilog。来自 OpenVera 语言的捐赠构成了 SystemVerilog 作为 HVL 的基础。Accellera 的目标最终于 2005 年 11 月达成,IEEE 采纳了 SystemVerilog 作为标准,标准号为 P1800-2005。

统一语言的重要性

“验证”通常被认为是一种从根本上与设计有别于设计的行为。这种区分导致了出现一些专注于验证语言开发的活动,同时也使得验证和设计工程师们在原则上产生了重大分歧,甚至使他们的沟通出现了障碍。SystemVerilog 较好地解决了这一问题,它的语言特性是两个阵营都能接受的。两边的工程师们都不用放弃自己赖以成功的优势,同时,设计和验证工具在语法和语义上的统一又便利了他们的沟通。例如,一个设计工程师即使无法编写面向对象的测试平台环境,那他也很容易读懂一个这样的测试并明白其内容,这使得设计和验证的工程师们可以在一起鉴别和解决问题。同样地,设计者明白自己模块的工作原理,他是为模块编写断言的最优人选,但验证工程师在创建模块间的断言方面可能会有更宽的视野。

把设计、测试平台和断言结构集中到一种语言里的另一个好处是:测试平台可以更容易地访问环境中的所有部分,而不需要采用专门的应用编程接口(API)。硬件验证语言(HVL)的价值在于它能够创建高层次、高灵活度的测试,而不在于它的循环结构或者声明风格。SystemVerilog 的基础正是那些为工程师们所长期使用的 Verilog 结构。

方法学的重要性

学习一门语言的语法与学习使用一种工具有些不同。本书介绍的验证技术,专注于使用受约束的随机测试,它利用功能覆盖率来衡量进度并指导验证。随着章节的展开,语言和方法学的特性会同时呈现。有关方法学的更多内容,可参考 Bergeron et al.

(2006)。SystemVerilog 最有意义的优点在于,它允许用户在多个项目中使用连续一贯的语法来构造可靠并且可重复的验证环境。

关于 SystemVerilog 和 SystemC 在高层次设计上的比较

由于 SystemVerilog 集成了面向对象编程、动态线程和线程间通信等特性,所以它可以用于系统设计。当谈到 SystemVerilog 的应用时,IEEE 的标准会首先提及结构建模,然后才是设计、断言和测试。SystemC 也可以用于结构建模。

SystemC 和 SystemVerilog 的主要不同之处在于:

- SystemVerilog 提供了一种建模语言。你不需要学习 C++ 和标准模板库(standard template library)就可以创建模型。
- SystemVerilog 简化了自顶而下的设计。你可以在 SystemVerilog 中创建模型,然后在下一层再重新定义每个模块。初始的系统级模型可以被重新用作参考模型。
- 软件开发者希望有一个既快速又便宜甚至是免费的硬件仿真器。在 SystemC 和 SystemVerilog 中都可以创建高性能的事务级模型。SystemVerilog 仿真器需要许可,软件开发者可能不想为此付费。SystemC 可以是免费的,但前提是所有模型都能够在 SystemC 中获取到。

本书概要

SystemVerilog 语言包含了设计、验证、断言和其他方面的很多特性。本书的内容主要集中在用于验证设计的结构上。使用 SystemVerilog 可以有很多种解决问题的途径。本书解释了各种解决方案之间的折中。

第 1 章验证导论,列出了各种验证技术,可作为学习和使用 SystemVerilog 语言的基础。这些引导性的建议强调了在分层测试平台环境下由覆盖率驱动的随机测试。

第 2 章数据类型,涵盖了新的 SystemVerilog 数据类型,如数组、结构、枚举类型和压缩变量。

第 3 章过程语句和子程序,展示了新的过程语句以及在任务和函数上的一些改进。

第 4 章连接设计和测试平台,展示了新的 SystemVerilog 验证结构,例如程序块、接口和时钟块,以及如何使用它们来建立测试平台并且把测试平台连接到待测设计上。

第 5 章面向对象编程基础,介绍了面向对象编程,解释了如何创建类、构造对象以及使用句柄。

第 6 章随机化,展示了如何使用 SystemVerilog 中受约束的随机激励产生机制,包括很多技术和样例。

第 7 章线程以及线程间的通信,展示了如何在测试平台中创建多线程,并且使用线程间的通信机制来实现线程间的数据交换以及它们的同步。

第 8 章面向对象编程的高级技巧指南,展示了如何使用面向对象编程来建立分层测试平台,以使得测试平台构件能被所有的测试所共享。

第 9 章功能覆盖率,解释了不同类型的覆盖率以及如何使用功能覆盖率来衡量验证计划的进展。

第 10 章高级接口,展示了如何使用虚接口来简化测试平台代码、连接多个设计配置,以及使用过程代码创建接口以使得你的测试平台和设计可以在一个更高的抽象层次上工作。

第 11 章完整的 SystemVerilog 测试平台,展示了在第 8 章的引导下创建的一个受约束的随机测试平台。用几个测试的例子来说明如何在不修改原来代码的情况下扩展测试平台的行为,当然这些做法都带有引入新漏洞的风险。

第 12 章 SystemVerilog 与 C 语言的接口,描述了如何使用直接编程接口把 C 或 C++ 代码与 SystemVerilog 连接起来。

本书使用的图标

表 1 本书图标

 表示验证方法学,用于引导你使用 SystemVerilog 测试平台的特性。

 表示代码编写中常见的错误

最后的说明

如果你想了解有关 SystemVerilog 和验证方面的更多信息,可以在 <http://chris.spear.net/systemverilog> 上面找到很多资源。

这个网站中有本书大部分例子的源代码。所有例子都是在 Synopsys 的 Chronologic VCS 2005.06, 2006.06, 和 2008.03 上面验证过。SystemVerilog 语言参考手册涵盖了上千种新特性。本书主要集中在那些可用于验证的结构上,并且都在 VCS 中进行了实现。与其冒着代码出错的风险给出所有的语言特性,还不如使用验证过的例子。说到错误,如果你认为在本书中找到了错误,请登录到网站中的勘误页面进行核查。如果你是在某一章中第一个发现错误的人,那么你将得到一本我亲笔签名的免费赠书。

克里斯·斯皮尔

Synopsys 公司

chris@spear.net

***** 致 谢

很少有一个人单独创作一本书的情形。我想感谢所有帮助过我学习 SystemVerilog 以及审阅过本书的人，他们为此付出了大量的时间和精力。尤其要感谢所有在 Synopsys 公司的同事，包括所有耐心的经理，他们对我有莫大的帮助。

特别感谢 Shalom Bresticker、James Chang、David Lee、Ronald Mehler、Mike Mintz、Tim Pylant、Stuart Sutherland 和 Tuan Tran，他们审阅了非常粗糙的初稿并提出很多改进意见。当然，所有的错误归咎于我。

Janick Bergeron 激发了我的灵感，并提供了无数的验证技术的案例。没有他的指导，本书不可能成稿。

Alex Potapov、Horia Toma，以及 VCS 的研发团队对我的提问一直非常耐心，并提供了对于 SystemVerilog 特性非常有价值的观点。

Will Sherwood 激励我成为一名验证工程师，并且教给我很多突破问题的新思路。

下列人员指出了第一版本中的错误，并且就本书的改进提出了非常有价值建议：Dan Abate、Steve Barrett、Mike Blake、Shalom Bresticker、John Brooks、Heath Chambers、Keith Chan、Luke Chang、Haihui Chen、Gunther Clasen、Hashem Heidaragha、Stefan Kruepe、Jimnan Kuo、Jim Lewis、Daguang Liu、Victor Lopez、Michael Macheski、Chris Macksonski、Mike Mintz、Thinh Ngo、John Nolan、Ben Rahardja、Afroza Rahman、Chandrasekar Rajanayagam、Jonathan Schmidt、Chandru Sippy、Dave Snogles、Tuan Tran、Robin van Malenhorst、Hugh Walsh、Larry Widigen 和 Chunlin Zhang。

Jenny Bagdigian 始终督促我要一丝不苟。期望与他在狂欢节上见面！

联合航空一直提供安静的工作地点和足量的小吃。“要鸡肉还是意大利面？”尤响耳畔。

最后，还要特别感谢 Jay Mcinerney 教给我对于代词的直率用法。

所有商标和版权归属于它们各自的所有者。

目 录

第1章 验证导论	1
1.1 验证流程	2
1.1.1 不同层次上的测试	2
1.1.2 验证计划	3
1.2 验证方法学	3
1.3 基本测试平台的功能	4
1.4 定向测试	4
1.5 方法学基础	5
1.6 受约束的随机激励	6
1.7 你的随机化对象是什么	7
1.7.1 设备和环境配置	7
1.7.2 输入数据	8
1.7.3 协议异常、错误和违例	8
1.7.4 时延和同步	9
1.7.5 并行的随机测试	9
1.8 功能覆盖率	9
1.8.1 从功能覆盖率到激励的反馈	10
1.9 测试平台的构件	11
1.10 分层的测试平台	11
1.10.1 不分层的测试平台	12
1.10.2 信号和命令层	13
1.10.3 功能层	14
1.10.4 场景层	14
1.10.5 测试的层次和功能覆盖率	15
1.11 建立一个分层的测试平台	16
1.11.1 创建一个简单的驱动器	16
1.12 仿真环境的阶段	16
1.13 最大限度的代码重用	17
1.14 测试平台的性能	17
1.15 结束语	18

第 2 章 数据类型	19
2.1 内建数据类型	19
2.1.1 逻辑(logic)类型	19
2.1.2 双状态数据类型	20
2.2 定宽数组	21
2.2.1 定宽数组的声明和初始化	21
2.2.2 常量数组	22
2.2.3 基本的数组操作——for 和 foreach	22
2.2.4 基本的数组操作——复制和比较	24
2.2.5 同时使用位下标和数组下标	25
2.2.6 合并数组	25
2.2.7 合并数组的例子	26
2.2.8 合并数组和非合并数组的选择	27
2.3 动态数组	27
2.4 队 列	28
2.5 关联数组	30
2.6 链 表	32
2.7 数组的方法	32
2.7.1 数组缩减方法	33
2.7.2 数组定位方法	34
2.7.3 数组的排序	36
2.7.4 使用数组定位方法建立记分板	36
2.8 选择存储类型	37
2.8.1 灵活性	37
2.8.2 存储器用量	37
2.8.3 速 度	38
2.8.4 排 序	38
2.8.5 选择最优的数据结构	39
2.9 使用 typedef 创建新的类型	39
2.10 创建用户自定义结构	40
2.10.1 使用 struct 创建新类型	41
2.10.2 对结构进行初始化	41
2.10.3 创建可容纳不同类型的联合	41
2.10.4 合并结构	42
2.10.5 在合并结构和非合并结构之间进行选择	42
2.11 类型转换	42
2.11.1 静态转换	43
2.11.2 动态转换	43

2.11.3 流操作符	43
2.12 枚举类型	45
2.12.1 定义枚举值	46
2.12.2 枚举类型的子程序	46
2.12.3 枚举类型的转换	47
2.13 常量	48
2.14 字符串	48
2.15 表达式的位宽	49
2.16 结束语	50
第3章 过程语句和子程序	51
3.1 过程语句	51
3.2 任务、函数以及 void 函数	52
3.3 任务和函数概述	53
3.3.1 在子程序中去掉 begin...end	53
3.4 子程序参数	53
3.4.1 C 语言风格的子程序参数	53
3.4.2 参数的方向	54
3.4.3 高级的参数类型	54
3.4.4 参数的缺省值	56
3.4.5 采用名字进行参数传递	57
3.4.6 常见的代码错误	57
3.5 子程序的返回	58
3.5.1 返回(return)语句	58
3.5.2 从函数中返回一个数组	59
3.6 局部数据存储	60
3.6.1 自动存储	60
3.6.2 变量的初始化	60
3.7 时间值	61
3.7.1 时间单位和精度	61
3.7.2 时间参数	62
3.7.3 时间和变量	62
3.7.4 \$time 与 \$realtime 的对比	63
3.8 结束语	63
第4章 连接设计和测试平台	65
4.1 将测试平台和设计分开	65
4.1.1 测试平台和 DUT 之间的通信	66
4.1.2 与端口的通信	66
4.2 接口	68

4.2.1 使用接口来简化连接	68
4.2.2 连接接口和端口	70
4.2.3 使用 modport 将接口中的信号分组	70
4.2.4 在总线设计中使用 modport	71
4.2.5 创建接口监视模块	71
4.2.6 接口的优缺点	72
4.2.7 更多例子和信息	73
4.3 激励时序	73
4.3.1 使用时钟块控制同步信号的时序	73
4.3.2 接口中的 logic 和 wire 对比	74
4.3.3 Verilog 的时序问题	75
4.3.4 测试平台—设计间的竞争状态	76
4.4.4 程序块(Program Block)和时序区域(Timing Region)	76
4.3.6 仿真的结束	78
4.3.7 指定设计和测试平台之间的延时	78
4.4 接口的驱动和采样	79
4.4.1 接口同步	79
4.4.2 接口信号采样	79
4.4.3 接口信号驱动	80
4.4.4 通过时钟块驱动接口信号	81
4.4.5 接口中的双向信号	82
4.4.6 为什么在程序(program)中不允许使用 always 块	83
4.4.7 时钟发生器	83
4.5 将这些模块都连接起来	84
4.5.1 端口列表中的接口必须连接	85
4.6 顶层作用域	85
4.7 程序——模块交互	87
4.8 SystemVerilog 断言	88
4.8.1 立即断言(Immediate Assertion)	88
4.8.2 定制断言行为	88
4.8.3 并发断言	89
4.8.4 断言的进一步探讨	90
4.9 四端口的 ATM 路由器	90
4.9.1 使用端口的 ATM 路由器	90
4.9.2 使用端口的 ATM 顶层网单	91
4.9.3 使用接口简化连接	94
4.9.4 ATM 接口	94
4.9.5 使用接口的 ATM 路由器模型	95
4.9.6 使用接口的 ATM 顶层网单	95

4.9.7 使用接口的 ATM 测试平台	96
4.10 ref 端口的方向	97
4.11 仿真的结束	97
4.12 LC3 取指模块的定向测试(directed test)	97
4.13 结 论	102
第 5 章 面向对象编程基础	103
5.1 概 述	103
5.2 考虑名词,而非动词	103
5.3 编写第一个类(Class)	104
5.4 在哪里定义类	105
5.5 OOP 术语	105
5.6 创建新对象	106
5.6.1 没有消息就是好消息	106
5.6.2 定制构造函数(Constructor)	106
5.6.3 将声明和创建分开	108
5.6.4 new() 和 new[] 的区别	108
5.6.5 为对象创建一个句柄	108
5.7 对象的解除分配(deallocation)	109
5.8 使用对象	110
5.9 静态变量和全局变量	111
5.9.1 简单的静态变量	111
5.9.2 通过类名访问静态变量	112
5.9.3 静态变量的初始化	112
5.9.4 静态方法	112
5.10 类的方法	114
5.11 在类之外定义方法	115
5.12 作用域规则	116
5.12.1 this 是什么	118
5.13 在一个类内使用另一个类	119
5.13.1 我的类该做成多大	120
5.13.2 编译顺序的问题	121
5.14 理解动态对象	121
5.14.1 将对象传递给方法	121
5.14.2 在任务中修改句柄	123
5.14.3 在程序中修改对象	123
5.14.4 句柄数组	124
5.15 对象的复制	125
5.15.1 使用 new 操作符复制一个对象	125
5.15.2 编写自己的简单复制函数	126