



普通高等教育“十二五”规划教材


◎ 电子信息科学与工程类专业 规划教材

DSP

技术与应用实例

(第3版)

◎ 赵红怡 编著



电子工业出版社

PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

<http://www.phei.com.cn>

电子信息科学与工程类专业规划教材

DSP技术与应用实例

(第3版)

赵红怡 编著

電子工業出版社

Publishing House of Electronics Industry

北京 • BEIJING 电话: 8888-8888 (010) 地址: 北京市朝阳区光华东里 2 号

内 容 简 介

本书以 TMS320C54x 系列 DSP 为描述对象，全书共分 8 章。首先详细介绍 DSP 的硬件结构、指令系统及软件应用程序开发和仿真过程；其次给出 DSP 实现正弦信号发生器、FIR 滤波器、IIR 滤波器、FFT、语音信号压缩、数字基带信号等的汇编语言实现方法和应用实例；最后从应用角度给出串行口、主机接口与 I/O 口的接口设计及典型硬件系统定时器的设计和应用。本书的特点是围绕 TMS320C54x 的具体应用，尽可能详细地介绍软、硬件设计和实现的方法。

本书可以作为电子信息工程、通信工程、自动化专业高年级本科生和研究生的教材和参考书，也可作为相关技术人员从事 DSP 芯片开发与应用的参考书。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有，侵权必究。

(第 8 章)

图书在版编目 (CIP) 数据

DSP 技术与应用实例 / 赵红怡编著. —3 版. —北京：电子工业出版社, 2012.5

电子信息科学与工程类专业规划教材

ISBN 978-7-121-16531-3

I. ①D… II. ①赵… III. ①数字信号—信号处理—高等学校—教材②数字信号—微处理器—高等学校—教材 IV. ①TN911.72②TP332

中国版本图书馆 CIP 数据核字 (2012) 第 046422 号

责任编辑：冉 哲

印 刷：涿州市京南印刷厂

装 订：

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本：787×1092 1/16 印张：19.75 字数：600 千字

印 次：2012 年 5 月第 1 次印刷

印 数：3000 册 定价：38.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，
联系及邮购电话：(010) 88254888。

质量投诉请发邮件至 zlts@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线：(010) 88258888。

前　　言

数字信号处理器（DSP 器件）作为快速处理与实时处理最重要的载体之一，正日益受到科学技术界与工程界的关注。业界对掌握 DSP 技术的人才的需求极为迫切，因而编写的教材既要适合电子类本科生和研究生的 DSP 技术类课程，也能为科技人员进行科技开发提供参考。本书是《DSP 技术与应用实例》的第 3 版，修改了在第 2 版中发现的错误。

本书通过对 TMS320C54x 系列芯片的结构和专用汇编语言的介绍，使读者了解并掌握电子、通信技术等领域相关产品使用数字信号进行处理的方法。全书共分 8 章。第 1 章综述 DSP 芯片的特点、发展趋势和应用范围；第 2 章介绍 TMS320C54x 系列 DSP 的硬件结构；第 3 章介绍 TMS320C54x 系列的指令系统；第 4 章和第 5 章介绍 TMS320C54x 应用程序的开发过程和 CCS 集成开发环境；第 6 章介绍 TMS320C54x 汇编语言编程方法和技巧；第 7 章以 TMS320C54x 为例介绍数字信号处理和通信中最常见、最具有代表性的应用，如正弦波信号发生器、FIR 滤波器、IIR 滤波器、FFT、语音信号压缩、数字基带信号等的实现方法；第 8 章从应用角度介绍串行口、主机接口与 I/O 口的接口设计及典型硬件系统定时器的设计和应用。

本书提供配套电子课件，请登录华信教育资源网 (<http://www.hxedu.com.cn>)，注册后免费下载。

本书由赵红怡编写第 1、2、4、5、7、8 章，林倩茹编写第 3、6 章。全书由赵红怡负责定稿。在本书的编写过程中雷挺、刘佳凝为本书所附的程序提供了验证，特此深表感谢。同时也感谢电子工业出版社的领导和编辑对本书提出的宝贵意见与大力支持。

由于作者水平有限，书中难免存在错误和疏漏之处，恳请读者批评指正。

作　　者

第1章 绪论	1
1.1 DSP 概述	1
1.2 DSP 芯片的特点	2
1.3 DSP 芯片的现状及其应用	3
习题 1	7
第2章 TMS320C54x 的硬件结构	8
2.1 结构概述	8
2.2 总线结构	10
2.3 中央处理器	10
2.3.1 运算部件	11
2.3.2 控制部件	15
2.4 中央存储器	17
2.5 片内外围设备	22
2.6 复位电路	23
习题 2	24
第3章 TMS320C54x 指令系统	25
3.1 寻址方式	25
3.1.1 立即数寻址	25
3.1.2 绝对地址寻址	26
3.1.3 累加器寻址	26
3.1.4 直接寻址	27
3.1.5 间接寻址	28
3.1.6 存储器映射寄存器寻址	33
3.1.7 堆栈寻址	33
3.2 指令系统	34
3.2.1 符号与意义	34
3.2.2 TMS320C54x 的指令系统	36
3.3 流水线技术	50
3.3.1 延迟分支转移的流水线	51
3.3.2 条件执行指令的流水线	52
3.3.3 双寻址存储器的流水线冲突	53
3.3.4 解决流水线冲突的方法	54
习题 3	58

第4章 TMS320C54x 应用程序开发	60
过程	60
4.1 DSP 应用系统开发方法	60
4.1.1 数字信号处理的特点	60
4.1.2 数字信号处理系统的设计	61
4.2 TMS320C54x 应用软件开发	64
4.2.1 TMS320C54x 应用软件开发流程	64
4.2.2 TMS320C54x 开发工具	65
4.3 汇编语言程序的编写方法	66
4.3.1 汇编语言源程序格式	67
4.3.2 汇编语言中的常数与字符串	70
4.3.3 汇编源程序中的符号	72
4.3.4 汇编源程序中的表达式	76
4.4 公共目标文件格式	78
4.4.1 COFF 文件中的段	79
4.4.2 汇编器对段的处理	80
4.4.3 链接器对段的处理	83
4.4.4 程序重新定位	84
4.4.5 程序装入	86
4.4.6 COFF 文件中的符号	86
4.5 汇编器	87
4.5.1 汇编器及其调用	87
4.5.2 汇编器的内部函数	88
4.5.3 汇编器伪指令	89
4.5.4 列表文件	96
4.5.5 交叉引用清单	98
4.6 链接器	100
4.6.1 链接器及其调用	100
4.6.2 链接器命令文件的编写与使用	102
4.6.3 目标库	104
4.6.4 MEMORY 伪指令及其使用	105

4.6.5 SECTIONS 伪指令及其使用	107
4.6.6 链接器应用实例	113
4.7 汇编源程序的编辑、汇编和链接过程	115
习题 4	117
第 5 章 CCS 集成开发环境	118
5.1 CCS 的安装及设置	118
5.1.1 系统配置要求	118
5.1.2 安装 CCS	118
5.1.3 CCS setup 配置程序	118
5.2 CCS 集成开发环境	121
5.2.1 C54x 程序的基本结构	121
5.2.2 CCS 的用户界面	122
5.3 CCS 的基本使用	126
5.3.1 创建一个新工程	126
5.3.2 建立并在工程中添加文件	126
5.3.3 工程的编译、链接与运行	128
5.4 调试应用程序	130
5.4.1 调试器窗口	130
5.4.2 程序调试的基本操作	132
5.4.3 使用断点和观察窗口	133
5.4.4 CCS 对数据文件的处理	134
5.4.5 CCS 的图形功能	136
习题 5	138
第 6 章 汇编语言程序设计	140
6.1 程序的控制与转移	140
6.2 堆栈的使用方法	142
6.3 加减法运算和乘法运算	144
6.4 重复操作	148
6.5 数据块传送	151
6.6 双操作数乘法	153
6.7 长字运算和并行运算	156
6.8 小数运算	164
6.9 除法运算	166
6.10 浮点运算	168
习题 6	171

第 7 章 TMS320C54x 应用程序开发实例	173
7.1 正弦信号发生器	173
7.2 FIR 滤波器的 DSP 实现方法	183
7.3 IIR 滤波器的 DSP 实现方法	200
7.4 快速傅里叶变换的 DSP 实现方法	210
7.5 语音信号压缩的 DSP 实现方法	223
7.6 数字基带信号的 DSP 实现方法	230
习题 7	234
第 8 章 TMS320C54x 片内外设及其应用	235
8.1 中断系统	235
8.1.1 中断请求	235
8.1.2 中断寄存器	236
8.1.3 中断控制	237
8.1.4 中断系统应用	241
8.2 定时器	244
8.2.1 定时器结构	245
8.2.2 时钟发生器	247
8.2.3 定时器/计数器应用	250
8.3 主机接口	257
8.4 串行口	260
8.4.1 标准同步串行口	261
8.4.2 缓冲同步串行口	267
8.4.3 时分多路串行口	273
8.4.4 多通道带缓冲串行口	274
8.4.5 串行口应用	286
8.5 存储器与 I/O 扩展	287
8.5.1 存储器和 I/O 扩展基本方法	288
8.5.2 省电模式和复位时序	298
8.5.3 程序存储器扩展应用	300
8.5.4 静态数据存储器扩展	302
8.5.5 I/O 扩展应用	303
习题 8	308
参考文献	310

1.1 DSP 概述

数字信号处理 (Digital Signal Processing, DSP) 是一门涉及许多学科而又广泛应用于众多领域的新兴学科。步入 21 世纪以后，社会进入数字化时代，而 DSP 正是这场数字化革命的核心。从 20 世纪 60 年代数字信号处理理论的崛起，到 80 年代数字信号处理器的产生，数字信号处理器的发展无论在其应用的广度方面还是在其深度方面，都以前所未有的速度向前发展。对于其重要意义与其发展前景，无论怎样估计都不为过。

数字信号处理器利用计算机或专用设备，以数字形式对信号进行采样、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。数字信号处理器作为快速处理与实时处理最重要的载体之一，正日益受到科学技术界与工程界的关注。随着 DSP 在我国应用的日益广泛，对掌握 DSP 技术的人才的需求甚为迫切。

数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。数字信号处理在理论上的发展推动了数字信号处理应用的发展，反过来，数字信号处理的应用又促进了数字信号处理理论的发展。而数字信号处理的实现则是理论和应用之间的桥梁。

数字信号处理是以众多学科为理论基础的，它所涉及的范围极其广泛。例如，在数学领域中，微积分、概率统计、随机过程、数值分析等都是数字信号处理的基本工具，与网络理论、信号与系统、控制理论、通信理论、故障诊断等也密切相关。近年来，新兴的一些学科，如人工智能、模式识别、神经网络等，都与数字信号处理密不可分。可以说，数字信号处理把许多经典的理论体系作为自己的理论基础，同时又使自己成为一系列新兴学科的理论基础。

数字信号处理的实现方法一般有以下 5 种。

- ① 在通用的计算机（如 PC）上用软件（如 FORTRAN、C 语言）实现；
- ② 在通用计算机系统中加上专用的加速处理机实现；
- ③ 用通用的单片机实现——可用于不太复杂的数字信号处理，如数字控制等；
- ④ 用通用的可编程 DSP 芯片实现——与用单片机相比，DSP 芯片具有更加适合数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；
- ⑤ 用专用的 DSP 芯片实现——在一些特殊的场合，要求的信号处理速度极高，用通用 DSP 芯片很难实现（如专用于 FFT、数字滤波、卷积、相关等算法的 DSP 芯片），这种芯片将相应的信号处理算法在芯片内部用硬件实现，无须进行编程。

在上述几种方法中，第①种方法的缺点是速度较慢，一般用于 DSP 算法的模拟；第②种和第⑤种方法专用性强，应用受到很大的限制，且第②种方法也不便于系统的独立运行；第③种方法只适用于实现简单的 DSP 算法；只有第④种方法使数字信号处理的应用打开了新的局面。

虽然数字信号处理的理论发展迅速，但在 20 世纪 80 年代以前，由于实现方法的限制，数字信号处理的理论还得不到广泛的应用。直到 20 世纪 80 年代初，世界上第一片单片可编程 DSP 芯片的诞生，才将理论研究成果广泛应用到低成本的实际系统中，并且推动了新的理论和应用领域的发展。可以毫不夸张地说，DSP 芯片的诞生及发展对通信、计算机、控制等领域的技术发展起到了十分重要的作用。

1.2 DSP 芯片的特点

DSP 有两种含义：一是 Digital Signal Processing，指的是数字信号处理技术；二是 Digital Signal Processor，指的是数字信号处理器。数字信号处理器，也称 DSP 芯片，是一种专门用于数字信号处理的微处理器。DSP 芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，采用流水线操作，提供特殊的 DSP 指令，可以用来快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP 芯片一般具有如下的主要特点：


- ① 在一个指令周期内可以完成一次乘法和一次加法；
- ② 程序和数据空间分开，可以同时访问数据空间和程序空间；
- ③ 片内具有快速 RAM，通常可通过独立的数据总线同时访问两块芯片；
- ④ 具有低开销或零开销循环及跳转的硬件支持；
- ⑤ 具有快速的中断处理和硬件 I/O 支持；
- ⑥ 具有在单周期内操作的多个硬件地址产生器；
- ⑦ 可以并行执行多个操作；
- ⑧ 支持流水线操作，取指令、译码和执行等操作可以流水执行。

1. 哈佛结构

早期的微处理器内部大多采用冯·诺依曼（Von-Neumann）结构，其片内程序空间和数据空间是合在一起的，取指令和取操作数都是通过一条总线分时进行的。当高速运算时，不但不能同时取指令和取操作数，而且还会造成传输通道上的瓶颈现象。DSP 内部采用的是程序空间和数据空间分开的哈佛（Harvard）结构（1 组程序存储器总线，3 组数据存储器总线，3 组地址总线），允许同时取指令（来自程序存储器）和取操作数（来自数据存储器），还允许在程序空间和数据空间之间相互传送数据，即改进的哈佛结构。

2. 多总线结构

许多 DSP 芯片内部都采用多总线结构，保证在一个机器周期内可以多次访问程序空间和数据空间。例如，TMS320C54x 内部有 P、C、D、E 共 4 条总线（每条总线又包括地址总线和数据总线），可在每一个机器周期内从程序存储器取 1 条指令，从数据存储器读 2 个操作数和向数据存储器写 1 个操作数，大大提高了 DSP 的运行速度。因此，对 DSP 来说，内部总线是个十分重要的资源，总线越多，可以完成的功能就越复杂。



3. 流水线 (pipeline) 结构

DSP 执行一条指令，需要经过取指令、译码、取操作数和执行等几个阶段。在 DSP 中，采用流水线结构，因此，在程序运行过程中，这几个阶段是重叠的，如图 1-1 所示。这样，在执行本条指令的同时，还依次完成了后面 3 条指令的取操作数、译码和取指令操作，将指令周期降低到最小值。

利用这种流水线结构，加上执行重复操作，就能保证数字信号处理中用得最多的乘法累加运算

$$y = \sum_{i=1}^N a_i x_i$$

可在单个指令周期内完成。

4. 多处理单元

DSP 内部一般都包括多个处理单元，如算术逻辑运算单元（ALU）、辅助寄存器运算单元（ARAU）、累加器（ACC）及硬件乘法器（MUL）等。它们可以在一个指令周期内同时进行运算。例如，在执行一次乘法和累加运算的同时，辅助寄存器单元已经完成了下一个地址的寻址工作，为下一次乘法和累加运算做好充分的准备。因此，DSP 在进行连续的乘加运算时，每一次乘加运算都是单周期的。DSP 的这种多处理单元结构，特别适用于 FIR 和 IIR 滤波器。此外，许多 DSP 的多处理单元结构还可以将一些特殊的算法，如 FFT 的位码倒置寻址和取模运算等，在芯片内部用硬件实现，以提高运行速度。

5. 特殊的 DSP 指令

为了更好地满足数字信号处理应用的需要，在 DSP 的指令系统中，设计了一些特殊的 DSP 指令。例如，TMS320C54x 中的 FIRs 和 LMS 指令，专门用于系数对称的 FIR 滤波器和 LMS 算法。

6. 指令周期短

早期的 DSP 的指令周期约为 400ns，采用 4μm NMOS 制造工艺，其运算速度为 5MIPS（每秒执行 500 万条指令）。随着集成电路工艺的发展，DSP 广泛采用亚微米 CMOS 制造工艺，其运行速度越来越快。以 TMS320C54x 为例，其运行速度可达 100MIPS。

7. 运算精度高

早期 DSP 的字长为 8 位，后来逐步提高到 16 位、24 位、32 位。为了防止运算过程中溢出，有的累加器达到 40 位。此外，一批浮点 DSP，如 TMS320C3x，TMS320C4x，ADSP21020 等，则提供了更大的动态范围。

8. 硬件配置高

新一代 DSP 的接口功能越来越强，片内具有串行口、主机接口（HPI）、DMA 控制器、软件控制的等待状态发生器、锁相环时钟发生器，以及实现在片仿真符合 IEEE 1149.1 标准的测试访问口，更易于完成系统设计。许多 DSP 芯片都可以工作于省电方式，使系统功耗降低。

DSP 是一种特殊的微处理器，不仅具有可编程性，而且其实时运行速度远远高于通用微处理器。其特殊的内部结构、强大的信息处理能力及较高的运行速度，是 DSP 最重要的特点。

DSP 芯片是一种专用微处理器，是高性能系统的核心。它接收模拟信号，如光和声，将它们转化成为数字信号，实时地对大量数据进行数字技术处理。这种实时能力使 DSP 在声音处理、图像处理等不允许时间延迟的领域的应用十分理想，成了全球 70% 数字电话的“心脏”，同时 DSP 在网络领域也有广泛的应用。DSP 芯片的上述特点，使其在各个领域得到越来越广泛的应用。

1.3 DSP 芯片的现状及其应用

1. DSP 芯片的发展

1978 年，Microsystems 公司的 AMI 子公司发布了世界上第一块单片 DSP 芯片 S2811。1979 年美国 Intel 公司发布了商用可编程器件 2920，它是 DSP 芯片发展的一个主要里程碑。这两种芯片内部都没有现代 DSP 芯片所必需的单周期硬件乘法器。1980 年，日本 NEC 公司推出的 μPD7720 是第一个具有乘法器的商用 DSP 芯片。第一个采用 CMOS 工艺生产浮点 DSP 芯片的是日本的 Hitachi 公司，它于 1982 年推出了浮点 DSP 芯片。1983 年，日本的 Fujitsu 公司推出了 MB8764，

其指令周期为 120ns，双内部总线，从而使处理器的吞吐量有了一个大的飞跃。第一个高性能的浮点 DSP 芯片是 AT&T 公司于 1984 年推出的 DSP32。TI 公司于 1982 年成功推出第一代 DSP 芯片 TMS32010 及其系列产品 TMS32011、TMS320C10/C14/C15/C16/C17 等，之后相继推出了第二代 DSP 芯片 TMS32020、TMS320C25/C26/C28，第三代 DSP 芯片 TMS320C30/C31/C32，第四代 DSP 芯片 TMS320C40/C44，第五代 DSP 芯片 TMS320C50/C51/C52/C53/C54，以及集多个 DSP 于一体的高性能 DSP 芯片 TMS320C80/C82 等。

自 1980 年以来，DSP 芯片得到了突飞猛进的发展，DSP 芯片的应用也越来越广泛。从运算速度来看，MAC（一次乘法和一次加法）时间已经从 20 世纪 80 年代初的 400ns 减少到 40ns，处理能力提高了 10 多倍。DSP 芯片内部关键的乘法器部件从 1980 年的占模区的 40 左右下降到 5 以下，片内 RAM 增加一个数量级以上。从制造工艺来看，1980 年采用 4 μ m 的 NMOS 工艺，而现在则普遍采用微米 CMOS 工艺。DSP 芯片的引脚数量从 1980 年的最多 64 个增加到现在的 200 个以上，引脚数量的增加，意味着结构灵活性的增加。此外，随着 DSP 芯片的发展，DSP 系统的成本、体积、重量和功耗有很大程度的下降。

现在，全球的 DSP 产品有 300 多种，其中定点 DSP 有 200 多种。迄今为止，生产 DSP 的公司有 80 多家，主要厂家有 TI 公司、AD 公司、Lucent 公司、Motorola 公司和 LSI Logic 公司。TI 公司作为 DSP 生产商的代表，生产的品种很多，定点和浮点 DSP 大约都占市场份额的 60%；AD 公司的定点和浮点 DSP 大约分别占 16% 和 13%；Motorola 公司的定点和浮点 DSP 大约分别占 7% 和 14%；而 Lucent 公司则主要生产定点 DSP，约占 5%。

2. DSP 芯片的分类

DSP 芯片可以按照下列 3 种方式进行分类。

(1) 按基础特性分类

它是根据 DSP 芯片的工作时钟和指令类型来分类的。如果在某时钟频率范围内的任何时钟频率上，DSP 芯片都能正常工作，除计算速度有变化外，没有性能的下降，这类 DSP 芯片一般称为静态 DSP 芯片。例如，日本 OKI 电气公司的 DSP 芯片、TI 公司的 TMS320C2xx 系列芯片属于这一类。

如果有两种或两种以上的 DSP 芯片，它们的指令集和相应的机器代码及引脚结构相互兼容，则这类 DSP 芯片称为一致性 DSP 芯片。例如，美国 TI 公司的 TMS320C54x。

(2) 按数据格式分类

它是根据 DSP 芯片工作的数据格式来分类的。数据以定点格式工作的 DSP 芯片称为定点 DSP 芯片，如 TI 公司的 TMS320C1x/C2x、TMS320C2xx/C5x、TMS320C54x/C62xx 系列，AD 公司的 ADSP21xx 系列，AT&T 公司的 DSP16/16A，Motorola 公司的 MC6000 等。以浮点格式工作的称为浮点 DSP 芯片，如 TI 公司的 TMS320C3x/C4x/C8x，AD 公司的 ADSP21xxx 系列，AT&T 公司的 DSP32/32C，Motorola 公司的 MC96002 等。

不同浮点 DSP 芯片所采用的浮点格式不完全一样，有的 DSP 芯片采用自定义的浮点格式，如 TMS320C3x；有的 DSP 芯片则采用 IEEE 的标准浮点格式，如 Motorola 公司的 MC96002，Fujitsu 公司的 MB86232 和 ZORAN 公司的 ZR35325 等。

(3) 按用途分类

按照 DSP 的用途来分类，可分为通用型 DSP 芯片和专用型 DSP 芯片。通用型 DSP 芯片适合普通的 DSP 应用，如 TI 公司的一系列 DSP 芯片属于通用型 DSP 芯片。专用 DSP 芯片是为特定的 DSP 运算而设计的，更适合特殊的运算，如数字滤波、卷积和 FFT，如 Motorola 公司的 DSP56200，ZORAN 公司的 ZR34881。

3. 国内 DSP 的发展

目前，我国 DSP 产品主要来自海外。TI 公司的第一代产品 TMS32010 在 1983 年最早进入中国市场，以后 TI 公司通过提供 DSP 培训课程，不断扩大市场份额，现约占国内 DSP 市场的 90%，其余为 Lucent、AD、Motorola、ZSP 和 NEC 等公司所占有。目前，全球有数百家直接依靠 TI 公司的 DSP 而成立的公司，称为 TI 的第三方（third party），它们有的制作 DSP 开发工具，有的从事 DSP 硬件平台开发，也有的从事 DSP 应用软件开发。这些公司基本上是在 20 世纪 80 年代末、90 年代初才创建的，开始时往往只有几个人，经过 30 余年，现在均发展到相当规模。

相对于国外 DSP 应用开发的情况，我国的差距相当大。近年来，在国内一些专业 DSP 用户的推动下，我国 DSP 的应用日渐普及。20 世纪 80 年代末期主要采用 TMS320C25，而目前 TMS320F206/F240/F2407/C5409/C5410/C6201/C6701 等系列产品已经成为 DSP 用户的主流。

国内除了一些专业的 DSP 公司外，一些高校在 DSP 的发展上也起到了关键的作用。目前许多高校都建立了 DSP 实验室。

与国外相比，我国 DSP 的发展在硬件、软件上还有很大的差距，还有很长一段路要走。DSP 毕竟是一个新兴产业，我们对 DSP 的应用前景充满希望和信心，也盼望有更多的高校、科研机构、公司开展 DSP 的应用研究，为振兴我国电子工业作出贡献。

4. DSP 技术的发展趋势

数字化技术正在极大地改变着我们的生活。作为数字化技术的基石，数字信号处理技术已经、正在、并且还将在其中扮演一个不可或缺的角色。DSP 的核心是算法与实现，越来越多的人正在认识、熟悉和使用它。因此及时了解 DSP 的现状及其发展趋势，正确使用 DSP 芯片，才有可能真正发挥出 DSP 的作用。

(1) DSP 内核结构进一步改善的趋势

传统的 DSP 芯片通过采用乘加单元和改进的哈佛结构，使其运算能力大大超越了传统的微处理器。在存储器的带宽必须能够满足由于总线数目增加所带来的数据吞吐量的提高、多个功能单元并行工作所涉及的调度算法其复杂度必须是可实现的条件下，通过增加片上运算单元的个数以及相应的连接这些运算单元的总线数目，就可以成倍地提升芯片的总体运算能力。

1997 年，TI 发布了基于 VLIW（超长指令字）体系结构的 C62x DSP 内核。它在片内集成了两组完全相同的功能单元，各包括一个 ALU（算术及逻辑单元）、一个乘法单元、一个移位单元和一个地址产生单元。这 8 个功能单元通过各自的总线与两组寄存器组连接。在理想情况下，这 8 个功能单元可以完全并行，从而在单周期内执行 8 条指令操作。VLIW 体系结构使得 DSP 芯片的性能得到了大幅提升。VLIW 结构对功能单元采用静态调度的策略，DSP 内部只完成简单的指令分发，调度算法的实现可以由编译器完成。用户也可以通过手工编写汇编代码的形式实现自主调度，其好处是 DSP 芯片的使用难度大大降低。通过使用高效的 C 语言编译器，普通用户也可以开发出具有较高效率的 DSP 运行程序。

(2) 存储器构架的趋势

随着芯片主频的不断攀升，存储器的访问速度日益成为系统性能提升的瓶颈。在现有的制造工艺下，片上存储单元的增加将导致数据线负载电容的增加，进而影响到数据线上信号的开关时间，这意味着片上高速存储单元的增加将是十分有限的。为了解决存储器速度与 CPU 内核速度不匹配的问题，高性能的 CPU 普遍采用 Cache（高速缓存）机制，新的 DSP 芯片也开始采用这种结构。在很多情况下，采用这种多级缓存的架构可以达到采用完全片上存储器结构的系统约 80% 的执行效率。但是，采用 Cache 机制也在一定程度上增加了系统执行时间的不确定性，其对于实时系统的影响需要用户认真地加以分析和评估。Cache 对于 DSP 芯片还是一个比较新的概念。DSP 开发人

员需要更深入地了解 Cache 的机制，相应地对算法的数据结构、处理流程及程序结构等做出调整，以提高 Cache 的命中率，从而更有效地发挥 Cache 的作用。

(3) SOC 的趋势

对于特定的终端应用，SOC（系统芯片）可以兼顾体积、功耗和成本等诸多因素，因而逐渐成为芯片设计的主流。DSP 器件也逐渐从传统的通用型处理器中分离出更多的直接面向特定应用的 SOC 器件。这些 SOC 器件多采用 DSP+ARM 的双核结构，既可以满足核心算法的实现需求，又能够满足网络传输和用户界面等需求。同时，越来越多的专用接口和协处理器被集成到芯片中，用户只需添加极少的外部芯片，即可构成一个完整的应用系统。以 TI 公司为例，其推出的面向第三代无线通信终端的 OMAP1510 芯片、面向数码相机的 DM270 芯片、面向专业音频设备的 DA610 芯片、面向媒体处理的 DM642 芯片等，都是 SOC 的典型例子。

(4) 实时的趋势

实时的定义因具体应用而异。一般而言，对于逐样本（sample-by-sample）处理的系统，如果对单次样本的处理可以在相邻两次采样的时间间隔之内完成，就称这个系统满足实时性的要求，即 $t_{process} < t_{sample}$ ，其中， $t_{process}$ 代表系统对单次采样样本的处理时间， t_{sample} 代表两次采样之间的时间间隔。举例来说，某个系统要对输入信号进行滤波，采用的是一个 100 阶的 FIR 滤波器，即假设系统的采样率为 1kHz，如果系统在 1ms 之内可以完成一次 100 阶的 FIR 滤波运算，就认为这个系统满足实时性的要求。如果采样率提高到 10kHz，那么实时性条件也相应提高，系统必须在 0.1ms 内完成所有的运算。需要注意， $t_{process}$ 还应当考虑各种系统开销，包括中断的响应时间、数据的吞吐时间等。

正确理解实时的概念是很重要的。工程实现的原则是“量体裁衣”，即从工程的实际需要出发设计系统，选择最合适的方案。对于 DSP 的工程实现而言，脱离系统的实时性要求，盲目选择高性能的 DSP 器件是不科学的，因为这意味着系统复杂度、可靠性设计、生产工艺、开发时间、开发成本及生产成本等方面不必要的开销。从这个角度而言，即使系统开发成功，整个工程项目可能仍然是失败的。

(5) 嵌入式的趋势

世界上没有完美的处理器，DSP 不是万能的。嵌入式应用对系统成本、体积和功耗等因素较敏感。DSP 器件在这些方面都具有可比的优势，因此 DSP 器件特别适合嵌入式的实时数字信号处理应用。反过来，对于某一个具体的嵌入式的实时数字信号处理任务，DSP 却往往不是唯一的，或者最佳的解决方案。越来越多的嵌入式 RISC 处理器开始增强数字信号处理的功能，FPGA 厂商为 DSP 应用所做的努力一直没有停止过，针对某项特定应用的 ASIC/ASSP 器件的推出时间也越来越快。开发人员面临的问题是如何根据实际的应用需求客观地评价和选择处理器件。

5. DSP 的应用

DSP 芯片的高速发展，一方面得益于集成电路的发展，另一方面也得益于巨大的市场。经过 30 余年的发展，DSP 应用领域日渐宽广，DSP 芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。目前，DSP 芯片的价格越来越低，性能价格比日益提高，具有巨大的应用潜力。

(1) DSP 芯片的主要应用

① 信号处理——数字滤波、自适应滤波，快速傅里叶变换，相关运算，频谱分析，卷积，模式匹配，加窗，波形产生等。

② 通信——调制解调，自适应均衡，数据加密，数据压缩，回波抵消，多路复用，传真，扩频通信，纠错编码，可视电话等。

③ 语音处理——语音编码，语音合成，语音识别，语音增强，说话人辨认，说话人确认，语

音邮件，语音存储等。

④ 图像/图形——二维图形和三维图形处理，图像压缩与传输，图像识别，机器人视觉，多媒体，动画，电子地图，图像增强等。

⑤ 军事——保密通信，雷达处理，声呐处理，导航，全球定位，跳频电台，搜索和反搜索等。

⑥ 仪器仪表——频谱分析，函数发生，数据采集，地震数据处理等。

⑦ 自动控制——控制，深空作业，自动驾驶，机器人控制，磁盘控制等。

⑧ 医疗——助听，超声设备，诊断工具，病人监护，心电图等。

⑨ 家用电器——高保真数字音响，数字电视，可视电话，音乐合成，音调控制，玩具与游戏等。

(2) DSP 更是普遍应用的热门产品

随着 DSP 芯片性能价格比的不断提高，DSP 芯片将会在更多的领域得到更为广泛的应用。

① 通信电子类 (communication electronics) ——蜂窝电话 (cellular phone), ADSL 调制解调器 (Modem), 线缆调制解调器 (cable Modem), 蓝牙技术 (blue tooth) 产品, 数字电话应答机 (digital telephone answering device), 全球定位系统 (global positioning system, GPS), 卫星电话 (satellite phone), 电话会议 (conference speaker phone), 电视电话会议编译码器 (video conferencing code), IP 电话 (voice over IP), IP 传真 (fax over IP), ATM 电话 (voice over ATM), 智能天线 (smart antenna), PCS 用户端 (subscriber set)。其中，DSP 在通信领域的应用大约占 DSP 市场份额的 60%。

② 计算机类 (computer electronics) ——计算机电话卡 (computer telephone board, CTB), 硬盘驱动器 (hard disk driver), DDPRML 读取通道 (read channel), PCI 声卡芯片 (audio/sound chip), 声卡 (sound board)。

③ 消费电子类 (consumer electronics) ——数字多用光盘 (digital versatile disk, DVD), 数字电视/高清晰度电视 (digital TV/HDTV), 数字助听器 (digital hearing aid), 数字相机芯片 (digital camera chip), MPEG 编码器芯片 (encoder chip), MPEG 译码器芯片 (decoder chip), MP3 播放机芯片 (player chip), 机顶盒 (set top box)。

④ 仪器电子类 (instrumentation electronics) ——马达控制芯片 (motor control chip)。

⑤ 军事电子类 (military electronics) ——雷达系统 (radar system), 声呐系统 (sonar system)。

⑥ 办公自动化设备 (office automation electronics) 及数字无线电广播 (digital radio broadcasting, DRB) 等。

习题 1

1. 数字信号处理的实现方法一般有哪几种？
2. 简要叙述 DSP 芯片的发展概况。
3. 可编程 DSP 芯片有哪些特点？
4. 什么是哈佛结构和冯·诺依曼结构？它们有什么区别？
5. 什么是流水线技术？
6. 什么是定点 DSP 芯片和浮点 DSP 芯片？它们各有什么优缺点？
7. DSP 技术的发展趋势主要体现在哪些方面？

第 2 章 TMS320C54x 的硬件结构

2.1 结构概述

TMS320 系列中的同一代芯片具有相同的 CPU 结构，但是片内存储器和片外外围设备的配置是不同的。通过把存储器和外围设备集成到一块芯片上，可以降低系统成本和节省电路板空间。

TMS320C54x 是 16 位定点 DSP，采用改进的哈佛结构，适应远程通信等实时嵌入式应用的需要。TMS320C54x 有一组程序总线和三组数据总线，以及高度并行性的算术逻辑单元 ALU，专用硬件逻辑，片内存储器，片内外设和专业化的指令集，使该芯片速度更高，操作更灵活。

程序和数据空间分开，允许同时对程序指令和数据进行访问，提供了很高的并行度，可在在一个周期内完成两个读操作和一个写操作。因此，并行存储指令和专用指令可以在这种结构里得到充分利用。另外，数据可在数据空间和程序空间之间传送。并行性支持一系列算术、逻辑和位处理运算，它们都能在一个机器周期内完成。TMS320C54x 还具有管理中断、循环运算和功能调用的控制结构。

表 2-1 中列出了 TMS320C54x 系列 DSP 的主要特性，包括片内 RAM 和 ROM 的大小，片内外设的数量，单机器周期的执行时间，以及典型的封装方式与引脚数。

表 2-1 TMS320C54x 系列 DSP 的主要特性

型 号	电 压 (V)	片内存储器		片 内 外 设			指 令 周 期 (ns)	封 装 形 式	
		RAM ^① (KW)	ROM (KW)	串 行 口	定 时 器	主 机 接 口		引 脚	类 型
TMS320C541	5.0	5	28 ^②	2 ^③	1		25	100	TQPF
TMS320LC541	3.3	5	28 ^②	2 ^③	1		20/25	100	TQPF
TMS320C542	5.0	10	2	2 ^③	1	✓	25	128/144	TQPF
TMS320LC542	3.3	10	2	2 ^③	1	✓	20/25	100	TQPF
TMS320LC543	3.3	10	2	2 ^③	1		20/25	128	TQPF
TMS320LC545	3.3	6	48 ^⑦	2 ^⑤	1	✓	20/25	128	TQPF
TMS320LC545A	3.3	6	48 ^⑦	2 ^⑥	1	✓	15/20/25	100	TQPF
TMS320LC546	3.3	6	48 ^⑦	2 ^⑥	1		20/25	100	TQPF
TMS320LC546A	3.3	6	48 ^⑦	2 ^⑥	1		15/20/25	144	BGA/TQPF
TMS320LC548	3.3	32	2	2 ^③	1	✓	15/20	144	TQPF/BGA
TMS320LC549	3.3(内核 2.5)	32	16	3 ^⑩	1	✓	12.5/15	144	TQPF/BGA
TMS320VC549	3.3(内核 2.5)	32	16	3 ^⑩	1	✓	10	144	TQPF/BGA
TMS320VC5402	3.3(内核 2.8)	16	4	2	2	✓	10	144	TQPF/BGA

续表

型 号	电 压 (V)	片内存储器		片 内 外 设			指 令 周 期 (ns)	封 装 形 式	
		RAM ^① (KW)	ROM (KW)	串 行 口	定 时 器	主 机 接 口		引 脚	类 型
TMS3220VC5409	3.3(内核 2.8)	32	4	3	1	✓	10	144	TQPF/BGA
TMS3220VC5410	3.3(内核 2.5)	64	6	3	1	✓	10	144	TQPF/BGA
TMS3220VC5420	3.3(内核 2.8)	100	0	6	1	✓	10	144	TQPF/BGA

注:

① 对于 C548 和 C549 而言, 是 SRAM, 其余型号芯片则是 DRAM, 且 SRAM 可以配置为程序区或者数据区。

② 对于 C541 或 LC541, 8KW (千字) 的 ROM 可以配置为程序存储器或者程序/数据存储器。

③ 两个标准通用串口 SP。

④ 一个时分复用串口 TDM 和一个带缓冲区的标准串口 BSP。

⑤ 一个标准串口 SP 和一个带缓冲区的标准串口 BSP。

⑥ 一个时分复用串口 TDM 和两个带缓冲区的标准串口 BSP。

⑦ 对于 LC545 或 LC546, 16KW 的 ROM 可以配置为数据存储区或者程序存储区。

TMS320C54x 系列 DSP 的硬件结构框图如图 2-1 所示。它围绕 8 条总线由 10 大部分组成, 包括中央处理器 (CPU)、内部总线结构、特殊功能寄存器、数据存储器 RAM、程序存储器 ROM、I/O 扩展口功能、串行口、并行口 HPI、定时器、中断系统等。由于采用先进的哈佛结构和 8 总线结构, 使处理器的性能大大提高。其独立的程序总线和数据总线, 允许同时访问程序存储器和数据存储器, 实现高度并行操作。例如, 可以在一条指令中, 同时执行 3 次读操作和 1 次写操作。还可以在数据总线与程序总线之间相互传送数据, 从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、移位操作、乘法累加运算及访问程序和数据存储器的强大功能。




图 2-1 TMS320C54x 系列 DSP 的硬件结构框图

2.2 总线结构

TMS320C54x 片内有 8 条 16 位主总线：4 条程序/数据总线和 4 条地址总线。

- 程序总线（PB）传送取自程序存储器的指令代码和立即操作数。
- 3 条数据总线（CB、DB 和 EB）将内部各单元（如 CPU、数据地址生成电路、程序地址生成电路、在片外围电路及数据存储器）连接在一起。其中，CB 和 DB 总线传送从数据存储器读出的操作数，EB 总线传送写到存储器中的数据。
- 4 条地址总线（PAB、CAB、DAB 和 EAB）传送执行指令所需的地址。

TMS320C54x 利用两个辅助寄存器算术运算单元（ARAU0 和 ARAU1），在每个周期内产生两个数据存储器的地址。

PB 总线能将存放在程序空间（如系数表）中的操作数传送到乘法器和加法器中，以便执行乘法/累加操作，或通过数据传送指令（MVPD 和 READA 指令）传送到数据空间的目的地。这种功能连同双操作数的特性，支持在一个周期内执行三操作数指令（如 FIRS 指令）。

TMS320C54x 还有一组在片双向总线，用于寻址片外外围电路。这条总线通过 CPU 接口中的总线交换器与 DB 和 EB 连接，利用这个总线读/写，需要两个或两个以上周期，具体时间取决于外围电路的结构。表 2-2 列出了各种寻址方式所用到的总线。

表 2-2 各种寻址方式所用到的总线


读/写方式	地址总线				程序总线		数据总线		
	PAB	CAB	DAB	EAB	PB	CB	DB	EB	
程序读	✓				✓				
程序写	✓								✓
单数据读			✓						✓
双数据读		✓	✓				✓	✓	
长数据（32 位）读		✓ (hw)	✓ (lw)			✓ (hw)	✓ (lw)		
单数据写				✓					✓
数据读/数据写			✓	✓				✓	✓
双数据读/系数读	✓	✓	✓		✓	✓	✓	✓	
外设读			✓					✓	
外设写				✓					✓

注：hw = 高 16 位字，lw = 低 16 位字。

2.3 中央处理器

TMS320C54x 的中央处理器（CPU）由运算部件和控制部件组成，包括：

- 一个 40 位的算术逻辑单元（ALU）；
- 两个 40 位的累加器（ACCA 和 ACCB）；
- 一个桶形移位器；
- 17×17 位乘法器；
- 40 位加法器；
- 比较、选择和存储单元（CSSU）；
- 指数编码器；



- 各种 CPU 寄存器 (CPU 寄存器是存储器映射的, 能够快速恢复和保存)。

2.3.1 运算部件

1. 算术逻辑单元 (ALU)

TMS320C54x 使用一个 40 位的算术逻辑单元 (ALU) 和两个 40 位的累加器 (ACCA 和 ACCB) 来完成二进制补码的算术运算。同时, ALU 也能完成布尔运算, 如图 2-2 所示。




图 2-2 ALU 功能框图

ALU 的 X 输入端的数据为以下两个数据中的任意一个:

① 移位寄存器的输出 (32 位或 16 位数据存储器操作数及累加器中的数值, 经移位寄存器移位后输出);

② 来自数据总线 DB 的数据存储器操作数。

ALU 的 Y 输入端的数据为以下 4 个数据中的任意一个:

① 累加器 A 中的数据;

② 累加器 B 中的数据;

③ 暂存器 T 中的数据;

④ 来自数据总线 CB 的数据存储器操作数。

ALU 能起两个 16 位 ALU 的作用, 且在状态寄存器 ST1 中的 C16 位置位 (1) 时, 可以同时完成两个 16 位运算。

ALU 的输出为 40 位, 被送往累加器 A 或 B。

2. 累加器

累加器 A 和 B 中存放从 ALU 或乘法器/加法器单元输出的数据, 累加器也能输出到 ALU 或乘法器/加法器中。累加器 A 和 B 都可分成 3 个部分, 如图 2-3 所示。

其中, 保护位作为计算时的数据位余量, 防止在迭代运算 (如自相关) 中产生的溢出。

累加器在 CPU 中的表示如图 2-4 所示。AG, BG, AH, BH, AL 和 BL 都是存储器映射寄存器, 由特定的指令将其内容存放到数据存储器中, 以及从存储器中读出或写入 32 位累加器值。同时, 任何一个累加器都可作为暂存器使用。累加器 A 和 B 的差别仅在于累加器 A 的 31~16 位可