



高工科电子类 学校规划教材

集成电路 兼容技术

谢世健



东南大学出版社

K7 13

集成电路兼容技术

谢世健

东南大学出版社

(苏)新登字第 012 号

·集成电路兼容技术

谢世健

*

东南大学出版社出版发行

(南京四牌楼 2 号 邮编 210018)

江苏省新华书店经销 南京雄州彩色印刷厂

*

开本 850×1168 毫米 1/32 印张 7.5 字数 203 千

1994 年 12 月第 1 版 1995 年 3 月第 1 次印刷

印数：1—1000 册

ISBN 7—81023—983—X/TN · 72

定价：8.00 元

(凡因印装质量问题，可直接向承印厂调换)

责任编辑：王小然

出版说明

根据国务院关于高等学校教材工作的规定,我部承担了全国高等学校和中等专业学校工科电子类专业教材的编审、出版的组织工作。由于各有关院校及参与编审工作的广大教师共同努力,有关出版社的紧密配合,从1978~1990年,已编审、出版了三个轮次教材,及时供给高等学校和中等专业学校教学使用。

为了使工科电子类专业教材能更好地适应“三个面向”的需要,贯彻国家教委《高等教育“八·五”期间教材建设规划纲要》的精神,“以全面提高教材质量水平为中心,保证重点教材,保持教材相对稳定,适当扩大教材品种,逐步完善教材配套”,作为“八五”期间工科电子类专业教材建设工作的指导思想,组织我部所属的九个高等学校教材编审委员会和四个中等专业学校专业教学指导委员会,在总结前三轮教材工作的基础上,根据教育形势的发展和教学改革的需要,制订了1991~1995年的“八五”(第四轮)教材编审出版规划。列入规划的,以主要专业主干课程教材及其辅助教材为主的教材约300多种。这批教材的评选推荐和编审工作,由各编委会或教学指导委员会组织进行。

这批教材的书稿,其一是从通过教学实践、师生反映较好的讲义中经院校推荐,由编审委员会(小组)评选择优产生出来的,其二是在认真遴选主编人的条件下进行约编的,其三是经过质量调查在前几轮组织编写出版的教材中修编的。广大编审者、各编审委员会(小组)、教学指导委员会和有关出版社,为保证教材的出版和提高教材的质量,作出了不懈的努力。

限于水平和经验,这批教材的编审、出版工作还可能有缺点和不足之处,希望使用教材的单位,广大教师和同学积极提出批评和建议,共同为不断提高工科电子类专业教材的质量而努力。

电子工业部电子类专业教材办公室

前　　言

本教材系按电子工业部的工科电子类专业教材,1991~1995年编审出版规划,由电子材料与固体器件教材编审委员会半导体物理与器件教材编审小组征稿并推荐出版。责任编委为魏同立教授。

本教材由东南大学谢世健教授编写,电子科技大学张开华教授担任主审。

随着集成电路向超大规模集成、超高速、低功耗和多功能化发展,集成电路兼容技术是固体集成电子学发展的必然结果。通过最佳的器件结构、工艺、功能和衬底材料的兼容以及设计的优化,谋求实现微电子系统的最佳化和最佳的性能价格比。本书的编写就是力求达到此目的。

本课程的参考学时数为 50 学时,其主要内容以当前超大规模集成的主流技术——CMOS 技术为基础,着重介绍集成电路兼容技术的含义,数字和模拟集成电路的优值,双极与 CMOS 兼容的工艺和电路,数字与模拟兼容的工艺和电路,低/高压兼容的集成电路以及异质衬底材料兼容的器件和电路。在编写过程中,力求突出重点,反映集成电路兼容技术的新技术和新进展。

本书是在原讲义基础上经多次修改编写而成的。这次又根据编审小组所提意见,精简内容,重新组织和修改。

参加本教材审阅工作的其他同志也为本书提出许多宝贵意见,这里表示诚挚的感谢。由于编者水平有限,书中难免还存在一些缺点和错误,殷切希望广大读者批评指出。

谢世健
1993 年 6 月

目 录

| | |
|--------------------------------------|----|
| 1 集成电路兼容技术引论 | 1 |
| 1.1 集成电路的兼容技术 | 2 |
| 1.2 数字电路的优值系数与优值型 VLSI | 6 |
| 1.3 模拟电路的优值系数与优值型集成运放 | 9 |
| 1.4 系统集成的兼容技术 | 13 |
| 参考文献 | 19 |
| 2 Bi-CMOS 兼容工艺与电路 | 20 |
| 2.1 Bi-CMOS 兼容工艺 | 22 |
| 2.1.1 以 CMOS 工艺为基础的 Bi-CMOS 工艺 | 22 |
| (1)以 P 阵 CMOS 为基础的 Bi-CMOS 工艺 | 23 |
| (2)以 N 阵 CMOS 为基础的 Bi-CMOS 工艺 | 24 |
| 2.1.2 以双极工艺为基础的 Bi-CMOS 工艺 | 25 |
| (1)以双极工艺为基础的 P 阵 Bi-CMOS 工艺 | 25 |
| (2)以双极工艺为基础的双阱 Bi-CMOS 工艺 | 26 |
| 2.1.3 Bi-CMOS 兼容工艺的设计考虑 | 29 |
| 2.2 Bi-CMOS 兼容的基本单元电路 | 31 |
| 2.2.1 达林顿复合管构成的互补倒相器 | 31 |
| (1)两种达林顿复合管 | 31 |
| (2)互补倒相器的特性 | 34 |
| 2.2.2 输出全由 NPN 管构成的基本倒相器 | 44 |
| (1)基本电路结构 | 44 |
| (2)改进型 Bi-CMOS 倒相器 | 46 |
| (3)实用倒相器 | 48 |
| 2.3 Bi-CMOS 兼容的门电路 | 49 |

| | | |
|----------|--------------------------------|-----------|
| 2.3.1 | Bi-CMOS 兼容的与非门和或非门电路 | 49 |
| 2.3.2 | Bi-CMOS 兼容门电路的性能 | 51 |
| 2.4 | Bi-CMOS 在数字电路中的应用 | 53 |
| 2.4.1 | Bi-CMOS ASIC | 53 |
| (1) | 门阵列 | 53 |
| (2) | 信号处理器 | 54 |
| 2.4.2 | Bi-CMOS 存储器 | 55 |
| 2.5 | Bi-CMOS 在模拟电路中的应用 | 57 |
| 2.5.1 | Bi-CMOS 运算放大器 | 57 |
| 2.5.2 | Bi-CMOS 比较器 | 57 |
| | 参考文献 | 61 |
| 3 | 数字与模拟兼容的工艺和电路 | 62 |
| 3.1 | 模拟电路中的 MOSFET 及其按比例缩小的影响 | 62 |
| 3.1.1 | 模拟电路中的按比例缩小规则 | 63 |
| (1) | 迁移率的影响 | 64 |
| (2) | 饱和区的跨导 | 65 |
| (3) | 输出电导 | 66 |
| (4) | 噪声 | 69 |
| (5) | 亚阈值电流 | 69 |
| (6) | 模拟参数的按比例缩小 | 70 |
| 3.1.2 | 按比例缩小系数对 MOS 基本模拟电路性能的影响 | 73 |
| (1) | 增益级性能 | 73 |
| (2) | 运算放大器的性能 | 75 |
| (3) | 最佳比例规则 | 77 |
| 3.2 | 双极、NMOS、CMOS 数字和模拟性能的比较 | 79 |
| 3.2.1 | 数字技术的性能比较 | 79 |
| (1) | 速度和电流 | 79 |
| (2) | 功耗 | 82 |
| (3) | 噪声容限和逻辑摆幅 | 82 |
| (4) | 集成度 | 82 |

| | |
|--------------------------------------|-----------|
| (5)数字工艺的选择 | 83 |
| 3.2.2 模拟技术的性能比较 | 83 |
| (1)跨导 | 83 |
| (2)电压增益 | 84 |
| (3)特征频率 | 84 |
| (4)体效应 | 85 |
| (5)互补器件 | 85 |
| (6)噪声性能 | 86 |
| (7)失调电压 | 86 |
| (8)模拟技术的选择 | 86 |
| 3.3 数字与模拟兼容的器件结构和工艺 | 87 |
| 3.3.1 单一器件工艺的数字与模拟兼容 | 87 |
| (1)NMOS 工艺 | 87 |
| (2)CMOS 工艺 | 89 |
| (3)I ² L/双极工艺 | 90 |
| 3.3.2 CMOS,NMOS 和双极型的数字与模拟兼容技术 | 91 |
| 3.4 横向双极性 MOS 晶体管 | 92 |
| 3.4.1 器件的结构和工作状态 | 92 |
| 3.4.2 横向双极性 MOS 管的特性 | 94 |
| 参考文献 | 98 |
| 4 低压与高压兼容的工艺和电路 | 99 |
| 4.1 兼容中的隔离和高压器件技术 | 101 |
| 4.1.1 功率集成中的隔离技术 | 101 |
| (1)PN 结隔离 | 101 |
| (2)自隔离 | 102 |
| (3)介质隔离 | 103 |
| 4.1.2 高压功率器件技术 | 104 |
| (1)纵向型 DMOS 结构 | 105 |
| (2)横向型高压 MOS 结构 | 105 |
| (3)双极-MOS 复合器件结构 | 106 |

| | |
|--------------------------------|------------|
| (4)互补型高压器件 | 108 |
| 4.2 兼容电路中的高压 MOS 管的工作原理 | 109 |
| 4.2.1 偏置栅高压 MOS 管 | 109 |
| (1)漏漂移区电阻部分的模型 | 111 |
| (2)沟道区部分的模型 | 114 |
| (3)电流-电压特性的计算 | 116 |
| (4)高反压 MOS 管的导通电阻 | 116 |
| 4.2.2 提高 MOSFET 源漏击穿电压的途径 | 118 |
| (1)电场控制板法 | 119 |
| (2)电场限制环 | 128 |
| (3)既有场极板又有场限环的结构 | 134 |
| 4.3 高压 MOS 管的结构设计 | 136 |
| 4.3.1 偏置栅高反压 MOS 管的结构设计 | 136 |
| (1)最佳离子注入量的决定方法 | 136 |
| (2)离子注入量的最佳范围 | 137 |
| 4.3.2 高压 DMOS 管的结构设计 | 140 |
| (1)外延层的最佳参数 | 140 |
| (2)最佳结构参数的设计 | 143 |
| 4.4 低压与高压兼容的电路 | 147 |
| 4.4.1 具有 DMOS 高压输出的硅栅 CMOS 门阵列 | 147 |
| 4.4.2 偏置栅 MOS 高压输出的低高压兼容电路 | 149 |
| (1)等离子显示驱动电路 | 149 |
| (2)等离子数码显示驱动电路 | 151 |
| (3)具有屏蔽源又有源场极的低/高压兼容电路 | 157 |
| 4.4.3 高压电位移器 | 159 |
| 4.5 智能功率集成电路 | 161 |
| 4.5.1 低高压兼容的接口技术 | 161 |
| (1)栅驱动电路 | 161 |
| (2)电位移电路 | 163 |
| 4.5.2 智能化技术 | 165 |

| | |
|---|------------|
| (1) 过流保护电路 | 165 |
| (2) 过热保护功能 | 167 |
| (3) 欠压保护功能 | 169 |
| 4.5.3 MOS 智能型开关电源功率集成电路 | 170 |
| (1) 功率输出调整 VDMOS 管 | 172 |
| (2) 运算放大器和电压比较器 | 173 |
| (3) 频率、幅度可调的锯齿波电路 | 174 |
| (4) 功率 MOS 管的充电泵电路和软启动电路 | 176 |
| (5) 内部 10V 工作电源和 3.5V 基准电压的获取电路 | 176 |
| (6) 功率输出级的结构和设计 | 177 |
| 参考文献 | 179 |
| 5 异质衬底兼容的器件和电路 | 181 |
| 5.1 硅与砷化镓兼容的器件和电路 | 182 |
| 5.1.1 Si 与 GaAs 的材料兼容 | 182 |
| (1) Si 与 GaAs 的性能比较 | 182 |
| (2) GaAs/Si 兼容的意义 | 182 |
| (3) GaAs/Si 兼容工艺技术 | 184 |
| (4) GaAs/Si 外延中遇到的障碍 | 184 |
| 5.1.2 Si 与 GaAs 兼容的器件和电路 | 187 |
| (1) GaAs/Si 兼容材料的器件 | 187 |
| (2) Si 器件与 GaAs 器件的单片兼容 | 189 |
| 5.2 硅锗结合技术 | 190 |
| 5.2.1 硅锗异质结双极晶体管(HBT) | 192 |
| (1) Si/Si _{1-x} Ge _x 异质结双极晶体管特性 | 192 |
| (2) Si/SiGe HBT 的工艺 | 195 |
| 5.2.2 调制掺杂场效应晶体管(MCDFET) | 197 |
| 5.3 超导体半导体兼容技术 | 198 |
| 5.3.1 低温微电子学的发展 | 198 |
| (1) 改善二级效应、进一步提高集成度 | 199 |
| (2) 器件、电路和系统的最优化 | 200 |

| | |
|-------------------------|-----|
| (3)超导元器件的出现 | 201 |
| 5.3.2 超导/半导体兼容技术 | 201 |
| (1)超导器件与半导体器件的性能比较 | 201 |
| (2)超导场效应晶体管基本结构 | 201 |
| (3)超导/半导体兼容器件 | 204 |
| (4)超导/半导体兼容电路 | 205 |
| 5.4 硅同其它材料的兼容 | 206 |
| 5.4.1 硅上生长碳化硅和金刚石 | 206 |
| 5.4.2 有机半导体/硅异质结构 | 208 |
| 5.5 真空微电子学 | 210 |
| 5.5.1 真空微电子技术的特点 | 211 |
| 5.5.2 真空微电子器件 | 214 |
| (1)关于真空微电子管几何尺寸和真空气度的考虑 | 215 |
| (2)电击穿和渡越时间的考虑 | 216 |
| (3)功率容量 | 217 |
| (4) $I - V$ 曲线 | 217 |
| (5)跨导与增益 | 220 |
| 5.5.3 真空微电子器件结构与工艺 | 221 |
| (1)微电子冷阴极 | 221 |
| (2)器件制造工艺 | 223 |
| 5.5.4 真空微电子器件的应用 | 224 |
| (1)平板显示器件 | 224 |
| (2)高频管、微波管 | 225 |
| 参考文献 | 227 |

1 集成电路兼容技术引论

集成电路兼容技术的出现是固体集成电子学发展的必然结果。随着集成电路向系统集成、超大规模集成、超高速、微功耗和多功能化的发展，人们越来越感到使用单一有源器件和工艺，单一衬底材料和物理效应难以达到预期的目的。

从本世纪 70 年代开始，集成电路从单元电路发展到子系统甚至全系统（整片）集成。在向超大规模集成的发展过程中，“系统集成”的概念正在兴起，“系统集成”的明显特点是多功能集成，原来传统的集成电路二大类——模拟和数字的分界线随之消失，出现了各种各样把模拟电路和数字电路用各种兼容技术集成在同一芯片上的具有“模拟—数字”功能的大规模集成的发展方向。如要同时集成传感器，放大器，比较器，电压源，模拟开关，A/D, D/A 转换器，编译码器，滤波器，存储器和微处理器等功能的电路。要把这么多电路功能集成在一块，由于各功能电路所担负的任务不同，要使每种功能电路性能尽可能处于最佳，则必须配以相应的最佳器件和兼容的工艺技术。

在数字集成电路向高性能化发展的过程中，人们希望得到高集成度、高速、低功耗和强抗干扰的优越性能，而在模拟集成电路向高性能化发展的过程中，人们一直企求希望同时获得好的交直流特性。而对于系统集成而言，就要求同时具有优越的数字和模拟功能。集成电路兼容技术的研究就为获得这种优越性提供了很好

的途径。

本章首先叙述兼容技术的概念,指出集成电路技术的发展是一部兼容器件技术的发展史。

接着通过对各类大规模和超大规模集成器件电路特性的定性分析以及剖析它们的速度、功耗和集成度之间的矛盾以后得出,兼容器件技术是导致电路特性、速度、功耗和集成度综合取优的理想方案。在分析速度、功耗和集成度的综合取优时,我们引入了优值系数 K_1 作为数字电路性能优值化的半定量标准。

进而我们依据模拟集成电路获得交直流电路参数同时取优的考虑,也引用了相应的优值系数 K_2 ,并以集成运算放大器为例,计算了国内外典型产品的优值系数 K_2 。结果表明,良好优值系数 K_2 的获得正是兼容器件技术应用的结果。

最后在综合分析数字和模拟集成电路优值的基础上,提出“系统集成”的优值化问题,并讨论了当今超大规模集成的主流技术,指出最有发展前途的兼容器件技术。

1.1 集成电路的兼容技术

兼容意味着在同一个环境下可以并存。在集成电路技术中所指的兼容通常有四方面的含义:其一为同一芯片上器件结构的工艺兼容;其二为同一芯片上电路功能的兼容;其三为同一芯片上物理效应的兼容;其四为同一芯片上异质衬底材料的兼容。

在同一个芯片上器件结构工艺兼容的构思是单片集成电路诞生的催化剂,这个构思者正是英国皇家雷达研究所著名科学家达默。事隔六年后的 1958 年,美国伊利诺斯州立大学电机工程系毕业的年青工程师杰克·基尔比首先实现了达默构思的雏型,发明了固体电路;仅隔一年,美国仙童公司的鲍勃·诺伊斯和戈登·穆尔正式完成了 NPN 晶体管,基区扩散电阻和电容单片兼容集成

电路的发明。肖克莱等发明晶体管是固体物理学发展的飞跃，是对固体量子效应和工程应用深刻理解的结晶。而达默，基比尔，诺伊斯和穆尔发明集成电路是固体电子学发展的飞跃，是对半导体器件物理原理、材料的性质和加工技术深刻理解和掌握的结晶。从发明晶体管到发明集成电路是质的飞跃，正是这种飞跃导致了今天集成电路的惊人进步，在 $16 \times 5\text{mm}^2$ 芯片上采用亚微米工艺($0.5 \sim 0.6\mu\text{m}$)，实现集成 3400 万个元器件的 16MDRAM，千兆位的 DRA 不久也会问世。

从 1959 年发明集成电路以来，到进入超大规模集成电路时代，仅 30 多年时间，集成电路得到异常迅速的发展。几乎每一个进展都和器件结构的工艺兼容的推进联系在一起，继 NPN 管和基区扩散电阻，MOS 电容单片兼容以后，在同一个芯片上相继地出现了纵向和横向 PNP 晶体管、超高电流增益晶体管、结型和 MOS 型场效应晶体管、并合晶体管(I²L)、电荷耦合晶体管、静电感应晶体管、横向和纵向 DMOS 晶体管、稳压管等等的组合。综括起来就是双极型晶体管(BJT)自身兼容，单极晶体管或场效应晶体管(FET)自身兼容，BJT-FET 之间的兼容，BJT-FET 和电阻 R 及电容 C 等无源元件的兼容。人们希望在对热扩散或离子注入，外延和光刻等基本工序不作或少作修改的情况下实现以上各种器件和元件的单片兼容，以做到低成本地实现电路优值性能，提高性能价格比。正是这种诱惑力一直激励着兼容器件技术研究的不断发展，推动着集成电路的飞跃发展。

在同一个芯片实现不同电路功能的兼容首先是分别在数字集成电路和模拟集成电路内部进行的，接着在数字量和模拟量变换的交界区进行，再从模拟到数字和数字到模拟构成的系统中进行。在系统集成中，从本质上说是要处理模拟量和数字量两种不同的功能，而个别涉及到某一集成系统所要处理的信息功能则是多种多样的。这种发展的直接结果是导致超大规模集成电路的飞跃发

展,而它的主要原动力则来自人类社会中微处理机和微型计算机的广泛应用。

在同一个芯片上实现不同物理效应的兼容将会导致固体微电子学深刻的革命。众所周知,固体电子学的集成化技术首先是从半导体集成电路开始的。随后不久,相继地出现了超导体集成电路、光集成电路、声表面波集成电路和磁集成电路等等。它们在发展各自的工艺技术和电路理论中,充分地从先驱者半导体集成技术中吸取了帮助。这种电、光、声、磁、热集成技术的发展源于对固体的物理性质有着深刻的理解和掌握了高超的制造技术,是人类控制固体材料中各种元激发或者说准粒子运动规律研究的直接结果。现在的发展动向表明,人类在未来的研究中将会力图在单位体积的特定固体材料中最充分地同时利用其所具有的各种物理效应和性质,这自然是一个在单块固体材料上使光、热、电、磁、声等物理效应兼容的问题。

在同一芯片上实现异质衬底材料的兼容是利用当前占据微电子技术绝对优势,工艺技术最为成熟的硅材料上兼容具有高速、光电特性的砷化镓(GaAs),超导体等衬底材料,最大限度地发挥电子材料的优越性,使得兼容衬底上的器件、电路和系统具有最佳的性能。

近几年来发展十分迅速的以约瑟夫逊隧道效应超导结为基础的超导电子学已经取得很大的发展。超导模拟集成电路在低噪声、宽频带、低功耗等方面具有特别优越的性能,人们几乎可以把它作为一种超低噪声、超微功耗、无限带宽的集成器件。超导数字集成电路在响应时间,微功耗和高集成度方面也大大优于相应的半导体器件。超导集成器件是以声子和准粒子(固体中的电子)和电子对运动的物理效应为基础的固体器件。最近已经出现由半导体材料作为衬底,以超导体材料作为源极、漏极和栅极,以二氧化硅或氮化硅作为介质的超导一半导体约瑟夫逊结场效应晶体管。这是

半导体效应和超导体效应单片兼容，又是半导体和超导体衬底材料兼容所出现的例证。这种例证的出现意义是十分重大的，因为目前的超导体—半导体—超导体约瑟夫逊结场效应晶体管(JOFET)中的半导体材料都选择高电子迁移率的砷化镓、锑化铟等Ⅱ-V族化合物半导体。而最近已经研究成功的由高纯GaAs与掺有杂质硅的N型AlGaAs制造的异质结晶体管(HEMT)的迁移率(在常温300K下)达到 $6.2 \times 10^3 \text{ cm}^2/(\text{V} \cdot \text{s})$ ，液氮温区(77K)达 $3.78 \times 10^3 \text{ cm}^2/(\text{V} \cdot \text{s})$ ，如果进入更低的可以允许的低温区(在半导体中多数载流子不被冻结的温区)，则迁移率还会有更大的提高。当利用这样的半导体材料构成JOFET以后，可以设想其性能和应用将会在固体微电子学中出现更优越的地位。

已经有20多年发展历史的激光器，在半导体领域中也已有很大的发展。这种以某种人为的办法使得某一高能级上的粒子大于某一低能级上粒子数，即呈粒子数反转状态，则由于受激发射效应开始占优势，就产生了对入射电磁辐射信号产生相干放大作用的激光器与集成光学和半导体集成技术兼容，将有可能制成高性能的光学模拟集成电路、光学数字集成电路、光学微处理机和光学计算机，它们正是电子、空穴和光子等并存作用的器件。再有最近在深入开展研究的光激载流子在半导体上激发声表面波的物理效应有可能导致“声激射器”的诞生，它有可能提供一种提高频率(大于GHz)的声子相干放大器，当一束光照射在半导体上，如果光子能量等于或大于能带间隙，则被吸收的光量子便有一部分不再以发光的形式重新发射出去，而是以非辐射跃迁发射声子的形式返回基态，这是一种光生声效应，激声器的制成并集成化将是半导体材料中电子、空穴、光子和声子物理效应的综合利用。

还有其他固体物理效应并存而构成兼容器件的实例。比如半导体传感器及其集成电路都是利用磁敏、热敏、光敏、压敏、气敏等物理效应(有时还包括某些化学效应)构成的兼容器件。

当我们可以在一片或一块固体材料上自如地同时直接控制到电、热、磁、声和光学物理效应从而获得放大和开关性能以后，自然界各种模拟量本来必须归一化到电学量才能被电子技术进行处理的过程将会大大简化。相应的综合能耗也大大减小。这个目标的实现将对人类科学技术的发展具有相当深远的意义。

1.2 数字电路的优值系数与优值型 VLSI

在 LSI, VLSI 的发展和研究中，广泛地使用着各种双极型器件和场效应晶体管器件，从总括电路性能各方面要求来看，每种器件只能在电路的某些性能上占有优势，不可能样样性能取优。表 1-1 列举了双极型器件和 FET 器件某些性能的比较。在表中我们把电路性能分为基本的（即不管是数字电路还是模拟电路都具备的），数字的和模拟的三部分。BJT 以 ECL 和 I²L 为代表，模拟 IC 中的 NPN 晶体管电路性能和逻辑 ECL 相当，I²L 也可偏置在线性区作模拟集成电路工作。FET 以 E/D NMOS 和 CMOS 为代表。

从表 1-1 不难看出，无论是对于数字电路、还是模拟集成电路、还是数字和模拟兼容的集成电路，要使在电路性能上竭力取优，只有在不同使用场合配以不同器件，而将这些不同器件在同一芯片上单片集成，使电路性能最佳化，这必将导致兼容器件技术的需求和发展。

发展 LSI, VLSI 数字电路技术的主要要求是：1) 高密度（每门的芯片面积小）；2) 低门功耗；3) 极低的动态开关能量（速度功耗乘积小）；4) 高速度（很小的门传输延迟）；5) 高的工艺成品率。高性能的 VLSI 电路应提出这样的要求。

图 1-1 表示了 CMOS, E/DNMOS 和双极型三种器件结构的功耗与每门传输延迟时间的关系。正如表 1-1 和图 1-1 所表示的那样，CMOS 最适宜于 VLSI 数字领域，而 NMOS 由于它具有非