

国外大规模集成电路新技术概况

(内部资料)

上海市仪表电讯工业局科技情报研究所

一九七九年十二月



国外大规模集成电路新技术概况

集成电路技术在日益增长的需求下,以其它领域少见的速度获得了飞跃的进展。从其出现到现在的近二十年里,集成电路经历了从小规模到中、大规模,直至目前正在发展的超大规模这几个阶段。由于集成电路具有优异的功能,而且成本越来越低,所以其应用范围已经广泛渗透到人类活动的各个领域,并成为现代电子技术的一个极其重要的基础。在促进人类科学技术各个领域迅速发展的同时,集成电路技术本身也已经成为科学技术万能的“集大成者”。现代科学技术的许多重大发明都被迅速用于集成电路技术的革新中去。

集成电路迅速发展主要标志是单片集成度的迅速提高和单门(逻辑电路)价格的显著下降。自从七十年代以来,集成度的提高大致是每年翻一番。例如,目前存储器的集成度大约是六十年代中期的一万倍左右,而单门价格也同时下降了一万倍左右。

一般来说,提高集成度的主要途径是:(1)改进电路结构;(2)扩大芯片的集成规模;(3)减小元件的几何尺寸。到目前为止,电路结构上的改进余地已不多。例如,在存储器方面已经进入单管单元结构阶段。扩大芯片的集成规模就要求硅片进一步无缺陷化,这对材料制备提出了更高的要求。

近年来,人们在提高集成度方面作了许多努力,特别是研究了许多新的超精细制造工艺来取代传统的制造工艺,广泛采用投影式曝光代替接触式曝光,光源采用比紫外线波长长的远紫外线、X射线、电子束及离子束等;而刻蚀工艺正在逐步用干法工艺取代原来的湿法工艺。此外,为适应双极型集成电路均匀薄外延层的需要,近年来国外在外延工艺中逐步采用低压及低温技术;在介质膜生长工艺方面,采用了低压CVD、等离子CVD等低温工艺;在氧化工艺方面,采用了高压氧化工艺以及在氧化过程中掺入三氯乙烯(TCE)或三氯乙烷(C33),以代替氯化氢,从而获得更佳的氧化效果;在掺杂工艺方面,离子注入技术日益完善,并逐步扩大应用面;在金属化布线工艺方面,溅射技术用于金属膜淀积所具有的优点正在受到人们的重视,还有在集成电路中采用合金材料代替铝金属化的技术等。

本文对国外近年来发展及应用较快的集成电路制造新工艺加以简要的介绍。

外 延 工 艺

外延是双极型器件的基础工艺。随着新型结构集成电路的出现,外延工艺的应用已扩大到MOS工艺中。例如,对于最近几年迅速发展起来的VMOS集成电路来说,外延工艺就非常重要。另外,在硅-蓝宝石(SOS)器件中也需要运用外延工艺。

在要求提高器件性能的同时,对外延工艺也提出了更高的要求。例如,双极型LSI正在向薄外延发展,即向1~2微米甚至亚微米方向发展。在这种场合下,要求外延层具有很高的均匀性和无缺陷。在外延层极薄的情况下,需要尽量减少工艺过程中的自掺杂效应。为解决这一问题,目前发展的方向是采用低温低压的外延工艺,例如低压外延和分子束外延等。

(一) 低压外延

低压外延通常是在 $0.05\sim 0.2$ 大气压下进行的, 采用圆筒形外延炉。为避免低压气体放电对硅片的形响, 一般不用高频加热方式, 而采用红外线辐射加热方式。实际情况是, 采用低压外延工艺后, 不仅能减少外延过程中的自掺杂现象, 同时在提高加工能力方面也很有希望。目前, 低压外延工艺在国外开始进入实用阶段。

(二) 分子束外延

分子束外延也是为适应高纯度薄外延层的需要而发尸起来的。这种外延方法具有能精确控制外延层厚度, 重复性好, 生长温度低, 能制得陡峭的掺杂分布剖百等优点。目前, 国外研制的这类外延设备种类较多, 但基本原理相似。它是在超高真空环坩内, 使薄膜组分元素和掺杂元素经过加热的喷射系统以分子束形式连续打在衬底表面, 从而在衬底表面淀积成单晶薄层。

分子束外延的主要缺点是生长速率慢, 设备比较复杂, 成本也较高, 因而在集成电路中的实际应用尚需一番努力。目前, 国外常将它用于制作微波 $P^{+}nn^{+}$ 二极管。

除了上述外延方法外, 还有电子束外延及离子束外延等, 但在实用性方面都还不太理想。

介质膜生长工艺

介质膜生长工艺是集成电路制造过程中的一项重要工艺, 它在集成电路中常起掩蔽、钝化等作用。在集成电路向高密度、高集成度发尸的过程中, 特别是采用多层布线之后, 作为层与层之间的绝缘膜和布线上的钝化膜, 必须解决在低温条件下的生长工艺。近年来, 在不断改进原有各种生长技术的同时, 又发尸了一些新的生长技术。

(一) 低压化学汽相淀积 (简称LPCVD)

低压化学汽相淀积工艺是近年来在常压化学汽相淀积基础上发尸起来的介质膜淀积技术, 目前已被广泛用于淀积多晶硅、氮化硅、二氧化硅及磷硅玻璃等薄膜。从长远看, 它将逐步代替常压化学汽相淀积工艺。

低压化学汽相淀积通常是在 $0.5\sim 1$ 托的低压及 500°C 以下低温场合生长介质膜。一般不用携带气体。使用的反应气体及反应温度按所淀积的介质膜性质的不同而异。

同常压化学汽相淀积工艺相比, 低压化学汽相淀积工艺的主要优点是生长膜的均匀性好, 有利于提高成品率。另外, 由于它采用了硅片直立式密集装片, 具有很高的装片密度, 从而不仅提高了生产效率, 同时也减少了杂质微粒在硅片表面的淀积。目前, 在采用低压化学汽相淀积工艺中, 介质膜生长速率稍低于常压化学汽相淀积的速率。但是, 由于它一次装片可达200片, 故生产效率还是相当高的。

(二) 等离子化学汽相淀积 (简称PCVD)

等离子化学汽相淀积工艺是最近几年发尸起来的低温生长介质膜的方法。等离子化学汽相淀积工艺通常用平行板式装置, 如氮化硅的淀积是使用 $\text{SiH}_4/\text{N}_2\text{O}$ 或 SiH_4/NH_3 等混合气体。其生长速率与混合气体的成份比及射频功率的大小有关。

目前国外的PCVD装置, 已采用反应室与等离子放电室分开的方法, 从而可以不必担心等离子体轰击器件表面而产生的有害影响, 同时, 还有利于硅片的温度控制, 所以, 和其它低温淀积介质膜工艺相比, 等离子化学汽相淀积工艺具有淀积温度低、台阶复盖特性好、表

百缺陷少等优点。另外，在生长速率上要比低压化学汽相淀积工艺快得多。特别是由于该工艺能在 $250\sim 300^{\circ}\text{C}$ 的低温下生长钝化膜，因而极其适用于铝布线工艺之后的器件表面钝化。目前在国外，以等离子化学汽相淀积技术生长氮化硅介质膜的工艺，已经广泛使用于器件封装前的表面钝化。由于采用了这种钝化工艺，器件即使在使用廉价的塑料封装时，也不必担心因污染引起的性能下降。另外，以这种工艺生长二氧化硅及磷硅玻璃膜的方法，也在逐步进入实用阶段。

（三）高压热氧化

高压热氧化工艺是在常压热氧化基础上发尸起来的。进行高压热氧化的设备，需采用特殊的耐高压炉管。一般是采用氢气与氧气燃烧合成的方法来提供无污染的水汽，使硅片在 $800^{\circ}\text{C}\sim 1000^{\circ}\text{C}$ 的温度范围内进行高压氧化。组合气体在管内的气压约七个大气压左右。

与普通热氧化工艺相比，高压热氧化工艺具有较高的热氧化速率，尤其在生长较厚氧化膜（如MOS器件场氧化膜）时，使生产效率大大提高。例如，在生长 $1.6\mu\text{m}$ 厚的二氧化硅膜时，处于 950°C 、一个大气压的生长条件下需要15小时左右。然而，在高压场合下仅需2个半小时。另外，由于氧化速率高，不仅减少了杂质受热再扩散的程度，同时也大大抑制了氧化过程中造成的各种表面缺陷及避免了大直径硅片长时间高温处理所产生的形变。

（四）掺三氯乙烯或三氯乙烷气体的氧化

在氧化工序中，为了降低氧化层下硅的表面态密度、减少层错等目的，通常在氧化过程中掺入氯化氢气体。近几年来，国外普遍采用三氯乙烯（简称TCE）代替氯化氢的氧化工艺，并采用TCE对炉管系统进行“冲洗”，在同样改善氧化层表面态的情况下，TCE比HCL具有安全性好、腐蚀性小及操作简便等优点。最近又有报导以 $1:1:1$ 三氯乙烷（简称C33）代替氯化氢的氧化工艺。据称，这种氧化在对人体的生理影响上更优于使用三氯乙烯和氯化氢。

曝光技术

在集成电路向高密度发尸中，曝光技术始终被称之为精细加工技术中的关键。随着集成电路向超大规模发尸，必须逐步减小基本图形的线条宽度。目前，国外在大规模集成电路制备中对 $3\sim 5\mu\text{m}$ 的线条已具有成熟的加工水平，而在超大规模集成电路及特殊器件的研制中，正向 $1\mu\text{m}$ 方向发尸。人们为了实现这样的加工精度，一方面进一步完善原来的曝光技术，例如采用投影曝光代替接触式或接近式曝光。另一方面，近年来国外还逐步发尸了远紫外线曝光、电子束曝光、X射线曝光等技术，最近又开尸了将离子束用于曝光工艺的研究工作。目前各种曝光技术处于同时发尸和互相竞争的状态，发尸程度也不相同。另外，从性能上来说，各种新发尸的曝光技术都各有所长。表1示出了各种曝光方式性能的比较情况。

在曝光技术问题上，除了要考虑到各种不同方式曝光所能达到的精度外，在实际情况下还必须考虑到设备的简易程度、加工效率和成本等经济效果方面的问题。另外，掩膜和光刻胶等问题也是一些重要的因素，有时甚至成为决定性的因素。

（一）紫外线分步重复投影曝光

目前，在不断研制采用新型光源曝光的同时，国外仍继续在改进原有的紫外线曝光技术。其中最常用的方法是，以投影式曝光代替接触式或接近式曝光。由于在投影曝光时，掩模与硅片不接触，这样就消除了涂在硅片表面的抗蚀剂膜被损伤的问题，使电路成品率显著

表1 各种曝光方式性能比较

曝光类型	曝光方式	优点	缺点
紫外线	接触	技术成熟、设备简单	成品率低,
	1:1投影	成品率高	分辨率低。
	1:10缩小分步重复投影	成品率高、分辨率较高	设备复杂、速度稍慢
远紫外线	接触或投影	利用原有技术、设备简单、分辨率高	对准方法需改进
电子束	扫描	高分辨率	速度慢、设备复杂
	1:1投影	复印速度较快	对准精度差
	缩小分步重复投影	高分辨率	设备复杂、掩模制作困难
	可变面积扫描	复印快、分辨率高	
X射线	接近曝光	分辨率极高	速度慢、对准困难 设备复杂、掩模难做
离子束	投影或扫描	分辨率极高、灵敏度高	掩模制作困难

提高,同时也大大延长了掩模本身的寿命。

投影曝光可分为 μ 寸(1:1)投影方式和缩小(常用10:1)投影方式两种。 μ 寸投影由于分辨率较低,正逐步被取代,而缩小投影方式因具有很高的加工精度,正在逐步扩大应用,尤其被用于制作精度要求较高的器件。以这种曝光方式对硅片曝光时,一般都采用分步重复的形式,通常制成的这种曝光设备,都能在每次曝光部分管芯后自动移位并自行对准。由于这种方式曝光,每次曝光硅片表面很小面积,这样就改善了因光学透镜系统的偏差及硅片不平歪等原因而导致的曝光精度误差,从而提高了精度。国外已用这种曝光方法制成了最小线宽为2微米的64千位MOS随机存取存储器。一般认为,若能避免机械步进振动对精度的影响,使用该曝光法,将能最终达到1微米的加工精度。从而使古老的紫外线曝光技术获得了新的生命力。到目前为止,国外在制造高集成度的器件方面,以采用这种曝光方式居多。这种曝光方式的缺点是,设备较复杂,成本也较高。另外,速度也比一次性曝光方式慢。据最近报导,国外已研制成新型快速投影曝光设备,可以克服上述缺点。

(二) 远紫外线曝光

近年来,人们考虑到采用普通紫外线进行曝光,几乎已达到其波长运用的极限值,而开始研究采用远紫外线进行曝光。所采用的远紫外线的波长约为普通紫外线的一半(约0.2~0.3微米),而且可以充分利用原来的紫外线曝光技术,因而在技术上不存在新的问题,只要将已经掌握的曝光技术中的部分地方变更一下,就能直接加以利用。远紫外线曝光一般采用合成石英或熔融石英作为掩模材料,前者对远紫外线的透射率较高,但价格昂贵。通常以铬或铝作为膜材料。铬膜的机械强度较高,而铝膜的反射率高,对透射部分的吸收性能较好,能获得较大的反差,并且膜层可以做得较薄。进行远紫外线曝光时,通常采用电子束光刻胶,也有使用远紫外线曝光专用光刻胶的。为了缩短曝光时间,近来,人们一方面在电子束

光刻胶(例如具有高分辨率的PMMA胶)中掺入增感剂以提高感光灵敏度,另一方面还研制了高效率的充氩~汞气体的发光灯,从而使曝光时间缩短到1分钟以内。远紫外线曝光在掩模与硅片完全紧密接触的情况下,可以获得0.5微米线宽的图形,从而进入亚微米领域。在实际使用中,为防止掩模与硅片接触引起的缺陷,常采用接近式曝光,这样虽然分辨率会稍微降低,但是一般在掩模与硅片间隔8微米时,分辨率仍可达到1微米左右。另外,接触式远紫外线曝光也可应用于套刻次数较少,并且对分辨率的要求比之成品率要求更高的器件,如声表面波器件或磁泡器件的曝光。

一般认为,远紫外线曝光因光学材料等的限制,要构成高精度透射系统和制作缩小式分步重复投影曝光系统是不可能的。据最近报导,国外已制成的全反射型远紫外线曝光设备具有分辨率为1微米,每小时可加工60片125毫米直径硅片的能力,从而达到了实用程度。

目前,国外对于远紫外线曝光技术的评价有很大分歧,一种观点认为,这种曝光技术对现今正向超大规模集成电路方向发展的趋势来说是没有前途的;另一种相反的意见则认为,全反射投影方式的远紫外线曝光,将会成为今后几年制造集成电路的主要曝光形式。

(三) 电子束曝光

电子束曝光的研究工作是几乎和集成电路的发展同时开始的,但发展速度始终不快。主要是未能解决其实用性及效率问题,近年来,由于超大规模集成电路迫切需要解决1微米乃至亚微米线宽图形的曝光设备,从而促使人们加紧对这项技术的研究。目前,它在性能上和实用性方面已大大提高。例如,美国IBM公司用1毫微米直径的电子束已经成功地试制出线宽只有12毫微米的图形。有人认为,在今后二、三年内,将会有采用电子束曝光技术制成的集成电路出售。

电子束曝光有两种基本方式。一种是投影方式。它又可以分成原寸投影和缩小投影方式。另一种是扫描式,它也可以分为光栅扫描、矢量扫描和可变面积扫描等方式。

1. 原寸投影曝光

原寸电子束投影曝光系统的基本工作原理如图1所示。首先,在石英板上形成金属薄膜图形,并在其上覆盖一层50~100埃厚的光电阴极材料,例如碘化铯等,这样就形成了光电阴极。与它平行放置的硅片作为阳极。当紫外线均匀照射光电阴极的石英板一侧时,一部分光线被金属膜图形挡去,而没有金属膜图形遮盖的该部分碘化铯,在紫外光的照射上就产生了光电子,光电子在静电场加速和磁场聚焦的作用下,将阴极图形投影到涂有电子束光刻胶的硅片上进行曝光。曝光的对准是利用电子束轰击在硅片上所产生的软X射线,通过预先做好的氧化铝对准记号来进行图形对准检验的。这种曝光方式的主要优点是具有较高的分辨率和对准精度,可制得0.5微米线宽的图形,而且这种一次性曝光方式比逐点扫描有较高的生产效率。

2. 缩小投影式曝光

缩小投影式电子束曝光与紫外线缩小投影式曝光的原理基本相似,它可以将掩模做得较大,然后使掩模图形按需要缩小的比例投影到硅片上去。不同的是,它采用电子束代替紫外线作为曝光源,并且以电子透镜系统代替光学透镜系统。这种曝光方式与电子束扫描方式曝光具有同样的




图1 原寸投影方式电子束曝光原理

分辨率,而且加工效率比扫描式曝光高。现有的这种曝光设备,有对硅片一次性曝光的,也有可以对硅片分步重复曝光的。另外,还有采用以扫描方式投影曝光的设备。据称,这种扫描式缩小投影曝光,可以克服在大面积一次性曝光时电子束的不均匀性,特别是避免了掩模对准上的困难,另外,它还具有能使设备体积缩小等优点。

为了保证精度,电子束通过掩模时必须没有散射,因而需要研制一种无基板金属箔掩模,厚度仅几微米,面积却要30~50平方毫米,这是非常困难的。这也是该方法始终不能实用的主要原因,而且设备也昂贵。

3. 光栅扫描式曝光

光栅扫描式电子束曝光,一般是以电子计算机控制扫描电子束对硅片进行逐行扫描的。电子束通常在电子聚焦系统的作用下,聚焦成0.1微米左右的束斑。由于电子束的波长很射,因而可获得很高分辨率。国外目前已普遍将它用于制作各种光刻用的掩模,所制得的掩模线宽可达1微米精度。以这种曝光方式制作的掩模与用光学曝光方式制作的掩模相比,除了具有分辨率高的优点外,还具有线宽控制好、缺陷密度低等特点,但是,由于目前在各次光刻工序之间的套刻对准精度还远远不能与这种掩模本身的高分辨率相匹配,以至于这样高分辨率的掩模就失去了实用意义,目前较多用在不必要套刻的磁泡或表面声波器件上。另外,逐片扫描太费时间。因而目前还很少将它实际用于生产。

4. 矢量扫描式曝光

矢量扫描式电子束曝光是在光栅扫描式电子束曝光的基础上发尸起来的。它与光栅扫描的主要区别是,电子束只对规定区域扫描。因此,可以直接用来对涂覆光刻胶的硅片曝光。它的加工精度与光栅扫描式相似。这种曝光方式的主要缺点是曝光速度很慢,并且图形越复杂曝光时间也越长,在对整个硅片扫描曝光时,往往需要化费几个小时甚至几十小时的时间。另外,加工精度还受扫描场面积的影响,扫描面积大,产生的偏差也大。故一般在大面积场合需进行分块扫描,但这样又会带来联接精度误差的问题。由于上述原因,目前国外一般都仅仅将它用于研制高密度的新型器件。

5. 可变面积扫描式曝光

电子束用于直接扫描硅片的最有效方法,是近几年发尸起来的可变面积电子束扫描系统,也称为成形电子束扫描系统。它的特点是,用于扫描的电子束具有一个特定形状的截面而不是一个点,由此大大提高了曝光效率。一般用于曝光的电子束面的形状有多种,如方形、矩形、圆形、梯形等。可变矩形电子束曝光的原理见图2。通过第一正方形孔的电子束,经静电偏转并改变位置后射入第2正方形孔,再经过具有缩小偏转和熄灭机构的投影系统投影在硅片上,由此能获得可变面积的电子束。由于这种曝光方式克服了其它扫描方式效率低的缺点,在目前正受到极大重视,并被人们认为是今后在亚微米图形领域中最有希望的电子束曝光方式。




图2 可变矩形电子束曝光原理图

最近,美国IBM公司和TI公司都分别发表

了研制成的可变矩形电子束扫描设备，都能对硅片直接扫描。TI公司的设备能在一小时内加工10~20片直径为75毫米的硅片，最小线宽为1.25微米。

总起来说，电子束曝光技术进入实用阶段的主要障碍是：(1)设备复杂，价格昂贵，往往一台设备的价格就达百万元以上；(2)电子束的散射效应，即电子束照射硅片时会产生少量散射电子，这些散射电子会使邻近区域的光刻胶感光，从而使曝光精度降低；(3)对准困难，特别对于多次套刻的图形操作起来不方便。

(四) X射线曝光

X射线用于曝光的技术是近几年来才逐步开起来的。X射线用于曝光具有如下特点：(1)X射线波长仅数埃，因而不存在影响分辨率的衍射问题；(2)与电子束相比，散射和反射可忽略；(3)能透过灰尘，从而使光刻缺陷大大减少；(4)设备比电子束曝光简单，有利于推广；(5)一次性曝光。

X射线曝光的机理如图3所示，它是一种接近式曝光。当电子束射向金属靶时产生软X射线，并透过特制的能吸收X射线的掩模，最后照射于涂覆光刻胶的硅片上，从而达到曝光目的。

制作用于X射线曝光掩模的工艺较复杂。通常以硅、聚酯树脂、卡普隆等做基础材料，经过相似于制作硅器件的各道工序加工后，形成极薄（一般为几十微米）的掩模，一般以金作为吸收材料形成薄膜图形。

从理论上讲，X射线曝光能获得几十埃线宽的图形。据最近报导，美国麻省理工学院的林肯实验室，利用新的阴影法技术制得的X射线用掩模，经X射线曝光后已获得50埃线宽的图形。但是从实际制作器件的场合来说，最终的曝光精度还受到其它种种因素的影响。目前，X射线曝光技术基本上处于由实验室阶段向实用阶段过渡的过程，人们着重在解决以下几个方面着手：(1)获得高输出能量的X射线源；(2)改进对准方法；(3)有效地制作高精度掩模；(4)制取用于X射线曝光的高灵敏度光刻胶。在79年举行的国际第十五届三束（电子束、离子束、光束）会议中，美国贝尔研究所发表了X射线曝光系统、X射线发生源及X射线曝光用掩模的论文，同时还发表了关于新研制的X射线曝光设备的论文。据称，该设备具有每4分钟加工一片硅片的能力，最小线宽为1微米，加工精度误差为 ± 0.25 微米。一般认为，随着X射线曝光技术的进一步完善，它将成为在超大规模集成电路制造领域复印亚微米图形的重要技术手段。

(五) 离子束曝光

最近，国外在进行离子注入研究的基础上又发展了以离子束进行曝光的研究工作，虽然刚刚开始，但是已经收到了可喜的效果。例如美国科内尔大学利用离子注入装置进行了离子束曝光的实验，具有40KeV能量的 H^+ 离子束，在采用特殊的透明掩模（类似X射线曝光用掩模）及PMMA型电子束光刻胶时，制得了400埃线宽的图形。据报导，离子束曝光较之电子束曝光的优点是，离子在光刻胶内的散射量大大少于电子在光刻胶内的散射，从而使离子束曝光具有极好的精度。值得注意的是，由于光刻胶对离子束的吸收效率远高于电子束，在使用同样的PMMA型光刻胶时，灵敏度可提高二个数量级。离




图3 X射线曝光原理

子束曝光具有与X射线曝光相同的加工超精细图形的潜力。

刻蚀工艺

集成电路制造技术中的光刻工艺主要包括两个方面，(1)以光刻胶在硅片上形成需要的图形，即以曝光为主的图形复印工艺；(2)对显影以后没有抗蚀剂保护的区域的介质膜、金属膜或半导体进行刻蚀。下面谈谈目前国外在刻蚀工艺上的发展情况。

传统的刻蚀工艺，都是以腐蚀性液体对膜材料进行化学腐蚀的方法来实现的，一般将它称为湿法刻蚀。近年来，作为新刻蚀方法的各种干法刻蚀工艺又逐步兴起，并且发展极为迅速。到目前为止，适应刻蚀各种膜的干法工艺都相继进入实用阶段，并有取代湿法刻蚀工艺的趋势。

实践证明，干法刻蚀工艺较之湿法刻蚀工艺主要有如下优点：(1)精度高；(2)成品率高；(3)工艺简单；(4)适于自动化生产；(5)安全性好。

目前用于集成电路的干法刻蚀工艺大致可分为三类：(1)化学反应刻蚀方式，如等离子刻蚀；(2)物理刻蚀方式，如离子刻蚀；(3)兼有化学、物理反应的刻蚀方式、如等离子溅射刻蚀。各种干法刻蚀工艺的特性比较见表2。

表2 各种干法刻蚀工艺的性能比较

项 目 \ 种 类	等 离 子 刻 蚀	溅 射 刻 蚀		离 子 束 刻 蚀
		反 应 性	惰 性	
气体压力(托)	0.1~10	$10^{-1} \sim 10^{-3}$	$10^{-1} \sim 10^{-3}$	$10^{-5} \sim 10^{-8}$
刻蚀气体	$\text{CF}_4, \text{O}_2, \text{CCl}_4$ 等	$\text{CF}_4, \text{CCl}_4, \text{O}_2$ 等	Ar	Ar
刻蚀机理	化学反应	化学物理反应		物理反应
最小刻蚀线宽	1微米	0.2微米	0.1微米	0.1微米
选 择 法	大	中	小	小
硅片损伤程度	小	中	大	大

等离子刻蚀

通常，等离子刻蚀硅片表面层的工艺是在压力为0.1~10托的石英反应器内进行的。反应气体的组成随被刻蚀膜材料的性质不同而异。给反应器外的电极加上高频电压之后，反应气体就在反应器内放电产生等离子体，等离子体中的游离基团与刻蚀材料发生化学反应，从而达到刻蚀效果。

在现有的干法刻蚀工艺中，等离子刻蚀法具有刻蚀选择性(即，需要刻蚀掉的膜材料与不需刻蚀掉的衬底材料的刻蚀速率之比)大的显著优点，因而首先在生产上获得实际应用。等离子刻蚀设备大致有三种形式，即圆桶式、平行电极式和分离式。

圆筒式等离子刻蚀是最早出现的一种刻蚀方式，其设备结构原理见图4。它是常用的一

种干刻蚀方式，应用面也很广，特别是对于硅、多晶硅、氮化硅膜具有良好的刻蚀效果。另外，这种刻蚀法还能刻蚀Ti、Ta、Mo、W、Cr等多种材料，并且还能在同一装置中以氧等离子体剥离光刻胶，使整个刻蚀工艺变得更加简单。圆筒式刻蚀法的主要缺点是，对二氧化硅膜的刻蚀速率较低，而且不能用于刻蚀铝，其刻蚀速率的控制及均匀性也不如平行电极式。目前，这种刻蚀方式已有逐步让位于平行电极式的趋势。

平行电极式等离子刻蚀设备是在圆桶式设备基础上改进而发起来的，其结构原理见图5。由于它利用了加速电场的作用，从而促进了化学反应。这种刻蚀法能以每分钟1,000埃的速率刻蚀多晶硅、氮化硅和二氧化硅，并且还能刻蚀铝以及其它合金布线材料等。在刻蚀铝时，通常采用 CCl_4 或 BrBr_3 的等离子体，同时需输入氦气等惰性气体，以保护硅片上的光刻胶。采用这种方式刻蚀铝布线可形成2~3微米线宽的图形，转度比通常湿法刻蚀工艺提高了一倍。由于平行电极式等离子刻蚀法的显著优点，正在被广泛采用。

圆筒式和平行电极式刻蚀工艺都存在着因等离子体轰击而损伤硅片的问题，特别在用于MOS器件场合，有可能影响阈值电压。另外，如何准确地监控刻蚀程度也需要进一步研究。

去年以来，日本东芝公司又发明了将等离子产生室与反应室分离的设备，其结构原理见图6。这种刻蚀工艺先在等离子产生室内利用微波激发 CF_4 和氧组成的混合气体，形成等离子体，然后使等离子体经管道输送到与等离子产生室分离的反应室，这样就能显著减小硅片上光刻胶和硅片本身受幅射引起的损伤。该刻蚀设备还能通过观察刻蚀时硅表面发出的荧光来确定刻蚀程度并加以控制。

等离子刻蚀工艺属于化学刻蚀法，因而在对硅片表面膜层选择刻蚀时，不可避免地会产生钻蚀现象。但是，这种钻蚀程度比起湿法刻蚀工艺已经有较大的改进。将这种工艺用于当前的大规模集成电路的刻蚀中去是不成问题的。目前，采用这种工艺方法已能刻蚀最小线宽为1微米的图形。当然，对于今后超大规模集成电路所需的亚微米刻蚀转度来说，现有的工艺水平还是不能胜任的。

(二) 溅射刻蚀




图4 圆筒式等离子刻蚀设备结构原理




图5 平行电极式等离子刻蚀设备结构原理




图6 分离式等离子刻蚀设备结构原理




图7 溅射刻蚀设备结构原理

溅射刻蚀设备的结构原理如图7所示,在真空度为 10^{-3} 托的反应室外围加上高频(13.56 MHz)电场,使反应气体等离子化,这些离子经靶电极附近的电场加速后,垂直冲击需刻蚀的硅片表面膜层,使被刻蚀膜材料产生反溅射从而起到刻蚀效果。

溅射刻蚀有两种形式:使用氩气等惰性气体的惰性溅射刻蚀,具有刻蚀精度极高的优点,但因刻蚀选择性太差及刻蚀速率太慢,因而很少用于集成电路的刻蚀工艺中去;使用碳氟化合物的反应溅射(也称等离子溅射)刻蚀,刻蚀速率较快,适用于在集成电路中进行微细刻蚀。反应溅射刻蚀工艺是一种兼有化学及物理反应的刻蚀方法,以这种工艺刻蚀硅片表面膜层时,基本上不产生钻蚀现象,因而在刻蚀精度上优于上述等离子刻蚀法。采用这种工艺能刻蚀最小线宽为0.2微米的图形。另外,反应溅射刻蚀还具有与平行电极式等离子刻蚀大致相当的刻蚀功能,它常被用于刻蚀铝、二氧化硅、铬等薄膜。目前,反应溅射刻蚀在国外已付诸实用。由于它所具有的良好刻蚀性能,被认为是在超精细加工领域内很有前途的一项刻蚀工艺。

(三) 离子刻蚀

离子刻蚀设备的结构原理见图8。这种刻蚀工艺与反应溅射刻蚀工艺不同的是,它仅仅利用从等离子体中分离出来的加速离子实现对膜材料刻蚀,一般采用氩气等惰性气体的离子。离子刻蚀的过程是:输入气体经放电作用离子化后在电场中加速,加速后的离子经中性白热丝中性化之后,冲击作为靶的硅片表面,从而使被刻蚀膜材料反溅射。图中所示的栅极起静电透镜作用,它使离子流平行冲击靶面,并起到使刻蚀室保持高真空($10^{-4}\sim 10^{-5}$ 托)的作用。离子经中性化后能避免被加工硅片带电,倾斜放置硅片的材料台则能控制刻蚀的形状和速率。目前,国外正在研究集束离子,并设置能精确控制偏转的机构,以图达到在不需要掩模的情况下能直接刻蚀硅片表面膜层。

由于离子刻蚀工艺是以机械铣削方式刻蚀硅表面膜层的,因而刻蚀选择性很小,即能对各种材料刻蚀。在现有各种刻蚀方法中,离子刻蚀工艺能获得最细微的图形,最小图形线宽可达0.1微米。离子刻蚀工艺的主要缺点是,在高真空下被加速离子冲击后,光刻胶会硬化,从而使图形尺寸发生变化。另外,由于这种刻蚀方法对材料的选择性很小,在刻蚀薄膜的过程中也同样刻蚀硅衬底材料。这些缺点是这项工艺实际应用于集成电路制造中去的障碍,也是今后的主要研究方向。

(四) 其它刻蚀方法

其它刻蚀方法有激光刻蚀、气体刻蚀、剥离法等。

激光束刻蚀是以热能刻蚀膜材料的方法。近年来,有将激光束聚焦成微小矩形束,用以修正掩模缺陷等,称之为激光修理技术。但是由于这种方法的析象清晰度较差,并且在实际应用中还存在解决对准以及激光束对玻助基板的损伤等问题,从而有待于进一步改进。

在以氟化氢气体对二氧化硅膜刻蚀的方式中,氟化氢气体对二氧化硅的腐蚀速率随温度升高(200℃左右达最大值)和气压增大而加快。用这种方法,往往对曝光后的抗蚀剂可以不经显影,氟化氢气体能较容易地透过曝光的抗蚀剂而较难透过未曝光区。但是该方法要想达到实用化程度,还需研究




图8 离子刻蚀设备的结构原理

设备的安全性等问题。

所谓剥离法,就是先在已形成光刻胶图形的硅片上蒸发金属薄膜,然后再将硅片放入盛有光刻胶溶介液的容器中,在溶去光刻胶的同时,去除光刻胶上面的金属膜层。该工艺主要用于形成金属布线。据称,刻蚀图形的钻蚀情况比常规的液相刻蚀好。光刻胶膜层厚度应大于布线层厚度的1.5倍。在使用普通光刻胶的场合,若能以X射线曝光,则在光刻胶膜层较厚时亦可制得较精细的图形。

掺 杂 工 艺

(一) 离子注入技术现状

集成电路的掺杂工艺主要有扩散和离子注入两种形式,扩散法是一种最经典然而又仍然是应用最广泛的技术。在国外,目前的扩散工艺已进入以微处理机或计算机全面控制各项工艺参数并实行多管扩散的阶段。

离子注入掺杂法用于制造半导体器件的技术,开始于五十年代。以离子注入法对硅器件掺杂,具有能精确控制掺杂浓度及深度、良好的均匀性和重复性、掺杂温度低等一系列众所周知的优点。这些优点也是促使这项技术发光的巨大动力。近年来,它在集成电路制造中的应用情况也有了迅速的发展。尤其是最近几年,激光退火及电子束退火等技术的发光应用,在一定程度上克服了因离子注入引起的硅表面晶格损伤等问题,从而进一步促进了这项技术在集成电路中的应用。目前,离子注入掺杂工艺在MOS集成电路中已成为不可缺少的工艺手段,如控制阈值电压等。另外,在双极型电路,特别是线性电路方面的应用也在逐步推广。从掺杂浓度方面来看,除了继续用于热扩散法难以胜任的低浓度领域外,当前正在向高浓度领域发光。在生产效率方面,目前已能达到在几分钟内加工一片直径为75毫米左右的硅片。

为了提高离子注入机的生产效率,需要加大离子注入电流(相当于单位时间的注入量)。在设备方面,目前国外已普及中电流型离子注入机,并正在积极研制能高精度和高浓度对器件快速掺杂的大电流型离子注入机。各种离子注入机的性能见表3。

表3 各种离子注入机的性能

	小 电 流 型	中 电 流 型	大 电 流 型
束能另(kev)	25~200	10~200	10~200
离子电流B ⁺	50毫微安~25微安	10毫微安~550微安	~1毫安
离子电流As ⁺	50毫微安~150微安	10毫微安~800微安	~4毫安
注入另(离子/厘米 ²)	$< 2 \times 10^{14}$	$< 1 \times 10^{15}$	$1 \times 10^{13} \sim 1 \times 10^{16}$
离子源	冷 阴 极	热 阴 极	热 阴 极

(二) 扩散技术的现状

尽管离子注入掺杂新方法有许多优点,但毕竟不可能完全取代扩散方法。实际情况是:掺杂的主要方式目前仍然是各种不同方法的扩散技术。所以人们仍不断致力于扩散技术的改进,这里也扼要提一下:

1. 乳胶源扩散:这是以二氧化硅凝胶为基质,掺入所需要的杂质源而配制成的。目前

主要有硼乳胶漆源和砷乳胶漆源。乳胶漆的优点是工艺简便,扩散系统简单,重复性好,毒性小,沾污少。目前较多用于双极型器件隐埋层的制备(砷乳胶漆代替锑扩散)或隔离扩散中,也有将砷乳胶漆用于发射极扩散中的。

2. 掺杂氧化物扩散源:这种方法已经随各种CVD技术的发展而趋于成熟。这种方法的灵活性能在几个数量级的范围内控制表面浓度,能显著地减少因扩散而引入的缺陷。这种方法可用于各种杂质的扩散。主要方法是用硅烷与杂质的氢化物一起以低温CVD法生长掺杂 SiO_2 。掺磷采用 SiH_4 与 PH_3 (磷烷);掺硼采用 SiH_4 与 B_2H_6 (乙硼烷);掺砷用 SiO_2 与 AsH_3 (砷烷)。还有在掺磷或掺砷的同时,掺入 GeCl_4 (四氯化锗),可以显著减少扩散造成的缺陷,并更有效地控制结深。这类方法的主要缺点是增加了工序,而且防毒排风方面要求很高。

3. 微晶陶瓷玻璃扩散源:

这是为了提高重复性、均匀性并简化操作而制备的一种新型扩散源。几年前,美国曾报导过一种伊利诺斯 B^+ 源,就是一种硼微晶扩散源,主要成份是 B_2O_3 , SiO_2 和 Al_2O_3 等。这种源的使用寿命远比片状氮化硼长,均匀性也比氮化硼好。另一种以 P_2O_5 为主要成份的磷微晶玻璃源也已进入应用阶段。这种微晶玻璃源的不足之处在于其 Na^+ 含量较高,并含有某些碱金属成份。

4. 掺杂多晶硅技术(DOPOS)

这是用掺杂多晶硅代替掺杂氧化物作为扩散源的一种新技术,能广泛用于高速ECL电路、 I^2L 以及微波晶体管的发射区 n^+ 扩散中。多晶硅的淀积方法是采用业已成熟的硅栅技术中使用的工艺,掺杂源可用 PH_3 或 AsH_3 。DOPOS工艺与掺杂氧化物的不同之处,在于它本身是一层良好的导电层。所以,当它完成扩散源的使命以后,本身就留下来作为欧姆接触电极的一部分。从而有效地防止了铝合金化所导致的EB结特性变坏。由于发射区不必另开引线孔,所以,发射区面积可以做得很小,有利于减小器件尺寸,提高速度。DOPOS工艺还可以有效地防止发射区下方的基区陷落效应(EDE)。

布线工艺

布线工艺又称金属化工艺,常用方法是真空蒸发。为提高布线质量,主要有两条改进途径:(1)采用高性能的布线材料;(2)使用更好的布线方法。

(一)合金材料布线

铝材料由于具有导电性能良好,容易蒸发等优点,一直是集成电路最常用的一种布线材料。但是,近年来随着集成电路图形的日益微细化,铝布线的条宽逐步缩小。这样,在铝布线极细的情况下,就会造成布线电阻增大和因电流密度的增加而容易引起电迁移现象。而且铝的机械强度差,晶粒大,所以将严重导致大规模集成电路特别是超大规模集成电路可靠性下降。克服上述缺点的一个办法是,以合金材料代替铝作为布线材料。

最常用的合金材料有铝-硅、铝-铜、铝-硅-铜、铝-硅等,也有采用钼、钨、铂等单一高溶解点材料的。一般被用作布线的材料需要满足以下几点:(1)电阻率低;(2)熔点高;(3)不易氧化;(4)机械强度高;(5)晶粒小,适宜于形成微细图形等。

(二)溅射布线法

溅射技术用于半导体器件的布线工艺很早就有报导,但是,由于速率很低,同时会造成

硅片温度上升等原因，一直不能在实际生产中使用。近年来，随着这些问题逐步被克服，溅射布线技术已广泛获得实用。国外一些观点认为，今后它的用途将超过传统的真空蒸发布线。

溅射布线法的形式有多种，其工艺原理为：在一定真空度的容器内、通过高压电场的作用使惰性气体放电，从而产生高能离子流，并迅速撞击作为阴极的材料，被高能离子流打出的阴极材料原子淀积在硅片上，就形成了布线膜。

应用情况表明，溅射布线法较之真空蒸发布线法有如下优点：(1)膜致密性好；(2)膜均匀性好；(3)膜的电迁移小；(4)容易形成二种元素以上的合金膜；(5)适合于自动化生产；(6)在溅射高熔点金属时比蒸发方法快等。溅射布线法在国外已实际用于生产。一般在单靶的场合，布线速率可达每分钟7,000埃。目前溅射布线法存的问题是生产成本较高，这是由于靶的利用率较低，价格较高以及电力消耗大所造成的。另外，由于真空槽内容易积蓄蒸发物，因而需经常清洗。

结 束 语

以上简要叙述了国外目前在集成电路制造中主要工序的新工艺特点及其发展情况，其中有相当一部分也适用于其它半导体器件，如微波器件等。为了获得高性能、低价格的集成电路，国外一方面积极研制采用各种新技术的设备，以不断革新陈旧的制造工艺，另一方面还十分重视硅芯片加工的半自动化和全自动化，以及各工序之间设备加工能力的配套等问题。在实现自动化操作方面，目前以单项工序半自动化及全自动化为主，但是有的也设想采用全工序一条龙自动化生产。对于一条龙生产方式，目前人们的看法不一致。持怀疑的人认为，这种方式将缺少生产上的灵活性，尤其是一旦某个环节出故障将造成整条生产线的停顿。在实现自动化生产方面，目前国外主要依赖于广泛应用微处理机和计算机。实际的使用效果表明，将微处理机或计算机应用于集成电路的各个制造工序时，能有效地监测与控制加工过程中的温度、气体流量、掺杂量、对准等一系列重要环节，从而避免了人工操作引起的种种误差及沾污等问题，并大大提高了劳动生产率。

众所周知，集成电路产品总的性能指标及成品率，受到各个制造工序工艺质量的影响。器件的最终性能及成品率必定低于某一最差工序所达到的水平。因而，国外在生产中还十分重视各制造工序工艺水平的普遍提高，尤其是首先提高较差工序的工艺水平。

(吴仁、高晖)

参 考 文 献

- [1] 电子材料, 78. 3, p.36、60、68
- [2] 电子材料, 78. 4, p.26
- [3] Solid state technology, 78, No. 11
- [4] 电子材料, 78. 11, p.19、36、99、128
- [5] 电子材料, 79. 1, p.62
- [6] 电子材料, 79. 8, p.111
- [7] 日经エレクトロニクス, 79. 7—9, p. 36
- [8] Journal of Solid—state Circuit, 79.4, p. 181
- [9] Solid—State technology, 78. 7, p. 39
- [10] Journal of the Electrochemical Society, 78. 11. p. 1840

上海 4088 信箱

定价：0.20 元