

周明德 编著

64位 微处理器

AMD x86-64

Intel Itanium

应用编程



清华大学出版社

64位 微处理器

AMD x86-64
Intel Itanium

应用编程

周明德 编著

清华大学出版社
北京

内 容 简 介

本书以与 32 位 x86 体系结构兼容为目标,以 AMD 公司的 x86-64 和 Intel Itanium 体系结构的 64 位微处理器为对象,重点介绍 64 位微处理器的应用编程环境、通用编程、x87 浮点指令与编程、MMX 和 XMM 多媒体指令编程和科学计算编程。

本书可作为清华大学出版社出版的《微型计算机系统原理及应用(第四版)》的后续书使用。

本书适合作为所有要在 64 位微处理器上进行应用编程的读者的学习参考书。

版权所有,翻印必究。举报电话:010-62782989 13501256678 13801310933

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

本书防伪标签采用特殊防伪技术,用户可通过在图案表面涂抹清水,图案消失,水干后图案复现;或将表面膜揭下,放在白纸上用彩笔涂抹,图案在白纸上再现的方法识别真伪。

图书在版编目(CIP)数据

64 位微处理器应用编程/周明德编著. —北京:清华大学出版社,2005.9

ISBN 7-302-11147-2

I. 6… II. 周… III. 微处理器—程序设计 IV. TP332

中国版本图书馆 CIP 数据核字(2005)第 056204 号

出 版 者: 清华大学出版社

<http://www.tup.com.cn>

社 总 机: 010-62770175

地 址: 北京清华大学学研大厦

邮 编: 100084

客 户 服 务: 010-62776969

组稿编辑: 张瑞庆

文稿编辑: 王冰飞

印 刷 者: 北京国马印刷厂

装 订 者: 三河市新茂装订有限公司

发 行 者: 新华书店总店北京发行所

开 本: 185×260 印 张: 19 字 数: 445 千字

版 次: 2005 年 9 月第 1 版 2005 年 9 月第 1 次印刷

书 号: ISBN 7-302-11147-2/TP·7363

印 数: 1~5000

定 价: 25.00 元

微处理器自 20 世纪 70 年代诞生以来,经历了 4 位、8 位、16 位的飞速发展,1985 年发展到了 32 位。微型计算机得到前所未有的巨大发展,其应用已深入至政治、经济、科技、社会生活和人们日常生活的各种领域,使人们真正进入了数字化时代。

微型计算机的广泛应用,促进了网络时代、数字技术时代的到来。海量的信息,信息的存储、处理和交换,都要求微处理器有更强大的能力,处理器从 32 位向 64 位过渡已经成为历史的必然,微处理器已经进入了 64 位时代。

64 位处理器有更宽的字长,可以进行更大规模和更精确的数据处理。更重要的是 64 位处理器的 64 位寻址能力,可寻址 4GB×4GB 的内存单元。这是目前的信息处理技术仍无法想象的巨大空间,这将导致文件系统、数据库和多媒体技术的巨大变更。我们必须为 64 位微处理器时代的来临做好充分的技术准备。

64 位 RISC 处理器已推出多年,但最为重要的、影响更大的是与 32 位 x86 体系结构兼容的 64 位微处理器的推出和应用。本书以 AMD 公司的 x86-64 体系结构和 Intel Itanium 体系结构的处理器为对象,从应用编程的角度介绍了 64 位微处理器的体系结构、内存模型,以及 64 位微处理器的通用编程模型、浮点运算指令和适合于多媒体和科学计算所特别需要的 MMX 和 XMM 编程。本书适合作为所有要在 64 位微处理器上进行应用编程的读者的学习参考书。

本书可作为作者所编写的、清华大学出版社出版的《微型计算机系统原理及应用(第四版)》的后续书使用。学习本书要以《微型计算机系统原理及应用(第四版)》为前导教材。

周明德
2005 年 5 月

目 录

64位微处理器应用编程

第 1 章 引言	1
1.1 微处理器进入 64 位时代	1
1.2 术语和记法	4
第 2 章 AMD x86-64 体系结构概要	10
2.1 引言	10
2.1.1 新特征	10
2.1.2 寄存器	11
2.1.3 指令集	12
2.2 操作模式	14
2.2.1 长模式	14
2.2.2 传统模式	15
第 3 章 内存模型	16
3.1 内存组织	16
3.1.1 虚拟存储器	16
3.1.2 段寄存器	17
3.1.3 物理内存	17
3.1.4 内存管理	18
3.2 内存寻址	19
3.2.1 字节顺序	19
3.2.2 64 位规范地址	20
3.2.3 有效地址	21
3.2.4 地址长度前缀	22
3.2.5 RIP 相对寻址	23
3.3 指针	23

3.4	堆栈操作	24
3.5	指令指针	24
第 4 章	通用编程	26
4.1	寄存器	26
4.1.1	传统寄存器	26
4.1.2	64 位模式寄存器	27
4.1.3	GPR 的隐含使用	31
4.1.4	标志寄存器	34
4.1.5	指令指针寄存器	36
4.2	操作数	36
4.2.1	数据类型	36
4.2.2	操作数规模和超越默认的操作数规模	38
4.2.3	操作数寻址	39
4.2.4	数据对齐	39
4.3	指令摘要	40
4.3.1	语法	40
4.3.2	数据传送指令	40
4.3.3	数据变换指令	44
4.3.4	装入段寄存器指令	46
4.3.5	装入有效地址指令	47
4.3.6	算术运算指令	47
4.3.7	旋转和移位指令	49
4.3.8	比较和测试指令	50
4.3.9	逻辑指令	52
4.3.10	串指令	53
4.3.11	控制传送指令	54
4.3.12	标志指令	58
4.3.13	输入和输出指令	59
4.3.14	信号量指令	60
4.3.15	处理器信息指令	60
4.3.16	高速缓存与存储管理指令	61
4.3.17	无操作指令	62
4.3.18	系统调用和返回指令	62
4.4	通用指令在 64 位模式的规则	63
4.5	指令前缀	65
4.5.1	传统前缀	66
4.5.2	REX 前缀	67

4.6	特征检测	68
4.7	控制传送	69
4.7.1	概要	69
4.7.2	特权级	70
4.7.3	过程堆栈	70
4.7.4	跳转	72
4.7.5	过程调用	72
4.7.6	从过程返回	73
4.7.7	系统调用	74
4.7.8	对于分支的通用考虑	75
4.7.9	在 64 位模式的分支	75
4.7.10	中断和异常	76
4.8	输入输出	79
4.8.1	I/O 寻址	80
4.8.2	I/O 顺序	80
4.8.3	保护模式 I/O	81
4.9	存储优化	81
4.9.1	访问内存	81
4.9.2	强制存储器顺序	82
4.9.3	高速缓存	84
4.9.4	缓存操作	85
4.9.5	缓存污染	85
4.9.6	缓存控制指令	86
4.10	性能考虑	87
第 5 章 x87 浮点指令编程		90
5.1	概要	90
5.1.1	起源	90
5.1.2	兼容性	90
5.2	能力	91
5.3	寄存器	91
5.3.1	x87 数据寄存器	91
5.3.2	x87 状态字寄存器	93
5.3.3	x87 控制字寄存器	95
5.3.4	x87 标记字寄存器	97
5.3.5	指针和操作码状态	98
5.3.6	x87 环境	99
5.3.7	浮点仿真	99



5.4	操作数	100
5.4.1	操作数寻址	100
5.4.2	数据类型	100
5.4.3	数表示	103
5.4.4	数的编码	105
5.4.5	精度	107
5.4.6	舍入	108
5.5	指令摘要	108
5.5.1	语法	109
5.5.2	数据传送和转换	110
5.5.3	装入常数	112
5.5.4	算术运算	112
5.5.5	超越函数	116
5.5.6	比较和测试	117
5.5.7	堆栈管理	119
5.5.8	无操作	120
5.5.9	控制	120
5.6	指令对 rFLAGS 的影响	123
5.7	指令前缀	123
5.8	特征检测	124
5.9	异常	124
5.9.1	通用异常	124
5.9.2	x87 浮点异常	125
5.9.3	x87 浮点异常特权	127
5.9.4	x87 浮点异常屏蔽	128
5.10	状态保存	133
5.10.1	保存和恢复状态	133
5.10.2	保存-恢复指令	133
5.11	性能考虑	134
5.11.1	用 128 位媒体码替换 x87 码	134
5.11.2	使用 FCOMI-FCMOV _x 分支	134
5.11.3	使用 FSINCOS 代替 FSIN 和 FCOS	134
5.11.4	打开依赖链	134
第 6 章	64 位、128 位媒体和科学编程	135
6.1	概要	135
6.1.1	起源	135
6.1.2	兼容性	135



6.2	能力	136
6.2.1	并行操作	137
6.2.2	数据转换和重组	138
6.2.3	矩阵运算	141
6.2.4	饱和	142
6.2.5	分支删除	143
6.2.6	浮点向量运算	144
6.3	寄存器	145
6.3.1	MMX™ 寄存器	145
6.3.2	XMM 寄存器	145
6.3.3	MXCSR 寄存器	147
6.3.4	其他寄存器	149
6.3.5	rFLAGS 寄存器	149
6.4	操作数	149
6.4.1	数据类型	150
6.4.2	操作数尺寸和超越	152
6.4.3	操作数寻址	152
6.4.4	数据对齐	152
6.4.5	整型数据类型	153
6.4.6	64 位媒体浮点数据类型	154
6.4.7	128 位媒体浮点数据类型	156
6.4.8	浮点数表示	157
6.4.9	浮点数编码	159
6.4.10	浮点舍入	160
6.5	指令摘要——整型指令	161
6.5.1	语法	162
6.5.2	退出媒体状态	163
6.5.3	数据传送	163
6.5.4	数据转换	168
6.5.5	数据重组	169
6.5.6	算术运算	174
6.5.7	移位	178
6.5.8	比较	180
6.5.9	逻辑指令	182
6.5.10	保存和恢复状态	182
6.6	指令摘要——浮点指令	183
6.6.1	语法	183
6.6.2	数据转换	183

6.6.3	数据传送	186
6.6.4	数据重组	188
6.6.5	算术运算	190
6.6.6	比较	194
6.6.7	128 位媒体逻辑指令	197
6.7	指令对标志的影响	197
6.8	指令前缀	198
6.8.1	支持的前缀	198
6.8.2	特殊使用和保留的前缀	198
6.8.3	引起异常的前缀	198
6.9	特征检测	198
6.10	异常	199
6.10.1	通用异常	199
6.10.2	x87 浮点异常	200
6.10.3	128 位媒体指令引起的 SIMD 浮点异常	201
6.10.4	SIMD 浮点异常优先级	203
6.10.5	SIMD 浮点异常屏蔽	204
6.11	在执行 64 位媒体指令上采取的动作	207
6.12	混合媒体码和 x87 码	208
6.12.1	混合代码	208
6.12.2	清 MMX 状态	208
6.13	状态保存	209
6.13.1	状态保存和恢复	209
6.13.2	状态保存指令	209
6.13.3	参数传递	210
6.13.4	在 MMX 寄存器中访问操作数	210
6.14	性能考虑	210
第 7 章 Intel Itanium 体系结构的应用编程		213
7.1	术语	213
7.2	Intel Itanium 体系结构介绍	214
7.2.1	操作环境	214
7.2.2	指令集转换模型概要	215
7.2.3	Intel Itanium 指令集特性	215
7.2.4	指令级并行	216
7.2.5	编译器至处理器通信	216
7.2.6	猜测	216
7.2.7	预测	218

7.2.8	寄存器堆栈	218
7.2.9	分支	219
7.2.10	寄存器旋转	219
7.2.11	浮点体系结构	219
7.2.12	多媒体支持	220
7.3	执行环境	220
7.3.1	应用程序寄存器状态	220
7.3.2	内存储器	230
7.4	应用编程模式	231
7.4.1	寄存器堆栈	232
7.4.2	整数计算指令	234
7.4.3	预测和比较指令	237
7.4.4	内存访问指令	240
7.4.5	分支指令	243
7.4.6	多媒体指令	248
7.4.7	寄存器文件传送指令	250
7.4.8	字符串和总数	252
7.4.9	特权级传送	252
7.5	浮点编程模式	252
7.5.1	数据类型和格式	252
7.5.2	浮点状态寄存器	256
7.5.3	浮点指令	259
7.6	在 Intel Itanium 系统环境中 IA-32 应用程序执行模式	268
7.6.1	指令集方式	269
7.6.2	IA-32 应用寄存器状态模式	270
7.6.3	存储模型概要	287
7.6.4	Intel Itanium 寄存器的 IA-32 使用	288
	参考文献	290

第 1 章

引言

1.1 微处理器进入 64 位时代

随着信息技术的发展,计算机的应用已经渗透和深入至政治、经济、科学技术、社会生活和人们日常生活的各个方面。网络时代的来临以及多媒体信息的数字化等,都使信息量爆炸般增长。信息的存储、处理、交换,强烈地需求和促进微处理器向 64 位时代过渡。

随着 Internet 及其各种新的应用(如电子商务)的发展,企业的信息量不断增加,每年增长 1~6 倍,这使得企业对数据存储的需求急剧增长。调查显示,全球每年存储设备约增长 1~10 倍(对应于不同的应用环境),并成为计算机硬件系统购买成本中所占比例最大的部分。

美国加州大学伯克利分校信息管理学院一项研究分析报告中称:“全球今后 3 年内产生的数据将会多于过去 4 万年中产生的数据。”

数据已成为最宝贵的财富,数据是信息的符号,数据的价值取决于信息的价值。由于越来越多的有价值的键信息转变为数据,数据的价值也就越来越高。对于很多行业甚至个人而言,保存在存储系统中的数据是最为宝贵的财富。在很多情况下,数据要比计算机系统设备本身的价值高得多,尤其对金融、电信、商业、社保和军事等部门来说更是如此。设备坏了可以花钱再买,而若数据丢失了对于企业来讲,损失将是无法估量的,甚至是毁灭性的。因此,信息存储系统的可靠性和可用性以及数据备份和灾难恢复能力往往是企业用户首先要考虑的问题。为防止地震、火灾和战争等重大事件对数据的毁坏,关键数据还要考虑异地备份和防灾问题。

微处理器是现代计算机系统的核心和引擎,它不仅提供了计算机系统所需的处理能力,而且能够管理缓存、内存和互联子系统,支持整个系统实现多处理器并行计算。

海量的信息,信息的存储、处理和交换,都要求微处理器有更强大的能力,处理器从 32 位向 64 位过渡已经成为历史的必然,微处理器已经进入了 64 位时代。

64 位技术揭开了信息时代的新篇章,支持全球性 Internet 和电子商务的大型 7×24 网站、破译人类基因密码、广泛应用数字技术、分析预报全球性的天气和灾害、探测外层空间等都离不开各种基于 64 位微处理器的计算机系统。64 位技术的广泛应用促使数据量

爆炸性地增加,推动信息技术的应用发生新革命,进入以存储为中心的新时代。

计算机自 1946 年问世以来,经历了许多重要的变革,其中最有意义的变革之一是从复杂指令集(CISC)过渡到精简指令集(RISC)体系结构。RISC 体系结构和设计思想是 20 世纪 80 年代初出现的,它的基本思路是:抓住 CISC 指令系统指令种类太多(其中 80% 以上都是程序中很少使用的指令)、指令格式不规范、寻址方式太多的缺点(例如,作为 CISC 的 VAX 780 的指令操作类型超过 1000 种,而作为 RISC 的 Alpha 只有不到 50 种指令),通过减少指令种类、规范指令格式和简化寻址方式,大量利用寄存器之间的操作,大大简化处理器的结构,优化 VLSI(超大规模集成电路)器件使用效率,从而大幅度地提高了处理器性能、并行处理能力和性价比。到 20 世纪 80 年代后期,RISC 技术已经发展成为支持高端服务器系统的主流技术,各厂商纷纷推出了 32 位 RISC 微处理器,如 IBM 公司的 PowerPC 和 Power2, Sun 公司的 SPARC, HP 公司的 PA-RISC 7000 和 MIPS 公司的 R 系列等。

基于 32 位 RISC 芯片的产品取得了很大的成功,应用日益广泛,软件大量积累,在市场上也产生了巨大的影响,这就促进了利用商品化的部件来生产超级计算机。RISC 技术使人们能够利用商品化程度很高的 RISC 微处理器生产出性能可以与低端向量机相媲美的计算机系统。这也启示人们以更高级的 RISC 技术迈向超级计算的顶峰,孕育了 64 位 RISC 计算的新时代。

1994 年 6 月, Intel 公司和 HP 公司签署合作协议,为服务器和 workstation 市场共同开发全新的 64 位架构。1997 年 11 月, Intel 和 HP 公司宣布推出基于 EPIC (explicitly parallel instruction computing, 显性并行指令计算)的 Itanium 体系结构,并推出产品代号为“Merced”的 IA-64 处理器系列的计划。EPIC 既不是 RISC 也不是 CISC,它实质上是一种吸收了两处长处的体系结构。IA-64 的第一代芯片名为 Merced,第二代芯片名为 McKinley,第三代芯片名为 Madison (Deerfield 是它的缩小型号),目前统称为 Itanium 处理器系列(IPF 系列)。2001 年 5 月,经过 7 年的艰苦努力,IA-64 体系结构 IPF 系列的第一代产品 Itanium 终于正式上市。

Itanium 体系结构的设计实现基于如下的原则,使得 IPF 系列处理器不但能够实现持续高性能,而且具有随着技术发展进一步提高性能的潜力:

- 支持显性并行指令计算(EPIC);
- 提供一系列有利于增强指令级并行的特性;
- 把重点放在提高应用软件实际运行的性能,面向广泛范围的应用上。

众所周知,人们主要通过提高 IPC(每个周期执行的指令数)和主频来提高芯片的性能。为了提高 IPC,必须提高处理器指令级并行(ILP)的能力。所谓 ILP 是指处理器同时执行多条指令的能力,即处理器在每个时钟周期内发送和执行尽可能多条指令的能力。为此要求处理器:(1)能够找到和标识程序中可以并行执行的指令段;(2)具有充分的资源在最短时间内发送和同时执行可并行执行的指令段。这就要求处理器具有足够的智能和资源来完成这两项任务,要求人们不断探索更快速、更经济的途径完成这两项任务,推

动处理器技术向前发展。

传统的 RISC 设计师们希望通过在芯片上增加更多的逻辑和智能(“聪明的处理器”)来提高指令并行度,同时又不必采用太高的工艺、增加太多的资源。他们把指令级并行分为静态和动态两类。静态并行在编译时由编译程序发现和处理;动态并行在运行时由处理器发现和处理。大多数现代的 RISC 处理器都具有这两种并行功能。首先通过编译程序把程序改造成一个由许多可并行执行的指令段组成的记录(静态并行)。但是,许多有关程序执行过程的信息只有处理器能够在运行时了解到,例如内存访问是否命中缓存,比较指令的结果和转移指令的方向等。因此,处理器还具有无序指令发送机制,使得处理器能够根据程序的运行实际结果改变指令发送和执行的次序,而不会阻塞处理器的运行。这种无序执行技术的主要优点是能够在有限的工艺和资源条件下,大大提高指令并行度。

虽然无序执行技术已经成为当前 64 位 RISC 芯片设计思想的主流,取得了很大的成功,但是这种技术也有其缺点,主要缺点如下:

① 无序执行技术要求处理器具有较高的智能和复杂的逻辑,使得芯片的结构越来越复杂,同时也妨碍了主频和性能的提高。

② 设计难度越来越大,使得许多 RISC 芯片的设计周期越来越长,而且经常不能按期上市,难以满足应用发展的需要。

③ 处理器在运行时没有能够充分利用编译程序所产生的许多有用的信息来提高指令并行度,也就是说,传统的 RISC 技术没有充分发挥硬件和软件相结合的合力。

IA-64 的 EPIC 体系结构在吸收这些教训的基础上另辟蹊径,它的基本设计思想是:

① 提供一种新的机制,利用编译程序和处理器协同能力来提高指令并行度。传统的 RISC 体系结构没有能够充分利用编译程序所产生许多有用的信息,如关于程序运行线路的猜测信息;也没有充分利用现代编译程序强大的对程序执行过程的调度能力。EPIC 体系结构采用创新的技术充分利用编译程序提供的信息和调度能力来提高指令并行度,同时保证在程序运行过程中发现猜测和调度有错时,处理器仍然给出正确的结果,并且尽量减少由此而带来的延迟和惩罚。

② 在此基础上简化芯片逻辑结构,为提高主频和性能开辟道路,在工程上有一条基本原则,不是越复杂越好,而是越简洁越好,事实上,简洁的构思比复杂的构思更困难。

③ 提供大量的资源来实现 EPIC,包括存储编译程序提供的信息以及提高并行计算效率所需的处理单元、缓存和其他资源。

IA-64 体系结构引入 64 位寻址和新的指令集,它还包含一个 IA-32 模式的指令集,所有 IA-64 处理器都能够执行 IA-32 程序。

Itanium 体系结构支持两种操作系统环境:

- IA-32 系统环境,支持 IA-32 32 位操作系统。
- Itanium 系统环境,支持基于 Itanium 的 64 位操作系统。

Itanium 体系结构也支持在单个基于 Itanium 操作系统中,IA-32 的应用程序和基于 Itanium 的应用程序的混合。如图 1-1 所示。




图 1-1 系统环境

表 1-1 定义了主要支持的操作系统环境。

表 1-1 主要操作系统环境

系统环境	应用程序环境	用法
IA-32 系统环境	IA-32 指令集	IA-32 PM, RM 和 VM86 应用程序和操作系统环境与 IA-32 Intel Pentium、Pentium Pro、Pentium II 和 Pentium III 处理器兼容
	Intel Itanium 指令集	不支持, 基于 Itanium 的应用程序不能在 IA-32 系统环境中执行
Itanium 系统环境	IA-32 保护模式	Intel Itanium 系统环境中 IA-32 保护模式应用程序
	IA-32 实模式	Intel Itanium 系统环境中 IA-32 实模式应用程序
	IA-32 虚拟模式	Intel Itanium 系统环境中 IA-32 虚拟 8086 模式应用程序
	Intel Itanium 指令集	基于 Intel Itanium 的操作系统与基于 Itanium 的应用程序

总之, IA-32 的应用程序可以在 Itanium (IA-64) 的 IA-32 系统环境或 Itanium 系统环境的 IA-32 模式下运行。但它不能使用 Itanium 提供的丰富的 64 位处理器的资源。IA-32 与 Itanium 实质上是两套不同的指令系统, 它们实质上是不兼容的。

x86 系列的另一个主要生产商 AMD 推出了与 x86 兼容的 64 位处理器——x86-64 体系结构。本书针对 AMD x86-64 和 Intel Itanium 两种处理器, 讨论它们的应用编程。

1.2 术语和记法

1011b: 一个二进制值。在此例中为一个 4 位二进制值。

FOEAH: 一个十六进制值。在此例中为一个 2 字节十六进制值。

[1,2): 一个范围。它包括左边的值(即左边是闭区间, 此例中为 1), 但不包括右边的值(即右边是开区间, 此例中为 2)。

7~4: 位的范围, 从位 7 至位 4, 包含边界两位。高位先显示。

128 位媒体指令：使用 128 位 XMM(扩展内存管理程序)寄存器的指令。这些是 SSE(流式单指令多数据扩充指令集)和 SSE2 指令集的组合。

64 位媒体指令：使用 64 位 MMX™(多媒体扩展指令集)寄存器的指令。这些主要是 MMX 和 3DNow!™(三维 Now! 技术)指令集的组合,还具有某些从 SSE 和 SSE2 指令集来的附加指令。

16 位模式：一种传统模式或兼容模式,在其中,活动的是 16 位地址尺寸。见“传统模式”和“兼容模式”。

32 位模式：一种传统模式或兼容模式,在其中,活动的是 32 位地址尺寸。见“传统模式”和“兼容模式”。

64 位模式：长模式的一种子模式。其中,默认的地址尺寸是 64 位,对于系统和应用软件支持如寄存器扩展等新特性。

#GP(0)：指示通用保护异常(#GP)的记法,它具有差错码 0。

绝对：是指引用码段的基地址而不是指令指针的位移量。与“相对”相对照。

偏移阶：对于一具体的浮点数据类型,浮点值的阶和一个偏移常数的和。偏移常数使偏移阶的范围始终是正,这允许互换而不溢出。

字节：8 位。

清除：写一位的值为 0。与“设置”相对照。

兼容模式：长模式的一种子模式。在兼容模式中,默认的地址尺寸是 32 位。传统的 16 位和 32 位应用程序可以不修改地运行。

提交：一个指令的结果按程序的顺序不可逆地写至软件可见的存储器中,如寄存器(包括标志)、数据缓存、内部的写缓冲器或内存。

CPL：当前特权级。

CR0~CR4：从寄存器 CR0 至 CR4 的寄存器范围(包括的),低寄存器在先。

CR0.PE = 1：指示 CR0 寄存器的 PE 位有值 1 的记法。

直接：引用地址作为一个立即操作数包含在指令的语法中的内存单元。此地址可以是绝对的或相对的。与“间接”相对照。

直接数据：数据保持在处理器的缓存或内部缓冲器中,这比保持在存储器中的复制更近。

位移量：一个加至段的基地址(绝对寻址)或指令指针(相对寻址)上的符号值。同于“偏移量”。

双字：2 个字或 4 个字节或 32 位。

双四字：8 个字或 16 个字节或 128 位。也称为八字(octword)。

DS:rSI：内存单元的内容,它的段地址在 DS 寄存器中,它的相对于段的偏移量在 rSI 寄存器中。

EFER.LME = 0：指示 EFER 寄存器的 LME 位有值 0 的操作码的记法。

有效地址尺寸：对于当前指令在计算了默认地址尺寸和任何的地址尺寸超越前缀后的地址尺寸。

有效操作数尺寸：对于当前指令在计算了默认操作数尺寸和任何的的操作数尺寸超越

前缀后的操作数尺寸。

元素：见“向量”。

异常：作为指令执行的结果发生的反常条件。处理器对异常的响应取决于异常的类型。对于所有异常，除了 128 位媒体 SIMD(单指令多数据)浮点异常和 x87 浮点异常，控制按异常向量的定义被传送至此异常的处理程序(或服务例程)。对于由 IEEE 754 标准定义的浮点异常，有屏蔽的响应和未屏蔽的响应两种。当未屏蔽时，调用异常处理程序；当屏蔽时，提供默认的响应以代替调用处理程序。

FF / 0：指示 FF 是操作码的第一个字节和在 ModR/M 字节中有值为 0 的子操作码的记法。

冲刷：一个常常不太明确的术语，有多个含义：

- ① 若修改，写回，并无效，如 flush the cache line(冲刷缓存行)；
- ② 无效，如 flush the pipeline(冲刷管道)；
- ③ 改变值，如 flush to zero(冲刷为 0)。

GDT：全局描述符表。

IDT：中断描述符表。

IGN：忽略。字段被忽略。

间接：引用一个存储单元而它的地址在一个寄存器或其他内存单元中。地址可以是绝对的，也可以是相对的。

IRB：虚拟 8086 模式中中断重定向位图。

IST：长模式中中断堆栈表。

IVT：实地址模式中中断向量表。

LDT：局部描述符表。

传统 x86：传统 x86 体系结构。

传统模式：x86-64 体系结构的一种传统模式，其中，已存在的 16 位和 32 位应用程序和操作系统能不作修改地运行。x86-64 体系结构的处理器实现能运行在长模式或传统模式。传统模式有 3 种子模式：实模式、保护模式和虚拟 8086 模式。

长模式：长模式只相对于 x86-64 体系结构而言。x86-64 体系结构的处理器实现能运行在长模式或传统模式。长模式有两种子模式：64 位模式和兼容模式。

lsb：最低有效位。

LSB：最低有效字节。

主内存：物理内存，例如在一个具体计算机系统中安装的 RAM 和 ROM(但不是缓存内存)。

屏蔽：① 阻止引用异常处理程序的浮点异常的控制位；

② 用于控制目的的位字段。

MBZ：必须是 0。若软件企图设置 MBZ 位为 1，则发生通用保护异常(#GP)。

内存：主内存，除非另有规定。

ModRM：指令操作码之后的规定基于模式(Mod)、寄存器(R)和内存(M)变量的地址计算的字节。