


SOPC 技术

实用教程

潘 松 黄继业 曾 毓 编著



清华大学出版社

SOPC 技术实用教程

潘 松 黄继业 曾 毓 编著

清华大学出版社

北 京

内 容 简 介

本书介绍了在电子工程技术前沿领域中正被日益广泛应用的 SOPC 解决方案及其技术。内容包括实现 SOPC 解决方案相关的工具软件及其使用方法、设计理论和设计实例。主要分为三部分：(1) SOPC 设计环境工具软件 Quartus II 的使用方法；(2) SP Builder 和 MATLAB 的现代 DSP 硬件设计技术及其相关的 Nios 系统硬件加速器与定制指令的设计方法；(3) SOPC Builder 的 Nios 嵌入式系统软硬件开发技术。具体内容包括 Quartus II 基本用法、设计流程向导、常用的优化技术、逻辑锁定优化技术、嵌入式逻辑分析仪使用方法、Cyclone 等 FPGA 器件用法及其配置方法，基于 DSP Builder 的 DSP 与数字通信模块设计方法，Nios 嵌入式系统硬件配置与生成、系统综合、软件调试以及指令定制等。

本书可作为电子类各专业本科生、研究生的教材和相关领域工程技术人员的参考书；也可作为本科 EDA 技术课程的后续课程教材和现代电子系统设计、电子设计竞赛、DSP 应用系统、数字通信系统以及 Nios 嵌入式系统高层次开发的参考书。

版权所有，翻印必究。举报电话：010-62782989 13501256678 13801310933

本书封面贴有清华大学出版社防伪标签，无标签者不得销售。

本书防伪标签采用清华大学核研院专有核径迹膜防伪技术，用户可通过在图案表面涂抹清水，图案消失，水干后图案复现；或将表面膜揭下，放在白纸上用彩笔涂抹，图案在白纸上再现的方法识别真伪。

图书在版编目 (CIP) 数据

SOPC 技术实用教程/潘松，黄继业，曾毓编著. —北京：清华大学出版社，2005.3

ISBN 7-302-09848-4

I. S… II. ① 潘… ② 黄… ③ 曾… III. 微处理器-系统设计-教材 IV. TP332

中国版本图书馆 CIP 数据核字 (2004) 第 112069 号

出 版 者：清华大学出版社

地 址：北京清华大学学研大厦

<http://www.tup.com.cn>

邮 编：100084

社 总 机：010-62770175

客户服务：010-62776969

组稿编辑：曾 刚

文稿编辑：马子杰

封面设计：秦 铭

版式设计：赵丽娜

印 刷 者：北京国马印刷厂

装 订 者：三河市金元装订厂

发 行 者：新华书店总店北京发行所

开 本：185×260 印张：27 字数：574 千字

版 次：2005 年 3 月第 1 版 2005 年 3 月第 1 次印刷

书 号：ISBN 7-302-09848-4/TP·6790

印 数：1~5000

定 价：36.00 元

前言

SOPC (System On Programmable Chip) 即可编程的片上系统, 或者说是基于大规模 FPGA 的单片系统。SOPC 的设计技术是现代计算机辅助设计技术、EDA 技术和大规模集成电路技术高度发展的产物。SOPC 技术的目标就是试图将尽可能大而完整的电子系统, 包括嵌入式处理器系统、接口系统、硬件协处理器或加速器系统、DSP 系统、数字通信系统、存储电路以及普通数字系统等, 在单一 FPGA 中实现, 使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发成本、产品维护及其硬件升级等多方面实现最优化。SOPC 技术是一门全新的综合性电子设计技术, 涉及面广, 本书只是将其最基础、最接近实际应用中的一小部分呈现给读者。

SOPC 在电子设计技术上给出了一种以人的基本能力为依据的软硬件综合解决方案。

由于同时涉及底层的硬件系统设计和相应的软件设计, 在系统优化方面有了前所未有的自由度。SOPC 技术使开发者更能动地在软硬件系统的综合与构建两个方面有了充分发挥自己创造性和想象力的巨大空间, 从而使得从多角度、多因素和多结构层面上大幅度优化自己的设计成为可能。事实上, 诸如单片机、DSP 或 ARM 系统等基于传统开发技术的设计流程而言, 不存在严格意义上的硬件设计, 而只有软件设计。这是因为, 一旦方案确定, 硬件系统的核心器件是现成的, 功能是确定的, 结构是固定的, 指令系统是不可更改的, 从而导致硬件组织方案和连接方案是限定的, 用户只能被动地遵循和适应, 这时的硬件“设计”只能流于拼装和连接。系统构成后的惟一任务是依据既定的指令系统来编程, 除了系统功能和算法可以通过软件改变外, 系统的性能和指标已无从改变, 设计者的创新能力、想象力和优化设计能力的发挥空间已被选定的硬件性能所界定。没有了创造, 更谈不上超越了, 进而导致了系统的综合性能基本取决于器件原有的性能和指标。换言之, 传统技术是以既定的硬件及其性能而非以人的能力为主轴的技术。这样不难明白, 在这个以硬件决定“创造”的世界里, 为什么在优秀的 8031 单片机出现以后, 仍然层出不穷地涌现出其他各种功能和性能的单片机; 而同样是 DSP 处理器, C5X 系列与 C6X 系列器件则把开发者带到完全不同的技术领域和功能范畴。显然, 硬件的可设计性和用户目标的适应性在系统性能指标上占有更大的份额, 而 SOPC 技术的优势正在于是设计者本身而非器件设计商去更有效地占据这一份额。

SOPC 在应用理论和知识构成上, 达到了一种有机融合。

基于 SOPC 的结构特点, SOPC 系统的开发对于设计者的知识范围有了更高的要求。除了必须了解基本的 EDA 软件、硬件描述语言和 FPGA 器件相关知识外, 还必须熟悉计算机组成与接口、汇编语言和 C 语言、DSP 算法、数字通信、嵌入式系统开发、嵌入式操作系统、片上系统构建与测试等知识。这样, SOPC 技术的普及必将有力地推动电子信息及工程类各学科分支与相应的课程类别间的融合。这种融合在 SOPC 技术中已不是简单的合并与算术相加, 而是有机的融汇和充满设计者创新意识的升华。例如可以利用 Matlab/DSP

Builder/Quartus II 完成纯硬件的 DSP 算法模型及实现, 进而构成嵌入式系统外围接口的协处理模块, 再进一步构成软件程序中的精简指令, 从而实现完全自主的、真正意义上的硬件设计和系统优化。

与现有的诸多电子系统设计理念和解决方案相比, SOPC 技术更具代表性、主流性、规范性与普遍性。

SOPC 从设计层次上讲, 分硬件设计和软件设计; 从设计流程上讲, 是典型的自顶向下的流程; 从设计手段上讲, 相比于传统技术, 更广和更深入地利用了计算机, 而计算机技术无疑是当今的主流技术。在这一平台上, 学科知识的融合, 设计手段的融合, 测试技术的融合, 使 SOPC 设计者最大限度地优化系统的性能上得以发挥自己的聪明才智, 不再如传统技术中那样, 把大量的时间花费在无谓的软硬件构建细节上, 从而使人们常说的“动手能力”成了计算机应用能力的组成部分, 而非仅为诸如“焊接”、“钻孔”和“连线”等操作行为的代名词了。

从未来的电子系统设计技术走势上看, SOPC 技术更具发展性和前瞻性。

“From Concept to System in minutes”显然是现代电子技术追求的方向和境界。在那里, 人们可以远离“十年磨一剑”的经验、变化无端的硬件结构、空耗时光而难得要领的排错, 潜心于已把握的知识、智慧与灵感, 把电路模型、系统模型、功能模型、行为模型及数学模型直接通过计算机在短时间内形成高效实用的电子线路系统, 这不能不说是一种大胆的设想。然而, 在 SOPC 领域, 这种设想已得到了部分的实现。

SOPC 与 EDA 技术一样, 不能简单归属于哪一个学科分支。广义地讲, 它是一种理念、一种思想方法、一种境界、一种趋势。

作为 EDA 技术教学实验课程的后续课程, 本教材尽管在知识结构上作了一定的衔接安排, 但仍假设读者已有了 VHDL 和 FPGA 器件、DSP 算法, 以及计算机组成与接口方面的基础知识。本书试图为 EDA 技术的学习与实践者在进一步学习基本设计理论与技术的过程中提供更广阔的实践空间, 与此同时, 进一步熟悉现代电子系统设计的分析方法和技术特点。

SOPC 技术无疑为现有的 EDA 课程与实验同工程实践相结合, 打开了一条崭新的通道, 而在理论知识、硬件结构和实现技术的融合上对促进学生创新能力的培养上起到了画龙点睛的功效。

SOPC 技术是发展的, 内容是变化的, 涉及面也在不断扩充。本书不可能以概代全, 以点代面, 完整全面地介绍 SOPC 技术, 只期望给读者提供一点新素材, 一点新启示和一点新方法, 在系统开发技术的学习和实践中多一条可选择的道路。

本书的撰写得到了 ALTERA 公司大学计划部的主要负责人 Bob Xu 先生的大力支持, 在此表示衷心的感谢!

与作者联系的电子邮箱是: span88@mail.hz.zj.cn。

作 者

2004 年 6 月

目 录

第 1 章 概述.....	1
1.1 SOC 单片系统.....	1
1.2 SOPC 及其技术.....	3
1.3 基于 FPGA 和 SOPC 技术的处理器.....	6
1.4 基于 FPGA 和 SOPC 技术的 DSP.....	7
第 2 章 Quartus II 基本使用方法.....	11
2.1 正弦信号发生器设计.....	11
2.1.1 设计原理.....	12
2.1.2 创建工程和编辑设计文件.....	13
2.1.3 创建工程.....	14
2.1.4 编译前设置.....	16
2.1.5 编译.....	18
2.1.6 定制 ROM 初始化数据文件.....	19
2.1.7 定制 ROM 元件.....	22
2.1.8 再次全程编译并了解编译结果.....	25
2.1.9 仿真.....	27
2.1.10 应用 RTL 电路图观察器.....	30
2.2 引脚锁定和编程下载.....	30
2.2.1 引脚锁定.....	30
2.2.2 SOF 文件下载.....	33
2.2.3 对配置器件编程.....	35
2.3 使用在系统嵌入式存储器数据编辑器.....	36
2.4 使用嵌入式逻辑分析仪进行实时测试.....	38
2.4.1 应用 SignalTap II 测试 singt.....	38
2.4.2 编辑触发函数.....	44
2.5 嵌入式锁相环 altPLL 宏功能模块调用.....	45
2.5.1 建立嵌入式锁相环 PLL 元件.....	45
2.5.2 测试锁相环 PLL.....	48
【习题】.....	48
【实验 2-1】正弦信号发生器设计实验.....	49
【实验 2-2】基于 DDS 的数字移相信号发生器设计实验.....	49

第3章 适配与时序优化设置	54
3.1 优化设置与时序分析	54
3.1.1 Settings 设置	54
3.1.2 HDL 版本设置及 Analysis & Synthesis 功能	55
3.1.3 Analysis & Synthesis 的优化设置	56
3.1.4 Fitter 设置	56
3.1.5 增量布局布线控制设置	57
3.1.6 使用 Design Assistant 检查设计可靠性	58
3.1.7 时序设置与分析	59
3.1.8 查看时序分析结果	61
3.1.9 适配优化设置	63
3.2 原理图与 VHDL 文本混合输入设计	66
3.2.1 设计 16 位 VHDL 加法器	66
3.2.2 8 位乘法累加器顶层原理图设计	67
3.2.3 仿真	69
第4章 逻辑锁定技术	71
4.1 LogicLock 技术的基本内容	71
4.1.1 LogicLock 技术解决系统设计优化	71
4.1.2 LogicLock 的基本内容	73
4.1.3 锁定区域的基本方式	73
4.1.4 层次化逻辑锁定区域	74
4.1.5 LogicLock 技术的不同应用流程	75
4.1.6 系统性能强化策略	77
4.1.7 锁定区域的移植与再利用	78
4.2 流水线乘法器结构与未锁定前特性	78
4.3 应用逻辑锁定技术	82
4.3.1 pipemult 模块设计	82
4.3.2 确定逻辑锁定区域及其特性	83
4.3.3 将设计实体移至锁定区域	85
4.3.4 编译优化锁定后的 pipemult 模块	86
4.3.5 输出逻辑锁定约束信息	87
4.3.6 将 VQM 文件加入进顶层工程	90
4.3.7 输入逻辑锁定约束	91
【习题】	94
【实验 4-1】用逻辑锁定优化技术设计流水线乘法器实验	95
【实验 4-2】用逻辑锁定优化技术设计 16 阶数字滤波器实验	95

第 5 章 Matlab/DSP Builder 设计向导	100
5.1 Matlab/DSP Builder 及其设计流程	100
5.2 可控正弦信号发生器设计	103
5.2.1 建立设计模型	103
5.2.2 Simulink 模型仿真	112
5.2.3 SignalCompiler 使用方法	117
5.2.4 使用 ModelSim 进行 RTL 级仿真	121
5.2.5 使用 Quartus II 实现时序仿真	123
5.2.6 硬件测试与硬件实现	125
5.3 DSP Builder 层次化设计	126
DSP Builder 的子系统 (SubSystem)	126
5.4 DSP Builder 的状态机设计	131
5.4.1 FIFO 控制状态机设计示例	131
5.4.2 状态机设计流程	134
5.5 自动设计流程和 SignalTap II 的用法	139
5.5.1 安装 SignalTap II Node 模块	140
5.5.2 系统仿真和硬件测试	142
5.5.3 信号节点的资源利用情况	146
5.6 元件编辑窗整理	146
【习题】	148
【实验 5-1】利用 Matlab/DSP Builder 设计基本电路模块实验	148
第 6 章 DSP 与数字通信模块设计	150
6.1 FIR 数字滤波器设计	150
6.1.1 FIR 滤波器原理	150
6.1.2 使用 DSP Builder 设计 FIR 滤波器	151
6.1.3 使用 Matlab 的滤波器设计工具	158
6.2 IIR 数字滤波器设计	166
6.2.1 IIR 滤波器原理	167
6.2.2 设计 4 阶直接 II 型 IIR 滤波器	168
6.3 直接数字合成器设计	172
6.3.1 DDS 模块设计	172
6.3.2 FSK 调制器设计	174
6.3.3 正交信号发生器设计	176
6.3.4 数字移相信号发生器设计	176
6.4 数字编码与译码器设计	176
6.4.1 伪随机序列	176
6.4.2 帧同步检出	178

6.4.3 RS 码	180
6.4.4 Viterbi 译码	183
【习题】	183
【实验 6-1】FIR 数字滤波器设计实验	184
【实验 6-2】IIR 数字滤波器设计实验	185
【实验 6-3】基于 DSP Builder 的 DDS 设计实验	185
【实验 6-4】编译码器设计实验	188
【实验 6-5】正交幅度调制与解调模型设计实验	188
第 7 章 SOPC 设计初步	191
7.1 Nios 嵌入式 CPU 核	191
7.2 Nios 嵌入式系统设计流程	192
7.2.1 Nios 系统硬件开发流程	192
7.2.2 Nios 系统软件开发流程	194
7.3 Nios 系统设计实例	196
7.3.1 Nios 硬件系统开发流程	196
7.3.2 Nios 系统软件开发流程	213
7.4 Nios 系统软件设计说明	219
7.4.1 Nios SDK 目录概述	219
7.4.2 编辑输入并保存 C 源文件	220
7.4.3 源程序分析	221
7.4.4 编译源程序	222
7.4.5 下载程序代码	224
7.4.6 使用 GNU Debug 调试程序	225
7.4.7 Nios SDK Shell 部分命令使用	229
【习题】	229
【实验 7-1】设计一个简单的 SOPC 系统	230
第 8 章 Nios 外设及其编程	232
8.1 串口 UART	232
8.1.1 UART 的寄存器定义	232
8.1.2 UART 外部硬件连接	237
8.1.3 UART 软件数据结构	238
8.1.4 UART 编程	238
8.2 PIO	241
8.2.1 PIO 类型	242
8.2.2 PIO 寄存器定义	242
8.2.3 PIO 软件数据结构	243
8.2.4 LED	244

8.2.5 数码管	245
8.2.6 按键	247
8.2.7 LCD	248
8.2.8 PIO 简单输入输出操作示例	250
8.3 定时器编程	251
8.3.1 定时器概述	251
8.3.2 定时器寄存器定义	252
8.3.3 定时器软件数据结构	255
8.3.4 定时器程序设计示例	256
8.4 片内存储器	257
8.5 SRAM	258
8.6 Flash	258
【习题】	259
【实验 8-1】简单测控系统串口接收程序设计	259
【实验 8-2】GSM 短信模块程序设计	259
第 9 章 Nios 软件开发进阶	261
9.1 Nios 软件开发工具	261
9.2 中断编程概述	268
9.3 串口中断	270
9.3.1 串口寄存器及其软件数据结构	270
9.3.2 串口中断程序设计示例	271
9.4 按键中断	280
9.5 定时器中断	283
定时器程序设计示例	283
【习题】	287
【实验 9-1】秒表程序设计	287
第 10 章 深入了解 Nios 系统设计	292
10.1 Nios 处理器结构	292
10.1.1 Nios 处理器内部结构	292
10.1.1 内部寄存器组织	293
10.1.3 存储器组织	299
10.1.4 Nios 指令集	299
10.2 使用 ModelSim 对 Nios 进行仿真	299
10.2.1 使用 SOPC Builder 生成 ModelSim 的仿真步骤	299
10.2.2 使用 ModelSim 仿真	300
10.3 Avalon 总线简介	302
10.3.1 Avalon 总线传输类型及时序	302

10.4	定制 Avalon 从外设.....	305
10.4.1	设计 PWM 自定义组件.....	306
10.4.2	添加 PWM 组件到 Nios 系统.....	309
10.4.3	PWM 软件数据结构.....	312
10.4.4	PWM 软件编程示例.....	313
10.5	DMA.....	314
10.5.1	DMA 传输过程.....	315
10.5.2	DMA 寄存器定义.....	315
10.5.3	DMA 控制器软件数据结构及子程序.....	317
10.5.4	DMA 控制器设置.....	318
10.6	定制 Avalon 流模式外设.....	319
10.7	GERMS Monitor 监控程序.....	319
10.8	Flash 编程.....	321
10.9	使用其他 SRAM 和 Flash.....	326
	【习题】.....	327
	【实验 10-1】Avalon Slave 外设 (PWM 模块) 设计.....	327
	【实验 10-2】Avalon Slave 外设 (数码管动态扫描显示模块) 设计.....	328
第 11 章	Nios 综合设计示例.....	329
11.1	计时器设计.....	329
11.1.1	计时器的 Nios 硬件设计.....	329
11.1.2	计时器软件功能设计.....	330
11.1.3	计时器软件设计步骤.....	331
11.2	俄罗斯方块游戏机设计.....	347
11.2.1	硬件系统结构.....	347
11.2.2	Avalon 流模式 VGA 控制器设计.....	349
11.2.3	VGA 控制器外设在 SOPC Builder 中的安装.....	355
11.2.4	汉字和英文字符点阵库.....	357
11.2.5	俄罗斯方块游戏功能设计.....	357
11.2.6	俄罗斯方块游戏软件设计.....	358
	【习题】.....	377
	【实验 11-1】简单计算器程序设计.....	377
	【实验 11-2】VGA 显示终端设计.....	378
第 12 章	定制 Nios 指令.....	380
12.1	定制指令概述.....	380
12.1.1	Nios 定制指令的硬件结构.....	380
12.1.2	Nios 定制指令模块信号线.....	381
12.1.3	Nios 定制指令类型与格式.....	385

12.1.4 Nios 自定义指令实现方式	386
12.2 自定义指令设计示例	387
12.2.1 基于 VHDL 的乘法指令和加法指令实现方法	387
12.2.2 基于 VHDL 的复数乘法指令实现	394
12.2.3 基于 MATLAB/DSP Builder 的 Nios 指令实现方法	396
【实验 12-1】为 Nios 设计乘法累加器指令	404
【实验 12-2】为 Nios 设计浮点乘法器	405
【实验 12-3】为 Nios 设计对 FIFO 操作的控制指令	405
【实验 12-4】FFT 算法设计	405
附录 A SOPC/DSP 实验开发系统	406
附录 B 实验电路结构图	408
附录 C GW48 SOPC 系统实验信号名与芯片 引脚对照表	412
参考文献	415

第 1 章 概 述

自 20 世纪下半叶以来,微电子技术得到了迅速发展,集成电路设计和工艺技术水平有了很大的提高,单片集成度中每片已能包含上亿个晶体管,从而使得将原先由许多 IC 组成的电子系统集成在一个单片硅片上成为可能,构成所谓的片上系统(System On Chip, SOC),或系统芯片。与普通的集成电路相比,系统芯片不再是一种功能单一的单元电路,而是将信号采集、处理和输入输出等完整的系统功能集成在一起,成为一个专用功能的电子系统芯片。而其设计思想也有别于普通 IC。SOC 把系统的处理机制、模型算法、芯片结构、各层次电路及器件的设计紧密结合,在一片或数片单片上完成整个复杂系统的功能。SOC 的出现,是电子系统设计领域的一场革命,它对电子信息产业的影响将不亚于集成电路的诞生所产生的影响。因此,当今电子系统的设计已不再是利用各种通用 IC 进行 PCB 板级的设计和调试,而是转向以大规模 FPGA 或 ASIC 为物理载体的系统芯片的设计,前者称为 SOPC (System On Programmable Chip, 简称为可编程片上系统),后者为 SOC。另一方面,由于集成电路工艺的成熟和 EDA 工具的迅速发展,使得电子系统的设计者并不需要过多地关注半导体集成工艺,完全可以利用现有的成熟工艺,在 EDA 工具的帮助下完成整个系统从行为算法级(系统级)到物理结构级的全部设计,并最终在 FPGA 上实现,或委托 IC 制造商进行 ASIC 生产。

SOC 和 SOPC 的设计是以 IP (Intellectual Property Core) 为基础的,以硬件描述语言为主要设计手段,借助于以计算机为平台的 EDA 工具进行的。SOPC 技术主要是指面向单片系统级专用集成电路设计的计算机技术,与传统的专用集成电路设计技术相比,其特点有:

- 设计全程,包括电路系统描述、硬件设计、仿真测试、综合、调试、系统软件设计,直至整个系统的完成,都由计算机进行。
- 设计技术直接面向用户,即专用集成电路的被动使用者同时也可能是专用集成电路的主动设计者。
- 系统级专用集成电路的实现有了更多的途径,即除传统的 ASIC 器件外,还能通过大规模 FPGA 等可编程器件来实现。

1.1 SOC 单片系统

集成规模和系统功能达到什么程度才能算作 SOC,并没有严格的界定,但广义而言,SOC 应该指在单片上集成系统级多元化的大规模功能模块,从而构成一个能够处理各种信息的集成系统。这个集成系统通常由一个主控单元和一些功能模块构造而成,主控单元通

常是一个处理器,这个处理器既可以是一个普通的微处理器的核,也可以是一个数字信号处理器(DSP)的核,还可以是一个专用的运算控制逻辑单片,在这个主控单元的周围,根据系统所完成的工作配置系统的功能模块,完成信号的接收、预处理、转换以及信号执行等任务。在SOC上可能集成了传感器、模拟信号处理电路、A/D与D/A电路、数字信号处理电路等多元化的模块。在SOC中,将硬件逻辑与智能算法集成在一起。从系统集成的角度看,SOC是以不同模型的电路集成、不同工艺的集成作为支持基础的,所以,要实现SOC,首先必须重点研究器件的结构与设计技术、VLSI设计技术、工艺兼容技术、信号处理技术、测试与封装技术等,这是SOC设计技术的一个重要方面,即SOC单片系统本身的设计和构建。另一方面,是SOC的应用技术,对现有的SOC,针对既定的功能要求,进行工程开发的技术,这将涉及到比前者更多的工程技术人员的参与。

狭义地讲,SOC是一种结合了许多功能模块和微处理器核心的单芯片电路系统,如ARM RISC (ARM Reduced Instruction Set Computer)、MIPS RISC、DSP或其他微处理器核心,加上通信的接口单元,如通用串行总线端口USB、MAC/PHY、GSM/GPRS通信接口、IEEE1394接口、蓝牙模块接口等。这些单元以往都是依照各单元的功能做成一个独立的处理芯片。如一个蓝牙模块,就是结合了蓝牙接口芯片,加上嵌入式系统微处理器,做在一个电路板上,如此会耗费许多的电路空间,而且也不具有经济效益,若是将嵌入式系统微处理器与蓝牙通信接口单元放在同一芯片上,就成为一个SOC系统,可以大幅缩小整个系统所占的面积,在大量生产的情况下,生产成本远低于原本需要多片芯片制成的电路系统。

SOC嵌入式系统微处理器所具有的其他优势有:

- 利用改变内部工作电压的方案,降低芯片功耗。
- 减少芯片对外管脚数,简化制造过程。
- 减少外围驱动接口单元及电路板间的信号传递,可以加快微处理器数据处理的速度。
- 内嵌的线路可以避免外部电路板上信号传递时所造成的系统干扰。

片内使用IP构建是SOC的一个重要特性。当需要推出新产品时,SOC开发人员可以将原来的IP转移到新的嵌入式系统上,或者只需更改一小部分电路,就可符合产品所需要的功能要求,这就是对IP的重要利用。同时,可以做最有效率的使用,借以缩短产品的开发周期,降低开发的复杂度(通过把更多的特性和性能添加到更小的IP中,提升了满足大部分开发技术挑战的可能性)。

可重复利用的IP大致包含了原件库、宏及特殊的专用IP。例如通信接口IP、多媒体压缩解压IP,或是输入输出接口IP等,此外,各家开发厂商所拥有的微处理器IP,如ARM公司的RISC架构的ARM核,MIPS公司的MIPS RISC核等,许多芯片设计厂商可以向这些IP拥有厂商购买所需要的IP,再加上一些外围IP,就可以制成一个高度整合性的SOC嵌入式系统了。

SOC以嵌入式系统为核心,集软、硬件于一体,并追求产品系统最大包容的集成,是微电子领域IP设计的必然趋势和最终目标,也是现代化电子系统设计开发的最佳选择。SOC是一种系统集成芯片,其系统功能可以由全硬件完成,也可以由硬件和软件协同完成(如含有嵌入式处理器的SOC)。目前,所谓的SOC,主要指的是后者。

因此,无论是专用 SOC 还是通用 SOC,它们在结构上都有相似的特点,都是以嵌入式系统结构为基础,集软、硬件于一体的系统级芯片,其中通常集成了一个或若干个处理器,包括 RISC 处理器、DSP 以及为某些专门应用设计的专用指令集处理器(Application Specific Instruction Set Processor),这些处理器是 SOC 的一个组成部分,和 SOC 的其他部件融合在一起。

在 SOC 中,系统的控制任务通常由 RISC CPU 担任。RISC 是精简指令计算机(Reduced Instruction Set Computer)的英文缩写,是 20 世纪 70 年代提出的计算机系统结构设计的一种思路。

1.2 SOPC 及其技术

微电子技术的近期发展成果,为 SOC 的实现提供了多种途径。对于经过验证而又具有批量的系统芯片,可以做成专用集成电路 ASIC 而大量生产。而对于一些仅为小批量应用或处于开发阶段的 SOC,若马上投入流片生产,需要投入较多的资金,承担较大的试制风险。最近发展起来的 SOPC 技术则提供了另一种有效的解决方案,即用大规模可编程器件的 FPGA 来实现 SOC 的功能。

可编程逻辑器件产生于 20 世纪 70 年代。其出现的最初目的是为了用较少的 PLD 品种替代种类繁多的各式中小规模逻辑电路。在 30 多年的发展过程中,PLD 的结构、工艺、功耗、逻辑规模和工作速度等都得到了重大的进步。尤其是在 20 世纪 90 年代,出现了大规模集成度的 FPGA,单片的集成度由原来的数千门,发展到数十万甚至数百万门。芯片的 I/O 口也由数十个发展至上千个端口。有的制造商还推出了含有硬核嵌入式系统的 IP。因此,完全可能将一个电子系统集成到一片 FPGA 中,即 SOPC,为 SOC 的实现提供了一种简单易行而又成本低廉的手段,极大地促进了 SOC 的发展。

SOPC 技术是美国 Altea 公司于 2000 年最早提出的,并同时推出了相应的开发软件 Quartus II。SOPC 是基于 FPGA 解决方案的 SOC,与 ASIC 的 SOC 解决方案相比,SOPC 系统及其开发技术具有更多的特色,构成 SOPC 的方案也有如下多种途径。

1. 基于 FPGA 嵌入 IP 硬核的 SOPC 系统

即在 FPGA 中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多采用了含有 ARM 的 32 位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能,但为了使系统更为灵活完备,功能更为强大,对更多任务的完成具有更好的适应性,通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。如除配置常规的 SRAM、DRAM、Flash 外,还必须配置网络通信接口、串行通信接口、USB 接口、VGA 接口、PS/2 接口或其他专用接口等。这样会增加整个系统的体积、功耗,而降低系统的可靠性。但是如果将 ARM 或其他知识产权核,以硬核方式植入 FPGA 中,利用 FPGA 中的可编程逻辑资源和 IP 软核,直接利用 FPGA 中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块,就能很好地解决这些问题。对此,Altera 和 Xilinx 公司都相继推出了这方面的器件。例如,Altera 的 Excalibur 系列 FPGA 中就植入了 ARM922T 嵌入式系统处理器;

Xilinx 的 Virtex-II Pro 系列中则植入了 IBM PowerPC405 处理器。这样就能使得 FPGA 灵活的硬件设计和硬件实现更与处理器的强大软件功能有机地相结合, 高效地实现 SOPC 系统。

2. 基于 FPGA 嵌入 IP 软核的 SOPC 系统

将 IP 硬核直接植入 FPGA 的解决方案存在如下几种不够完美之处:

- 由于此类硬核多来自第 3 方公司, FPGA 厂商通常无法直接控制其知识产权费用, 从而导致 FPGA 器件价格相对偏高。
- 由于硬核是预先植入的, 设计者无法根据实际需要改变处理器的结构, 如总线规模、接口方式, 乃至指令形式, 更不可能将 FPGA 逻辑资源构成的硬件模块以指令的形式形成内置嵌入式系统的硬件加速模块 (如 DSP 模块), 以适应更多的电路功能要求。
- 无法根据实际设计需求在同一 FPGA 中使用多个处理器核。
- 无法裁减处理器硬件资源以降低 FPGA 成本。
- 只能在特定的 FPGA 中使用硬核嵌入式系统, 如只能使用 Excalibur 系列 FPGA 中的 ARM 核, Virtex-II Pro 系列中的 PowerPC 核。

如果利用软核嵌入式系统处理器就能有效地克服解决上述不利因素。

目前最有代表性的软核嵌入式系统处理器分别是 Altera 的 Nios 和 Nios II 核, 及 Xilinx 的 MicroBlaze 核。特别是前者, 即 Nios CPU 系统, 使上述 5 方面的问题得到很好地解决。

Altera 的 Nios 核是用户可随意配置和构建的 32 位/16 位总线 (用户可选的) 指令集和数据通道的嵌入式系统微处理器 IP 核, 采用 Avalon 总线结构通信接口, 带有增强的内存、调试和软件功能 (C 或汇编程序程序优化开发功能); 含由 First Silicon Solutions (FS2) 开发的基于 JTAG 的片内设备 (OCI) 内核 (这为开发者提供了强大的软硬件调试实时代码, OCI 调试功能可根据 FPGA JTAG 端口上接收的指令, 直接监视和控制片内处理器的工作情况)。此外, 基于 Quartus II 平台的用户可编辑的 Nios 核含有许多可配置的接口模块核, 包括: 可配置高速缓存 (包括由片内 ESB、外部 SRAM 或 SDRAM, 100MB 以上单周期访问速度) 模块, 可配置 RS232 通信口、SDRAM 控制器、标准以太网协议接口、DMA、定时器、协处理器等。在植入 (配置进) FPGA 前, 用户可根据设计要求, 利用 Quartus II 和 SOPC Builder, 对 Nios 及其外围系统进行构建, 使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。Nios 核在同一 FPGA 中被植入的数量没有限制, 只要 FPGA 的资源允许。此外, Nios 可植入的 Altera FPGA 的系列几乎没有限制, 在这方面, Nios 显然优于 Xilinx 的 MicroBlaze。

另外, 在开发工具的完备性方面、对常用的嵌入式操作系统支持方面, Nios 都优于 MicroBlaze。就成本而言, 由于 Nios 是由 Altera 直接推出而非第 3 方产品, 故用户通常无需支付知识产权费用, Nios 的使用费仅仅是其占用的 FPGA 逻辑资源费。因此, 选用的 FPGA 越便宜, 则 Nios 的使用费就越便宜。

特别值得一提的是, 通过 Matlab 和 DSP Builder, 或直接使用 VHDL 等硬件描述语言设计, 用户可以为 Nios 嵌入式处理器设计各类加速器, 并以指令的形式加入 Nios 的指令系统, 从而成为 Nios 系统的一个接口设备, 与整个片内嵌入式系统融为一体。例如, 用户可以根据设计项目的具体要求, 随心所欲地构建自己的 DSP 处理器系统, 而不必拘泥于其

他 DSP 公司已上市的有限款式的 DSP 处理器。

3. 基于 HardCopy 技术的 SOPC 系统

通过强化 SOPC 工具的设计能力,在保持 FPGA 开发优势的前提下,引入 ASIC 的开发流程,从而对 ASIC 市场形成直接竞争。这就是 Altera 推出的 HardCopy 技术。

HardCopy 就是利用原有的 FPGA 开发工具,将成功实现于 FPGA 器件上的 SOPC 系统通过特定的技术直接向 ASIC 转化,从而克服传统 ASIC 设计中普遍存在的问题。

与 HardCopy 技术相比,对于系统级的大规模 ASIC (SOC) 开发,有不少难于克服的问题,其中包括开发周期长、产品上市慢,一次性成功率低、有最少的投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。例如,此类 ASIC 开发,首先要求有高的技术人员队伍、高达数十万美元的开发软件费用和高昂的掩膜费用,且整个设计周期可能长达一年。ASIC 设计的高成本和一次性低成功率很大部分是由于需要设计和掩膜的层数太多(多达十几层)。然而如果利用 HardCopy 技术设计 ASIC,开发软件费用仅 2000 美元(Quartus II),SOC 级规模的设计周期不超过 20 周,转化的 ASIC 与用户设计习惯的掩膜层只有两层,且一次性投片的成功率近乎 100%,即所谓的 FPGA 向 ASIC 的无缝转化。而且用 ASIC 实现后的系统性能将比原来在 HardCopy FPGA 上验证的模型提高近 50%,而功耗则降低 40%。一次性成功率的大幅度提高即意味着设计成本的大幅降低和产品上市速度的大幅提高,3 种 SOC 方案的比较如表 1-1 所示。

表 1-1 3 种 SOC 方案的比较

项 目	基于 ASIC 的 SOC	基于 FPGA 的 SOC (SOPC)	基于 HardCopy 的 SOC
单片成本	低	较高	较低
开发周期	长(超过 50 周)	短(少于 10 周)	较短(少于 20 周)
开发成本	设计工程成本高 掩模成本高 软件工具成本高 (超过 30 万美元)	设计工程成本低 无掩模成本 软件工具成本低 (低于 2000 美元)	设计工程成本低 掩模成本低 软件工具成本低 (低于 2000 美元)
一次投片情况	一次投片成功率低、成本 高、耗时长	可现场配置	一次投片成功率近乎 100%,成本低、耗时短
集成技术	0.25 μ s~65nm	0.25 μ s~90nm	0.25 μ s~90nm
可重构性	不可重构	可重构	不可重构

HardCopy 技术是一种全新的 SOC 级 ASIC 设计解决方案,即将专用的硅片设计和 FPGA 至 HardCopy 自动迁移过程结合在一起的技术,首先利用 Quartus II 将系统模型成功实现于 HardCopy FPGA 上,然后帮助设计者把可编程解决方案无缝地迁移到低成本的 ASIC 上的实现方案。这样,HardCopy 器件就把大容量 FPGA 的灵活性和 ASIC 的市场优势结合起来,实现对于有较大批量要求并对成本敏感的电子系统产品上。从而避开了直接设计 ASIC 的困难,而从原型设计提升至产品制造,通过 FPGA 的设计十分容易地移植到 HardCopy 器件上,达到降低成本,加快面市周期的目的。HardCopy 器件(如 HardCopy Stratix