


# 网络处理器 与网络系统设计

(美) Douglas E. Comer 著 张建忠 陶智华 等译 吴功宜 审校  
普度大学



Network Systems Design  
Using Network Processors


计 算 机 学 丛 书

# 网络处理器 与网络系统设计

TP393.02

11

(美) Douglas E. Comer 著 张建忠 陶智华 等译 吴功宜 审校  
普度大学



RJS/80/2

Network Systems Design  
Using Network Processors



本书深入而系统地介绍一种新兴的用来构建网络系统的硬件技术——网络处理器。

本书前三章是对网络系统和协议的介绍。其后主要内容分为三部分：第一部分讨论协议处理和网络系统通用的包处理功能；第二部分详细阐述网络处理器技术，包括网络处理器的特点、用途、体系结构、程序设计语言以及设计上的权衡等；第三部分以 Intel 的 IXP1200 为范例详细介绍网络处理器的硬件体系结构、软件开发环境、编程模式和编程方法，并提供一些经过验证的实例代码。

本书层次清晰、概念准确、内容全面、图文并茂，既便于读者循序渐进地掌握网络系统设计的基本概念，又能使读者学习利用网络处理器设计网络设备与系统的技能。本书可以作为计算机、通信与电子信息类专业本科生与研究生的教材，也可以作为网络的硬件和软件工程师、系统集成工程师以及应用和维护人员的参考读物。

Simplified Chinese edition copyright © 2004 by PEARSON EDUCATION ASIA LIMITED and China Machine Press.

Original English language title: *Network Systems Design Using Network Processors* (0-13-141792-4) by Douglas E. Comer, Copyright © 2004.

All rights reserved.

Published by arrangement with the original publisher, Pearson Education, Inc., publishing as Prentice Hall.

本书封面贴有 Pearson Education (培生教育出版集团) 激光防伪标签，无标签者不得销售。  
版权所有，侵权必究。

**本书版权登记号：图字：01-2003-1987**

#### **图书在版编目 (CIP) 数据**

网络处理器与网络系统设计 / (美) 科默 (Comer, D. E.) 著；张建忠等译。—北京：机械工业出版社，2004. 7

(计算机科学丛书)

书名原文：Network Systems Design Using Network Processors

ISBN 7-111-14362-0

I. 网… II. ①科… ②张… III. 计算机网络-微处理器 IV. TP393. 02

中国版本图书馆 CIP 数据核字 (2004) 第 037721 号

机械工业出版社 (北京市西城区百万庄大街 22 号 邮政编码 100037)

责任编辑：李伯民 杨 敏

北京瑞德印刷有限公司印刷·新华书店北京发行所发行

2004 年 7 月第 1 版第 1 次印刷

787mm × 1092mm 1/16 · 23.75 印张

印数：0 001-5000 册

定价：39.00 元

凡购本书，如有倒页、脱页、缺页，由本社发行部调换  
本社购书热线：(010) 68326294

## 出版者的话

文艺复兴以降，源远流长的科学精神和逐步形成的学术规范，使西方国家在自然科学的各个领域取得了垄断性的优势；也正是这样的传统，使美国在信息技术发展的六十多年间名家辈出、独领风骚。在商业化的进程中，美国的产业界与教育界越来越紧密地结合，计算机学科中的许多泰山北斗同时身处科研和教学的最前线，由此而产生的经典科学著作，不仅擘划了研究的范畴，还揭橥了学术的源变，既遵循学术规范，又自有学者个性，其价值并不会因年月的流逝而减退。

近年，在全球信息化大潮的推动下，我国的计算机产业发展迅猛，对专业人才的需求日益迫切。这对计算机教育界和出版界都既是机遇，也是挑战；而专业教材的建设在教育战略上显得举足轻重。在我国信息技术发展时间较短、从业人员较少的现状下，美国等发达国家在其计算机科学发展的几十年间积淀的经典教材仍有许多值得借鉴之处。因此，引进一批国外优秀计算机教材将对我国计算机教育事业的发展起积极的推动作用，也是与世界接轨、建设真正的世界一流大学的必由之路。

机械工业出版社华章图文信息有限公司较早意识到“出版要为教育服务”。自 1998 年开始，华章公司就将工作重点放在了遴选、移译国外优秀教材上。经过几年的不懈努力，我们与 Prentice Hall, Addison - Wesley, McGraw - Hill, Morgan Kaufmann 等世界著名出版公司建立了良好的合作关系，从它们现有的数百种教材中甄选出 Tanenbaum, Stroustrup, Kernighan, Jim Gray 等大师名家的一批经典作品，以“计算机科学丛书”为总称出版，供读者学习、研究及庋藏。大理石纹理的封面，也正体现了这套丛书的品位和格调。

“计算机科学丛书”的出版工作得到了国内外学者的鼎力襄助，国内的专家不仅提供了中肯的选题指导，还不辞劳苦地担任了翻译和审校的工作；而原书的作者也相当关注其作品在中国的传播，有的还专诚为其书的中译本作序。迄今，“计算机科学丛书”已经出版了近百个品种，这些书籍在读者中树立了良好的口碑，并被许多高校采用为正式教材和参考书籍，为进一步推广与发展打下了坚实的基础。

随着学科建设的初步完善和教材改革的逐渐深化，教育界对国外计算机教材的需求和应用都步入一个新的阶段。为此，华章公司将加大引进教材的力度，在“华章教育”的总规划之下出版三个系列的计算机教材：除“计算机科学丛书”之外，对影印版的教材，则单独开辟出“经典原版书库”；同时，引进全美通行的教学辅导书“Schaum's Outlines”系列组成“全美经典学习指导系列”。为了保证这三套丛书的权威性，同时也为了更好地为学校和老师们服务，华章公司聘请了中国科学院、北京大学、清华大学、国防科技大学、复旦大学、上海交通大学、南京大学、浙江大学、中国科技大学、哈尔滨工业大学、西安交通大学、中国人民大学、北京航空航天大学、北京邮电大学、中山大学、解放军理工大学、郑州大学、湖北工学院、中国国家信息安全测评认证中心等国内重点大学和科研机构在计算机的

各个领域的著名学者组成“专家指导委员会”，为我们提供选题意见和出版监督。

这三套丛书是响应教育部提出的使用外版教材的号召，为国内高校的计算机及相关专业的教学度身订造的。其中许多教材均已为 M. I. T., Stanford, U. C. Berkeley, C. M. U. 等世界名牌大学所采用。不仅涵盖了程序设计、数据结构、操作系统、计算机体系结构、数据库、编译原理、软件工程、图形学、通信与网络、离散数学等国内大学计算机专业普遍开设的核心课程，而且各具特色——有的出自语言设计者之手、有的历经三十年而不衰、有的已被全世界的几百所高校采用。在这些圆熟通博的名师大作的指引之下，读者必将在计算机科学的宫殿中由登堂而入室。

权威的作者、经典的教材、一流的译者、严格的审校、精细的编辑，这些因素使我们的图书有了质量的保证，但我们的目标是尽善尽美，而反馈的意见正是我们达到这一终极目标的重要帮助。教材的出版只是我们的后续服务的起点。华章公司欢迎老师和读者对我们的工作提出建议或给予指正，我们的联系方法如下：

电子邮件：[hzedu@hzbook.com](mailto:hzedu@hzbook.com)

联系电话：(010) 68995264

联系地址：北京市西城区百万庄南街 1 号

邮政编码：100037

## 专家指导委员会

(按姓氏笔画顺序)

尤晋元	王 珊	冯博琴	史忠植	史美林
石教英	吕 建	孙玉芳	吴世忠	吴时霖
张立昂	李伟琴	李师贤	李建中	杨冬青
邵维忠	陆丽娜	陆鑫达	陈向群	周伯生
周立柱	周克定	周傲英	孟小峰	岳丽华
范 明	郑国梁	施伯乐	钟玉琢	唐世渭
袁崇义	高传善	梅 宏	程 旭	程时端
谢希仁	裘宗燕	戴 葵		

## 秘书组

武卫东

温莉芳

刘 江

杨海玲

## 译 者 序

21世纪的一个重要特征是数字化、网络化与信息化，而这一切的基础是支持全社会的、强大的计算机网络。计算机网络是计算机技术与通信技术相互渗透、密切结合而形成的一门交叉学科。以因特网为代表的网络应用技术和高速网络技术，使得网络技术发展到了一个更高的阶段。基于网络技术的电子政务、电子商务、远程教育、远程医疗与信息安全技术正在以前所未有的速度发展。人们已经意识到，计算机网络正在改变着人们的工作方式、生活方式与思维方式，网络技术的发展与应用已成为影响一个国家与地区政治、经济、科学与文化发展的重要因素之一。网络技术是当今计算机技术中发展最为迅速和最受关注的领域。

我国信息技术与信息产业的发展需要大批掌握计算机网络与通信领域核心技术的人才，而使用网络处理器（NP）去设计网桥、交换机、路由器、防火墙等关键网络设备和系统是网络专业人员的基本功。只有能够使用网络处理器进行网络硬件与软件开发，构建网络系统，才有可能逐步形成有自主知识产权的网络产品和技术，这是从事网络和通信技术的专业技术人员与学生急需掌握的一门重要的知识与技能。正如 Larry Peterson 在为本书写的序言中所说，作者“Doug Comer 写了我曾希望写的书”。本书的译者认为，“Doug Comer 写了我们希望阅读的一本书”。

本书作者在网络处理器、网络硬件与软件设计方面有丰富的实际工作经验，所以作者在讲述一些复杂的问题时，使读者不感到抽象。本书层次清晰、概念准确、内容全面、图文并茂，既便于读者循序渐进地掌握网络系统设计的一些基本的概念，又能使读者学习到如何利用网络处理器设计网络设备与系统的技能。本书可以作为计算机、通信与电子信息类专业本科生与研究生教材，也可以作为网络的硬件和软件工程师、系统集成工程师以及应用和维护人员的参考读物。

本书的第1~5章由张建忠翻译，第6~8章和附录由陶智华翻译，第9~13章和第21章由陆炜翻译，第14~17章由陆爽翻译，第18~20章由胡金娟翻译，第22、26和27章由赵新翻译，第23~25章由牛晓光翻译。张建忠与陶智华负责全书翻译的组织工作。南开大学信息技术科学学院吴功宜教授对全书进行了审校。

限于译者的专业水平的限制，错误与不妥之处诚恳地希望读者批评指正。

吴功宜 安徽安庆人。1970年毕业于南开大学物理系，1996年在美国明尼苏达大学计算机系做访问学者。曾任南开大学计算机系系主任、研究生院副院长；现任南开大学信息技术科学学院院长，计算机系教授，博士生导师。

## 序　　言

就网络系统设计而言，Doug Comer 写了我曾希望写的书。他循序渐近且十分清晰地叙述如何去构建网桥、交换机、路由器、防火墙、NAT 盒以及代理等现今因特网所必需的构件，本书也正因此而著名。这本书适合于任何想了解驱使因特网运行的各种“魔术盒”如何工作的人阅读。

本书的第一部分概述所有网络系统通用的包处理功能。从包分类到缓冲区管理到排队规则再到调度算法，本书引导着读者了解发生在包上的每一件事——从它到达一个输入链路的时刻直到它被传送到一个输出链路的时刻。本书一个主要的特点是以一种“与应用无关”的方式描述各种机制和技术，也就是说不需要考虑它们是用于构建防火墙、入侵检测系统还是路由器（或者用于同时构建三者）。

本书的第二和第三部分重点描述一种新兴的用来构建网络系统的硬件技术——网络处理器。网络处理器的独特性表现在两个方面。第一，它们被设计用于并行地处理包（或者更准确地说是固定长度的包块），因此能使它们与不断增长的链路速度保持同步。第二，它们在软件上是可编程的，因此允许系统设计师根据所处理的任务来定制它们的行为，也就是说，通过编程将它们设计成网桥、防火墙或代理。实际上，现在市场上的许多网络处理器提供各种原语，直接支持所有网络系统所通用的分类、缓冲、排队和调度等功能。本书对几家厂商（例如 Agere、IBM）的网络处理器的性能作出评述，但为了使讨论更具针对性，重点是考查一种特定的芯片——Intel 的 IXP1200。

因特网十分庞大而且复杂，所以我们经常关注诸如路由、安全性和拥塞控制这样的全局功能，这是可以理解的。但是我们必须谨记，每个全局功能都是由局部功能构成的——因特网是由成千成万独立运行的系统组成的。本书描述这些独立系统设计和实现的各个方面，解释通用和专用的硬件、协议软件以及设计上的权衡。

普林斯顿大学 计算机系主任

Larry Peterson

2003 年 1 月

## 前　　言

本书描述各种网络系统的设计，包括路由器、网桥、交换机、防火墙以及用于因特网的其他设备。书中分析协议处理所需的各种功能，并且解释它们在一系列硬件体系结构中的实现过程。本书重点是在描述网络处理器技术，这是近几年发展起来并且迅速成为设计师使用的标准工具的技术。除了讨论网络处理器的推动因素和用途之外，本书综述网络处理器的体系结构，探讨用于网络处理器的各种程序设计语言，以及考虑多种设计上的权衡。

本书适合于构建网络系统的专业人士和正在学习网络系统设计的学生阅读。为了对专业人士有所帮助，书中同时讨论网络处理器和网络系统的设计策略。此外，讨论中使用的例子都取自于商用上可获得的产品，书中的代码已经在网络处理器硬件上测试过。为了有助于学生的学习，本书在提出概念时不涉及太偏的术语。本书最后提供的术语和缩略语词汇表对学生和专业人士都会有所帮助。

本书前三章是对协议的回顾和对网络系统的介绍，其后的主要内容分为三部分。第一部分，从第 4 章至第 10 章，讨论协议处理，而且涉及在传统网络系统所用的一系列硬件体系结构上的实现。这些结构从传统的用于低端网络系统的单处理器系统，扩展到用于高端网络系统的、使用智能网络接口卡来处理高速网络的多处理器体系结构。此外，第一部分有两章讨论重要的分类和交换矩阵体系结构的主题。

第二部分，从第 11 章到第 17 章，探讨网络处理器技术，阐述网络处理器在经济上的动机，解释网络处理器在网络系统中可能的作用，并且讨论网络处理器的体系结构。为了使讨论具体化并且展示各种设计，第 15 章纵览多种可以商用的体系结构。第 16 章考虑用于网络处理器的编程语言，给出两种可以商用的分类语言 NCL 和 FPL 的多个例子。

第三部分详细探讨一种网络处理器。本书这个版本使用 Intel 的 IXP1200 作为范例。这部分给出 Intel 提供的多处理器硬件体系结构和软件开发环境的细节。在阐述 Intel 芯片的基本组件之后，用几章篇幅讨论编程，并且描述为 IXP1200 编写的软件如何使用板载处理器和其他组件。更为重要的是，本书包含作为实例的“线中的块”（bump-in-the-wire）网络系统的完整代码。

为本书创建了伴随网站：

<http://www.npbook.cs.purdue.edu>

这个网站由 Robert Dusek 管理和维护，包含书中的所有程序范例和一套教师使用的辅助资料。此外，我邀请各网络处理器厂商提交他们的芯片的实例代码。特别是，我鼓励厂商说明第 26 章中的实例系统在他们的网络处理器上的实现过程。

我感谢曾经帮助我编写本书的许多个人和组织，他们值得称赞。Agere、IBM 和 Intel 提供了我在普度大学实验室所用的网络处理器硬件和软件。Chris Telfer 曾不知疲倦地组建实验室的设施，并且编写了 wwbump 实例的代码。其他学生，包括 Jing Liu、Xiaodong Li、Fan

Zhang 和 Shireen Javali，他们搜索文献、检查资料，并且对草稿提了很多意见。Om Prakash Pitta、Vasudeva Nithyananda Pai 以及两个研究生讨论班上的学生们，曾鼓励我使用网络处理器来创建各种项目。同事 Sonia Fahmy 审阅了与交换矩阵有关的资料。

我也很感谢很多专家给予我的意见和批评，他们曾参与网络处理器的创建，或者使用网络处理器来构建网络系统。BBN 的 Craig Partridge 和 Nauticus Networks 公司的 Paul Phillips 提供了全面的评论；Craig 提供了一种对于交换矩阵的见解。Austin Ventures 公司的 Mike Hathaway 给予了很多有价值的技术资料，并且对第二代和第三代体系结构的划分提出了建议。Agere Systems 的 Dale Parson 和 Rob Munoz 进行了广泛的审阅，并且提供了 FPL 和 Agere 体系结构的技术细节。IBM 的 Mohammad Peyravian 对于 IBM 的体系结构的表示形式提出了意见。IBM 的 Matt Tryzna 来到普度大学讲授有关 IBM 体系结构的两门课，同时对本书的草稿提出了意见。Intel 的 Erik Johnson 和 Aaron Kunze 提供了意见，包括对实例代码的批评。Calix Networks 的 Paul Schmitt 补充了很多技术背景和硬件的细节，并且帮助我了解了这个行业历史。Future Communications Software 的 T. Sridhar 和贝尔实验室的 John Lin 提供了一些章的意见。Saint Joseph College 的 Robert Dusek 自愿提供网站的管理和维护。

最后，我要感谢我的妻子 Chris，因为她的耐心、细心的编辑和宝贵的建议使我的每本书得到改进和增添光彩。

Douglas E. Comer

2003 年 1 月

## 关于本书的评论

“总起来说，这是一本有助于把计算机工程和网络工程的规范统一起来的书。”

——Michael Hathaway, *Austin Ventures* 公司

“强有力且清晰地解释设计和使用网络处理器的错综复杂性。我希望它能成为这个学科的标准教科书。”

——Craig Partridge, ACM SIGCOMM (美国计算机协会数据通信专业组) 主席

“这是 Comer 教授的又一本综合图书——这次是关于网络系统的设计，关注点在于新兴的网络处理器领域。工程师和学生们无疑会发现这本书是很有价值的。”

——T. Sridhar, *FutureSoft* 公司

“任何想了解驱动因特网运行的各种“魔术盒”如何工作的人都需要阅读这本书。”

——Larry Peterson, 普林斯顿大学计算机系主任

“作者展示出对这个领域难以捉摸的诸多问题令人惊奇的理解力。”

——Paul Schmitt, *Calix Incorporated* 公司

“这本书是非常出色的：描述清晰，易于理解，内容全面。”

——John Lin, 贝尔实验室

“本书是一本适时适用的书。看了这本书，那些最近涉足网络处理器领域的朋友总会这样说：‘我要是 9 个月前阅读此书就好了！’它是网络处理设计原则、流行的体系结构以及体系结构发展方向的绝妙融合。可以断言，只要它放到书架上，就会成为这个领域的标准教科书。”

——Dale Parson, *Agere Systems* 公司

“Comer 讨论了所有驱动现今网络系统设计的关键性的体系结构和经济上的决策。本书将十分有助于工程师构建这些系统，同时也有助于那些对系统的工作原理感兴趣的人。”

——Paul Phillips, *Nauticus Networks* 公司

## 作者简介

Douglas Comer 博士是在 TCP/IP 协议、计算机网络和因特网领域世所公认的专家。早在 20 世纪 70 年代晚期和 80 年代因特网刚形成时，他就作为研究者之一对因特网的发展做出了贡献，他同时是因特网体系结构委员会（IAB）的成员，该组织主要负责指导因特网的发展。他还担任 CSNET 技术委员会的主席，并且是 CSNET 执行委员会的成员。

Comer 为业界在网络系统的设计和实现上提供咨询。除了在大学进行演讲之外，他还为世界各地的网络专业人员现场授课。Comer 的操作系统 Xinu 以及 TCP/IP 协议族的实现（均写入他的教科书）已经在商业产品中使用。

Comer 是普度（Purdue）大学计算机科学系的教授，在该大学中，他开设并讲授课程，同时也在计算机网络、网络互连和操作系统领域做研究工作。Comer 组建了网络实验室，学生在那里可以构建和测试诸如 IP 路由器、NAT 盒以及网桥那样的网络系统；Comer 的所有课程均包括在实验室环境下的动手操作。选修他的网络处理器课程的学生有机会使用 Agere、IBM 和 Intel 提供的设备。

除了撰写一系列计算机网络和 TCP/IP 的、深受欢迎的技术书籍之外，Comer 还担任《Software——Practice and Experience》杂志的北美地区的编辑。Comer 是 ACM 的会员。

其他信息可从网站 [www.cs.purdue.edu/people/comer](http://www.cs.purdue.edu/people/comer) 查找，有关 Comer 的著作的信息可从网站 [www.comerbooks.com](http://www.comerbooks.com) 查找。

# 目 录

出版者的话	
专家指导委员会	
译者序	
序言	
前言	
关于本书的评论	
作者简介	
第1章 概述	1
1.1 网络系统和因特网	1
1.2 应用与基础设施	1
1.3 网络系统工程	1
1.4 包处理	2
1.5 实现高速度	2
1.6 网络速度	2
1.7 硬件、软件和混合体	3
1.8 本书的读者范围和组织	3
1.9 小结	4
补充读物	4
第2章 基本术语和实例系统	5
2.1 引言	5
2.2 网络和包	5
2.3 面向连接模式和非连接模式	5
2.4 数字电路	5
2.5 局域网和广域网的分类	6
2.6 因特网与异构性	6
2.7 网络系统实例	7
2.8 广播域	7
2.9 因特网中使用的两个关键系统	8
2.10 因特网中的其他系统	8
2.11 监视和控制系统	9
2.12 小结	9
补充读物	10
第3章 协议和包格式	11
3.1 引言	11
3.2 协议和分层	11
3.3 第1层和第2层（物理层和网络 接口层）	12
3.3.1 以太网	12
3.3.2 以太网帧格式	12
3.3.3 以太网地址	13
3.3.4 以太网类型字段	13
3.4 第3层（互联网层）	13
3.4.1 因特网协议	13
3.4.2 IP数据报格式	14
3.4.3 IP地址	15
3.5 第4层（传输层）	15
3.5.1 UDP和TCP	15
3.5.2 UDP数据报格式	15
3.5.3 TCP段格式	16
3.6 协议端口号和多路分解	17
3.7 封装和传输	17
3.8 地址解析协议	17
3.9 小结	18
补充读物	18
第一部分 传统协议处理系统	
第4章 常规计算机硬件体系结构	20
4.1 引言	20
4.2 常规计算机系统	20
4.3 网络接口卡	20
4.4 总线的定义	21
4.5 总线地址空间	22
4.6 存-取模式	22
4.7 网络接口卡的功能	23
4.8 为实现高速而优化网卡	23
4.9 板载地址识别	24
4.9.1 单播和广播识别与过滤	24
4.9.2 多播识别和过滤	24

4.10 板载包缓冲	25	6.6 帧和协议多路分解	47
4.11 直接存储器存取	26	6.7 包分类	47
4.12 操作和数据链接	26	6.7.1 静态分类和动态分类	47
4.13 数据流图	27	6.7.2 多路分解和分类	48
4.14 混杂模式	27	6.7.3 优化的包处理	48
4.15 小结	28	6.7.4 分类语言	49
补充读物	28	6.8 排队和包丢弃	49
<b>第5章 基本包处理：算法和 数据结构</b>	<b>29</b>	6.8.1 基本排队	49
5.1 引言	29	6.8.2 优先级机制	49
5.2 状态信息和资源耗尽	29	6.8.3 包丢弃	50
5.3 包缓冲区分配	29	6.9 调度和分时	51
5.4 包缓冲区长度和复制	30	6.10 安全：认证和保密	51
5.5 协议分层与复制	30	6.11 流量测量和控制	52
5.6 异构与网络字节顺序	31	6.12 流量整形	52
5.7 网桥算法	32	6.13 计时器管理	54
5.8 表查找与散列	33	6.14 小结	54
5.9 IP数据报分片与重组	34	补充读物	55
5.9.1 标志字段的解释	34	练习	55
5.9.2 分片偏移字段的解释	35	<b>第7章 常规处理器上的协议软件</b>	<b>56</b>
5.9.3 IP分片算法	35	7.1 引言	56
5.9.4 对分片进行分片	35	7.2 应用程序中包处理的实现	56
5.9.5 IP重组	36	7.3 软件中的快速包处理	56
5.9.6 组合分片	37	7.4 嵌入式系统	57
5.9.7 分片的位置	37	7.5 操作系统实现	57
5.9.8 IP重组算法	38	7.6 软件中断和优先级	57
5.10 IP数据报转发	38	7.7 多优先级和内核线程	59
5.11 IP转发算法	39	7.8 线程同步	59
5.12 高速IP转发	40	7.9 分层协议软件	60
5.13 TCP连接识别算法	41	7.9.1 每层一个线程	60
5.14 TCP衔接算法	42	7.9.2 每个协议一个线程	61
5.15 小结	43	7.9.3 每个协议多个线程	61
补充读物	44	7.9.4 独立的计时器管理线程	62
练习	44	7.9.5 每个包一个线程	62
<b>第6章 包处理功能</b>	<b>45</b>	7.10 异步编程和同步编程	63
6.1 引言	45	7.11 小结	63
6.2 包处理	45	补充读物	64
6.3 地址查找和包转发	45	练习	64
6.4 检错和纠错	46	<b>第8章 协议处理的硬件体系结构</b>	<b>65</b>
6.5 分片、分段和重组	47	8.1 引言	65
		8.2 网络系统体系结构	65

8.3 传统的软件路由器 .....	65	10.2 内部快速通路的带宽 .....	90
8.4 聚合数据速率 .....	66	10.3 交换矩阵的概念 .....	90
8.5 聚合包速率 .....	67	10.4 同步与异步矩阵 .....	91
8.6 包速率和软件路由器的可行性 .....	68	10.5 交换矩阵体系结构的分类 .....	92
8.7 克服单个 CPU 的瓶颈 .....	69	10.6 专用的内部通路与端口争用 .....	92
8.8 细粒度并行 .....	70	10.7 纵横制体系结构 .....	93
8.9 对称粗粒度并行 .....	70	10.8 基本排队 .....	94
8.10 非对称粗粒度并行 .....	71	10.9 时分解决方案：共享数据通路 .....	96
8.11 专用协处理器 .....	71	10.10 共享总线体系结构 .....	96
8.12 ASIC 协处理器实现 .....	72	10.11 其他的共享介质体系结构 .....	98
8.13 具有板载处理的网卡 .....	72	10.12 共享存储器体系结构 .....	98
8.14 带板载栈的智能网卡 .....	73	10.13 多级矩阵 .....	99
8.15 信元和面向连接的编址 .....	73	10.14 Banyan 体系结构 .....	99
8.16 数据流水线 .....	74	10.15 扩展 Banyan 结构 .....	100
8.17 小结 .....	75	10.16 商用技术 .....	102
补充读物 .....	75	10.17 小结 .....	102
练习 .....	75	补充读物 .....	103
<b>第 9 章 分类和转发 .....</b>	<b>77</b>	练习 .....	<b>103</b>
9.1 引言 .....	77	<b>第二部分 网络处理器技术</b>	
9.2 多路分解的固有局限性 .....	77	<b>第 11 章 网络处理器：动机与目的 .....</b>	<b>106</b>
9.3 包分类 .....	78	11.1 引言 .....	106
9.4 分类的软件实现 .....	78	11.2 第二代体系结构中的 CPU .....	106
9.5 优化基于软件的分类 .....	79	11.3 第三代网络系统 .....	106
9.6 专用硬件上的软件分类器 .....	80	11.4 使用嵌入式处理器的动机 .....	107
9.7 分类的硬件实现 .....	80	11.5 RISC 与 CISC .....	107
9.8 优化多规则集的分类 .....	81	11.6 定制硅片的需求 .....	108
9.9 可变长度首部的分类 .....	82	11.7 网络处理器的定义 .....	109
9.10 混合的硬件/软件分类器 .....	83	11.8 基本思想：通过可编程性实现	
9.11 动态分类与静态分类的比较 .....	83	灵活性 .....	110
9.12 细粒度流的建立 .....	84	11.9 指令集 .....	110
9.13 面向连接的网络中的流转发 .....	85	11.10 用并行性与流水线的可扩展性 .....	111
9.14 无连接网络的分类与转发 .....	85	11.11 网络处理器的成本与收益 .....	111
9.15 第二代网络系统 .....	86	11.12 网络处理器与其经济上的成功 .....	112
9.16 第二代系统中的嵌入式处理器 .....	87	11.13 网络处理器的形势与未来 .....	113
9.17 分类和转发芯片 .....	87	11.14 小结 .....	113
9.18 小结 .....	88	补充读物 .....	113
补充读物 .....	88	练习 .....	113
练习 .....	88		
<b>第 10 章 交换矩阵 .....</b>	<b>90</b>	<b>第 12 章 网络处理器设计的复杂性 .....</b>	<b>115</b>
10.1 引言 .....	90	12.1 引言 .....	115

12.2 网络处理器的功能 .....	115	14.7 用增加存储容量进行扩展 .....	139
12.3 包处理功能 .....	115	14.8 用增加存储带宽进行扩展 .....	140
12.4 入口与出口处理 .....	116	14.9 用增加存储器类型进行扩展 .....	140
12.4.1 入口处理 .....	116	14.10 用加入高速缓存进行扩展 .....	141
12.4.2 出口处理 .....	117	14.11 用按内容寻址的存储器进行扩展 .....	142
12.5 并行与分布式体系结构 .....	118	14.12 用 CAM 做包分类 .....	143
12.6 网络处理器的体系结构角色 .....	119	14.13 扩展中的其他限制 .....	145
12.7 每种体系结构角色的结果 .....	119	14.14 软件的可扩展性 .....	146
12.8 宏观的数据流水线与异构性 .....	121	14.15 瓶颈和扩展 .....	146
12.9 网络处理器设计与软件仿真 .....	121	14.16 小结 .....	146
12.10 小结 .....	122	补充读物 .....	147
补充读物 .....	122	练习 .....	147
练习 .....	122	<b>第 15 章 商用网络处理器的实例 .....</b>	<b>148</b>
<b>第 13 章 网络处理器的体系结构 .....</b>	<b>123</b>	15.1 引言 .....	148
13.1 引言 .....	123	15.2 商用产品大量涌现 .....	148
13.2 体系结构的多样性 .....	123	15.3 产品的选择 .....	148
13.3 主要体系结构特性 .....	123	15.4 多芯片流水线 (Agere) .....	148
13.3.1 处理器层次结构 .....	124	15.5 加强型 RISC 处理器 (Alchemy) .....	152
13.3.2 存储器层次结构 .....	124	15.6 嵌入式处理器加协处理器 (AMCC) .....	153
13.3.3 内部传输机制 .....	126	15.7 用同构处理器组成流水线 (Cisco) .....	154
13.3.4 外部接口与通信机制 .....	127	15.8 可配置指令集处理器 (Cognigine) .....	154
13.3.5 专用硬件 .....	127	15.9 用异构处理器组成流水线 (EZchip) .....	156
13.3.6 轮询与通知机制 .....	128	15.10 大规模的和多样性的处理器 (IBM) .....	157
13.3.7 并发执行支持 .....	128	15.11 自适应的 RISC 加协处理器 (Motorola) .....	159
13.3.8 编程的硬件支持 .....	129	15.12 小结 .....	161
13.3.9 硬件与软件的调度机制 .....	129	补充读物 .....	162
13.3.10 隐式或显式的并行性 .....	130	练习 .....	162
13.4 体系结构、包流与时钟频率 .....	130	<b>第 16 章 用于分类的语言 .....</b>	<b>163</b>
13.5 软件体系结构 .....	132	16.1 引言 .....	163
13.6 处理器层次结构的功能分配 .....	132	16.2 优化分类 .....	163
13.7 小结 .....	133	16.3 命令模式和说明模式 .....	163
补充读物 .....	134	16.4 分类用的编程语言 .....	164
练习 .....	134	16.5 自动翻译 .....	164
<b>第 14 章 如何扩展网络处理器 .....</b>	<b>136</b>	16.6 有助于编程的语言特性 .....	164
14.1 引言 .....	136		
14.2 处理的层次和扩展 .....	136		
14.3 用提高处理器速度进行扩展 .....	136		
14.4 用增加处理器数目进行扩展 .....	137		
14.5 用增加处理器类型进行扩展 .....	137		
14.6 存储器层次的扩展 .....	138		

16.7 语言和硬件的关系 .....	165	17.10 显式并行性与成本和可编程能力 .....	184
16.8 效率和执行速度 .....	166	17.11 并行性：规模与包排序 .....	184
16.9 商用的分类语言 .....	166	17.12 并行性：速度与有状态的分类 .....	185
16.10 Intel 的网络分类语言 (NCL) .....	166	17.13 存储器：速度与可编程能力 .....	185
16.11 NCL 代码举例 .....	167	17.14 I/O 性能与引脚数 .....	185
16.12 NCL 的内部函数 .....	169	17.15 编程语言：三方面的权衡 .....	185
16.13 谓词 .....	170	17.16 多线程：吞吐量与可编程能力 .....	186
16.14 条件规则的执行 .....	170	17.17 流量管理与低成本的盲转发 .....	186
16.15 增量的协议定义 .....	171	17.18 通用性与特殊体系结构的角色 .....	186
16.16 NCL 的集合功能 .....	171	17.19 存储器类型：专用与通用 .....	186
16.17 NCL 的其他特性 .....	172	17.20 向后兼容与结构优势 .....	187
16.18 Agere 的函数型程序设计语言 (FPL) .....	172	17.21 并行性与流水线 .....	187
16.19 两遍处理 .....	173	17.22 小结 .....	187
16.20 指定第一遍和第二遍 .....	174	练习 .....	187
16.21 用作条件的模式 .....	174		
16.22 符号常量 .....	175		
16.23 FPL 第二遍处理的示例代码 .....	176	<b>第三部分 网络处理器实例</b>	
16.24 顺序的模式匹配形式 .....	177	<b>第 18 章 Intel 网络处理器概述 .....</b>	190
16.25 树形函数和 BITS 缺省值 .....	178	18.1 引言 .....	190
16.26 返回值 .....	178	18.2 Intel 术语集 .....	190
16.27 对路由引擎传递信息 .....	178	18.3 IXA：因特网交换体系结构 .....	190
16.28 对内部函数和外部函数的访问 .....	179	18.4 IXP：因特网交换处理器 .....	190
16.29 FPL 的其他特性 .....	179	18.5 IXP1200 的基本特性 .....	191
16.29.1 FPL 常量的语法 .....	179	18.6 外部连接 .....	191
16.29.2 FPL 的变量 .....	180	18.6.1 串行线路接口 .....	192
16.29.3 FPL 对动态分类的支持 .....	180	18.6.2 PCI 总线 .....	193
16.30 小结 .....	180	18.6.3 IX 总线 .....	193
补充读物 .....	180	18.6.4 SDRAM 总线 .....	193
练习 .....	181	18.6.5 SRAM 总线 .....	193
<b>第 17 章 设计中的权衡及其结果 .....</b>	182	18.7 内部组件 .....	193
17.1 引言 .....	182	18.8 IXP1200 处理器层次结构 .....	193
17.2 低开发成本与性能 .....	182	18.8.1 通用处理器 .....	195
17.3 可编程能力与处理速度 .....	182	18.8.2 嵌入式 RISC 处理器 (StrongARM) .....	195
17.4 性能：包速率、数据速率和突发 .....	182	18.8.3 I/O 处理器 (微引擎) .....	195
17.5 速度与功能 .....	183	18.8.4 协处理器和其他功能部件 .....	195
17.6 每接口速率和聚合数据速率 .....	183	18.8.5 物理接口处理器 .....	195
17.7 网络处理器的速度与带宽 .....	183	18.9 IXP1200 存储器层次结构 .....	195
17.8 协处理器的设计：旁视型与流通型 .....	184	18.10 字和长字寻址 .....	197
17.9 流水线处理：均匀与同步 .....	184	18.11 底层复杂性举例 .....	197