





21世纪高等学校应用型教材

Intel结构32位 计算机技术

潘焕成 主 编
 刘兴东 聂丽文 彭 艳 副主编
 白中英 主 审



高等 教育 出 版 社
Higher Education Press

内容简介

本书系统地介绍了 IA-32 计算机的结构、组织与 MASM 6.1x 汇编程序，并按其层次式体系结构组织全书内容。强调理论与工程实际相结合，突出应用性，注重技术内容的新颖性是本书的主要特点。全书共分 13 章，主要内容包括：结论、IA-32 计算机的总体结构、MASM 6.1x 汇编语言与 IA-32 CPU 的结构、指令系统、IA-32 CPU 的控制器功能、IA-32 CPU 微结构、存储器技术、总线技术、I/O 技术、VGA/SVGA 显示系统、硬盘与 CD-ROM 及其接口技术、LPC 总线、超级 I/O 与低速 I/O 设备、USB 和 IEEE-1394 接口技术。

本书可作为各类高等学校计算机专业学生的教材，也可供有关的工程技术人员参考。

本书所配电子教案及书中相关源程序均可从高等教育出版社高等理工教学资源网下载，网址为 <http://www.hep-st.com.cn>。

图书在版编目 (CIP) 数据

Intel 结构 32 位计算机技术 / 潘焕成主编. —北京：
高等教育出版社，2005.8

ISBN 7-04-017559-2

I. I… II. 潘… III. 微型计算机—高等学校—教材 IV. TP36

中国版本图书馆 CIP 数据核字 (2005) 第 081332 号

策划编辑 雷顺加 责任编辑 彭立辉 封面设计 王凌波
版式设计 王艳红 责任校对 胡晓琪 责任印制 陈伟光

出版发行 高等教育出版社 购书热线 010-58581118
社 址 北京市西城区德外大街 4 号 免费咨询 800-810-0598
邮政编码 100011 网 址 <http://www.hep.edu.cn>
总 机 010-58581000 网上订购 <http://www.landraco.com>
经 销 北京蓝色畅想图书发行有限公司 <http://www.landraco.com.cn>
印 刷 涿州市星河印刷有限公司

开 本 787 × 1092 版 次 2005 年 8 月第 1 版
印 张 19 印 次 2005 年 8 月第 1 次印刷
字 数 460 000 定 价 23.90 元

本书如有缺页、倒页、脱页等质量问题，请到所购图书销售部门联系调换。

版权所有 侵权必究

物料号 17559-00

前　　言

关于“Intel 结构 32 位计算机”，或简称为“IA-32 计算机”，这个名称的含义有两层：从狭义上讲，它是一个产品名称，是指 Intel 公司设计制造的 CPU 和芯片组产品以及相关公司为之配套的产品。从广义上讲，它是一个技术名词，是指符合 Intel 和 Microsoft 两家公司共同制定的 PCxxxx 技术规范的台式机、服务器和工作站所使用的技术。

目前，Intel 结构计算机有 IA-32 和 IA-64 两个系列。本书是以 32 位的 IA-32 计算机为对象，来描述计算机的结构与组织的。

IA-32 这个名称，首次使用于 1995 年 P6 系列第一个 CPU (Pentium Pro) 推出的时候。此前，从 1978 年 8086 CPU 推出直到 Pentium CPU，一直使用 x86 结构这个名称。虽然，IA-32 这个名称从 P6 系列 CPU 才开始使用，但从技术上说，其历史可以追溯到 80386 CPU。因此，在本书中使用的 IA-32 CPU 特指自 80386 CPU 以来的各种 32 位 CPU (包括正在流行的基于 NetBurst 核心的 Pentium 4 和 Xeon)，使用的 16 位 CPU 特指自 8086 CPU 以来的各种 16 位 CPU。

关于结构和组织这两个名词，相辅相成，共融于计算机硬件技术之中。所谓结构是指由汇编语言程序员所能够看得到的系统属性，诸如指令系统、指令系统所支持的数据类型、寄存器结构、存储器访问技术和 I/O 技术。所谓组织是指结构的硬件实现细节，诸如 CPU、存储器、芯片组和 I/O 模块等超大规模集成电路的功能实现、引脚信号和互连技术。总之，结构表现为计算机硬件的功能层次，组织表现为计算机硬件功能的实现层次；结构能够被汇编语言程序员所看见，而组织则不可见。

本书的主要内容将集中在结构层次上，而对于组织层次上的内容，则不涉及或很少涉及。之所以这样处理本书的内容，是因为对计算机的应用者来说，不管是应用程序设计者，还是一般的用户，大家最关心的是这些超大规模集成电路能提供哪些电路功能，而对于它们的内部实现则不必关心，因为它们的设计制造是 Intel 及其相关公司的任务，不是这些超大规模集成电路用户的任务。

使用黑箱方法来处理与超大规模集成电路有关的技术内容，即把 IA-32 计算机中的各超大规模集成电路看成一个黑箱，仅描述其外部电路功能，而对其内部实现则尽量不涉及或较少涉及，以够用为度。本书的内容经过这样的处理之后，就更加显现出其应用性强的特点，因此不仅适用于计算机专业的读者学习 IA-32 计算机原理时使用，同时也适用于非计算机专业的读者学习 IA-32 计算机原理时使用。

随着集成电路制造技术水平的不断提高，IA-32 计算机中所使用的超大规模集成电路的集成度越来越高，因而再想用电路实验这种传统的方法来观察硬件的动作行为已不可能。因此，只有使用汇编语言这种工具才可以进入超大规模集成电路的内部观察到结构层次上 IA-32 计算机硬件的动作行为。这就是编者把 MASM 6.1x 汇编语言合并到本书中的原因。

由于本书把 MASM 6.1x 汇编语言定位于观察硬件动作行为的工具，而不是软件开发工具，因此本书中的汇编语言程序实例都是紧贴硬件的，即用汇编语言控制硬件工作。这就是为什么

在本书中看不到用汇编语言实现复杂算法的程序实例的原因。因此，从硬件与软件结合的角度开始学习计算机结构和汇编语言，无疑为广大初学者提供了一种切实可行的方法。

除了考虑到硬件与软件结合之外，本书之所以把运行在实地址模式下的 MASM 6.1x 汇编语言作为观察硬件动作行为的工具，还有另外一条更重要的原因，就是当加电启动之后，IA-32 CPU 首先进入实地址模式执行基本输入/输出系统（Basic Input and Output System, BIOS）程序。因此，这样做有利于初学者建立 IA-32 计算机的整机概念。

MASM 6.1x 汇编语言除了可以作为观察硬件动作行为的工具以外，同时也是进一步学习 Windows 环境下 32 位汇编语言程序设计、C/C++ 环境下嵌式汇编语言程序设计、驱动程序设计、BIOS 开发、主板调试的基础。

本书的章节结构编排，打破了传统的以理论的完整性、系统性为基础的体系，主要以应用为基础。具体地说，就是首先给出以 Intel 公司 8xx 和 9xx 系列芯片组所支持的 IA-32 计算机的总体结构，然后以其层次式的总体结构为基础，采用自顶向下的方法，从最上层的 CPU 开始，一层一层地编排章节。这样的章节结构编排，也直接地与 IA-32 计算机的总体结构相一致，也正是以应用为基础编排章节结构的精髓之处。

本书各章节具体的内容安排，以反映 IA-32 计算机的最新技术为原则。这样，可以使本书的内容与实际机器的技术相一致，从而真正地体现出本书应用性强的特征。

本书例题全部在实际的 IA-32 计算机上调试通过。

综观当今的台式机、服务器和工作站领域，IA-32 计算机的市场占有率和影响非常大，以至于人们没有理由不选用它作为教学对象。然而，符合理论紧密联系实际要求的 IA-32 计算机的教材却难以寻觅。因此，编者感到十分有必要编写此书。

全书共有 13 章，潘焕成负责组织本书的编写，设计编写大纲，并执笔编写第 2、3、5、6 章；刘兴东编写了第 1、4、8、11 章；聂丽文编写了第 7、12、13 章和提供电子教案；彭艳编写第 9、10 章并设计网页；全书由潘焕成统稿。

北京邮电大学计算机学院的白中英教授审阅了书稿，并提出了宝贵的修改意见，在此深表谢意。

由于时间仓促，编者水平有限，书中不足之处在所难免，恳请广大读者提出宝贵意见。

编 者

2005 年 4 月

郑重声明

高等教育出版社依法对本书享有专有出版权。任何未经许可的复制、销售行为均违反《中华人民共和国著作权法》，其行为人将承担相应的民事责任和行政责任，构成犯罪的，将被依法追究刑事责任。为了维护市场秩序，保护读者的合法权益，避免读者误用盗版书造成不良后果，我社将配合行政执法部门和司法机关对违法犯罪的单位和个人给予严厉打击。社会各界人士如发现上述侵权行为，希望及时举报，本社将奖励举报有功人员。

反盗版举报电话：(010) 58581897/58581896/58581879

传 真：(010) 82086060

E - mail: dd@hep.com.cn

通信地址：北京市西城区德外大街 4 号

高等教育出版社打击盗版办公室

邮 编：100011

购书请拨打电话：(010)58581118

目 录

第 1 章 绪论	1
1.1 冯·诺依曼计算机的基本概念和结构	1
1.2 IA-32 计算机的技术概况	4
1.2.1 计算机发展简史	4
1.2.2 IA-32 CPU 的技术概况	4
1.2.3 IA-64 CPU	9
1.3 系列化的 IA-32 计算机	10
习题	11
第 2 章 IA-32 计算机的总体结构	13
2.1 IA-32 计算机概述	13
2.2 IA-32 计算机中的互连技术	14
2.2.1 计算机模块的功能与信号	14
2.2.2 总线与芯片组技术	17
2.3 多级总线、芯片组与 IA-32 计算机的总体结构	19
2.4 芯片组及其主要技术特征	23
习题	25
第 3 章 MASM 6.1x 汇编语言与 IA-32 CPU 的结构	28
3.1 MASM 6.1x 汇编语言环境	29
3.1.1 MASM 6.1x 汇编语言概述	29
3.1.2 汇编语言源程序的结构	29
3.1.3 伪指令	31
3.2 IA-32 CPU 的工作模式	37
3.2.1 实地址模式	37
3.2.2 保护模式	38
3.2.3 系统管理模式	38
3.3 IA-32 CPU 的程序设计模型	38
3.3.1 IA-32 CPU 的程序设计模型概述	38
3.3.2 通用寄存器	39
3.3.3 指令指针寄存器	42
3.3.4 标志寄存器	43
3.3.5 段寄存器	45
3.4 实地址模式存储器寻址	46
3.4.1 实地址模式存储器寻址概述	46
3.4.2 实地址模式存储器组织	47
3.4.3 内存的分段管理技术	47
3.4.4 逻辑地址与物理地址	48
3.4.5 段加偏移寻址机制支持重定位功能的实现	50
3.4.6 段和偏移寄存器之间的隐含关系	51
3.5 堆栈及其实现	52
3.5.1 堆栈概述	52
3.5.2 硬件堆栈	53
3.5.3 软件堆栈	54
3.6 I/O 接口的组织	58
3.6.1 I/O 接口概述	58
3.6.2 IA-32 计算机中的 I/O 地址空间	58
习题	59
第 4 章 指令系统	63
4.1 指令系统的基本概念	63
4.1.1 指令系统概述	63
4.1.2 指令格式	64
4.1.3 指令的操作码字段	65
4.1.4 指令的地址码字段	66
4.1.5 指令长度	67
4.2 指令中的数据表示	67
4.2.1 数据类型	67
4.2.2 补码	68
4.2.3 字节数据	69
4.2.4 字数据	69
4.2.5 双字数据	70
4.2.6 实数	71
4.2.7 字符数据	73
4.2.8 BCD (二进制编码的十进制) 数据	74
4.3 IA-32 CPU 的操作数寻址方式	74

4.3.1 操作数寻址方式概述	74	习题	160
4.3.2 立即数寻址	75	第 7 章 存储器技术	162
4.3.3 寄存器寻址	76	7.1 存储系统结构	162
4.3.4 存储器寻址	77	7.2 常用的主存储器性能指标	163
4.4 IA-32 CPU 指令系统	82	7.3 非易失存储器	164
4.4.1 IA-32 CPU 指令系统概述	82	7.3.1 非易失存储器概述	164
4.4.2 数据传送类指令	82	7.3.2 快闪存储器的基本概念	165
4.4.3 跨段前缀	91	7.3.3 FWH 的功能及应用	165
4.4.4 算术与逻辑运算类指令	91	7.3.4 FWH 的接口技术	166
4.4.5 处理机控制类指令	110	7.4 DRAM 存储器	167
习题	110	7.4.1 DRAM 存储器的基本概念	167
第 5 章 IA-32 CPU 的控制器功能	117	7.4.2 DDR/DDR2 SDRAM 存储器件	168
5.1 IA-32 CPU 组织层次上的控制器功能	117	7.4.3 DDR/DDR2 SDRAM 存储模块	171
5.1.1 指令周期与三级时序系统	117	7.4.4 DDR/DDR2 SDRAM 存储模块与	
5.1.2 IA-32 CPU 的指令执行模型	120	存储器控制器之间的接口	173
5.1.3 典型机器周期的执行过程	120	7.5 Cache	175
5.1.4 典型指令周期所包含的机器周期	123	7.5.1 Cache 的基本概念	175
5.2 指令的执行控制	124	7.5.2 IA-32 CPU 中的 Cache 结构	176
5.2.1 指令的寻址方式	124	7.5.3 Cache 的地址映像	176
5.2.2 指令的顺序执行及其控制	125	7.5.4 相联存储器及其在 Cache 中的	
5.2.3 指令的分支执行及其控制	127	应用	178
5.2.4 指令的循环执行及其控制	133	7.5.5 Cache 的读/写操作	178
5.2.5 过程调用及其控制	137	习题	179
习题	146	第 6 章 IA-32 CPU 微结构	150
第 6 章 IA-32 CPU 微结构	150	8.1 ISA 总线	181
6.1 RISC 技术与 CISC 技术	150	8.1.1 8 位 ISA 总线	181
6.1.1 RISC 技术与 CISC 技术概述	150	8.1.2 16 位 ISA 总线	183
6.1.2 RISC 的特点	151	8.1.3 16 位 ISA 总线上的保留功能	184
6.2 流水线技术	152	8.2 PCI 总线	185
6.2.1 产生流水线技术的背景	152	8.2.1 PCI 总线概述	185
6.2.2 指令流水线的工作原理	153	8.2.2 PCI 总线的中断功能	186
6.2.3 影响指令流水线执行效率的若干		8.2.3 PCI 总线的 DMA 功能	186
问题	153	8.2.4 PCI 总线的配置地址空间	187
6.2.4 动态执行技术	155	8.2.5 PCI 总线的 BIOS	188
6.3 P6 和 NetBurst 微结构中的指令流		8.3 PCI Express*总线	192
线结构	156	8.3.1 PCI Express*总线概述	192
6.4 超标量技术	158	8.3.2 PCI Express*总线结构	193
6.5 超线程技术	158	习题	195

第 9 章 I/O 技术	197	10.5.2 显示总线	226
9.1 I/O 技术概述	197	10.6 汇编语言控制 VGA/SVGA 显示	
9.1.1 I/O 模块的基本概念	197	系统工作	228
9.1.2 I/O 模块的内部电路结构	198	10.6.1 视频 BIOS 功能服务	228
9.1.3 程序查询、程序中断、DMA 等		10.6.2 字符工作方式	229
3 种 I/O 技术的比较	199	10.6.3 图形工作方式	231
9.2 程序中断 I/O 技术	199	习题	234
9.2.1 中断的基本概念	199	第 11 章 硬盘、CD-ROM 及其接口技术	237
9.2.2 中断的分类	200	11.1 硬盘	237
9.2.3 向量中断	202	11.1.1 硬盘概述	237
9.2.4 软件中断指令	205	11.1.2 硬盘驱动器的组成与分类	238
9.2.5 BIOS 功能调用和 DOS 功能调用	206	11.1.3 硬盘驱动器的工作原理	239
9.2.6 可编程中断控制器 8259A 及其实现	207	11.1.4 硬盘驱动器的格式化	240
9.2.7 ISA 总线和 PCI 总线上的中断	212	11.1.5 硬盘驱动器的主要技术指标	240
9.3 DMA I/O 技术	214	11.1.6 硬盘及其接口	241
9.3.1 DMA 的基本概念	214	11.2 CD-ROM 驱动器	242
9.3.2 ISA 总线和 PCI 总线上的 DMA 功能	215	11.2.1 CD-ROM 概述	242
习题	215	11.2.2 CD-ROM 结构与工作原理	243
第 10 章 VGA/SVGA 显示系统	217	11.2.3 CD-ROM 接口	244
10.1 VGA/SVGA 显示系统概述	217	11.3 IDE 接口技术	244
10.2 VGA/SVGA 显示系统结构	218	11.4 SCSI 接口技术	245
10.3 监视器	219	11.4.1 SCSI 接口概述	245
10.3.1 监视器的成像原理	219	11.4.2 SCSI 接口的分类	246
10.3.2 CRT 监视器的性能指标	221	11.4.3 SCSI 接口与 IDE 接口的比较	247
10.3.3 LCD 监视器的性能指标	222	11.5 RAID 与 SAN 技术	247
10.3.4 监视器的接口形式	223	11.5.1 RAID 技术	248
10.3.5 DDC1/DDC2B 功能	223	11.5.2 SAN 技术	248
10.4 显示控制器的结构	224	11.6 SATA 技术	248
10.4.1 图形媒体加速器的结构	224	习题	249
10.4.2 显示 BIOS	225	第 12 章 LPC 总线、超级 I/O 与低速 I/O 设备	251
10.4.3 局部存储器	225	12.1 LPC 总线与超级 I/O 电路	251
10.4.4 显示控制器与监视器之间的接口	226	12.1.1 LPC 总线	251
10.5 存储器、MCH/GMCH 和显示总线	226	12.1.2 超级 I/O 电路	253
10.5.1 存储器与 MCH/GMCH 对显示控制器的支持功能	226	12.1.3 电源管理功能	253

12.2.2 键盘的工作原理	254
12.2.3 键盘的接口技术	255
12.2.4 汇编语言程序控制键盘工作	256
12.3 鼠标及其接口技术	259
12.3.1 鼠标概述	259
12.3.2 鼠标的工作原理	259
12.3.3 鼠标的接口技术	260
12.3.4 汇编语言程序控制鼠标工作	260
12.4 打印机及其接口技术	262
12.4.1 打印机概述	262
12.4.2 打印机的结构与工作原理	262
12.4.3 打印机的接口技术	263
12.5 软盘驱动器及其接口技术	264
12.5.1 软盘概述	264
12.5.2 软盘驱动器的结构与工作原理	264
12.5.3 软盘驱动器及其接口技术	265
12.6 RS-232C 串行接口	265
12.6.1 RS-232C 串行接口概述	265
12.6.2 RS-232C 串行接口中的数据帧和波特率	266
12.6.3 RS-232C 串行接口电路	266
12.6.4 RS-232C 接口的应用	267
12.6.5 汇编语言程序控制 UART 工作	268
习题	283
第 13 章 USB 和 IEEE-1394 接口技术	284
13.1 USB 接口技术	284
13.1.1 USB 接口概述	284
13.1.2 USB 接口的系统结构	285
13.1.3 USB 接口的连接器	287
13.1.4 USB 主机	288
13.1.5 USB 设备	290
13.2 IEEE-1394 接口技术	291
习题	293
参考文献	294

第 1 章

绪 论

本章导读

当今的 IA-32 计算机，虽然性能已变得十分强大，结构也变得十分复杂，但其理论基础依然由冯·诺依曼在 1945 年提出的基本概念和结构。从计算机分类上说，IA-32 计算机属于微型机，是采用超大规模集成电路技术制造的第 4 代计算机。随着技术的不断进步，IA-32 计算机 CPU 的核心结构也在不断更新，早期为 x86 结构，20 世纪 90 年代后期为 P6 结构，最新的 NetBurst 结构也已经在 2000 年推出。现在，把 x86 结构、P6 结构、NetBurst 结构统称为 IA-32 结构。为了方便用户根据各自不同的需要进行计算机的硬件设计和软件设计，IA-32 计算机采用了系列化的设计思想，即其功能配置普遍采用模块化的结构，这不仅有利于计算机的设计，也有利于计算机的应用设计和运行维护。

本章的目的在于为读者提供有关 IA-32 计算机的背景知识。通过学习本章，读者应掌握以下内容：

- 了解冯·诺依曼计算机的基本概念和结构。
- 了解 IA-32 计算机中各种 CPU 的技术概况。
- 了解系列化 IA-32 计算机的 6 个统一。

1.1 冯·诺依曼计算机的基本概念和结构

冯·诺依曼是匈牙利裔美籍数学家，在 1943 年—1946 年，世界上第一台数字电子计算机——电子数值积分器和计算机（Electronic Numerical Integrator And Computer，ENIAC）建造期间，他任设计师和顾问。1945 年，他在为一种称为 EDVAC（Electronic Discrete Variable Computer）的新型计算机所提出的建议中，首次提出了存储程序（Stored-Program）的概念。该概念一直沿用至今，是包括 IA-32 计算机在内的各种计算机的理论基础。因此，人们把按该概念建造的计算机称为冯·诺依曼计算机（Von Neumann Machine）。

自从世界上第一台数字电子计算机，即 ENIAC 在 1946 年建成以来，尽管计算机的性能已达到了极高的水平，其结构也发生了许多演变，但冯·诺依曼计算机的核心概念，即存储程序

这一概念依然有效。冯·诺依曼计算机的要点可总结为如下三点：使用二进制表示指令和数据；使用存储程序工作原理；计算机的硬件由运算器、控制器、存储器（Memory，也称内存或主存）、输入设备和输出设备等五大部分组成。

1. 使用二进制表示指令和数据

所谓二进制（Binary），其含义是指逢二进一，借一当二。这其实和人们所熟悉的十进制很类似。

所谓指令（Instruction），也称机器指令（Machine Instruction），它是控制计算机硬件进行工作的命令，许多条指令可以组成在计算机上运行的程序。指令也是计算机硬件所能够唯一识别的语言。

所谓数据（Data），指的是能够由计算机处理的数字、字母和符号等。

计算机是信息处理的工具，它不仅能识别指令，也能识别数据。对计算机的硬件来说，指令和数据都是由二进制数字0和1组成的代码（Code）来表示的。也就是说，计算机的硬件仅能识别由二进制0和1组成的代码，即二进制代码。例如，二进制代码00000010 11001111就表示IA-32计算机的指令系统中的一条加法指令（ADD CL, BH）。该指令要求计算机的硬件把寄存器CL和BH的内容相加后，结果存入CL中。由于计算机的硬件仅能识别二进制代码表示的指令和数据，因此这种二进制代码也称为机器语言（Machine Language）。

指令和数据均由二进制代码表示，二者分别代表着完全不同的意义，而仅从形式上又看不出指令和数据有什么区别，那么对于计算机的硬件如何区别它们，涉及计算机工作原理的内容，可参考第5章。

人们在日常的学习、工作和生活中习惯于使用十进制，而计算机则使用人们不熟悉的二进制。其原因为：二进制的一个数位使用仅有两种稳定状态的电路即可表示，而十进制则需要具有10种稳定状态的电路才可表示。显然，使用二进制比使用十进制时实现电路要简单。这就是计算机之所以要使用二进制的原因。

二进制系统中的数字0和1，只是逻辑上的概念，并不是实际的物理信号，因此，也可称为逻辑0和逻辑1。在计算机的电路中，能够代表数字0和1的物理信号是电平的高低。以使用+5V直流电源的逻辑电路为例，通常规定，+3V以上的电平称为高电平，+0.8V以下的电平称为低电平。在正逻辑的情况下，规定高电平代表1，低电平代表0；而在负逻辑的情况下，则与之相反。

当计算机加电启动之后，其电路中就会存在能够代表数字0和1的电信号，称为数字信号（Digital Signal）或脉冲信号（Pulse Signal）。这种信号具有时间离散（Time Discrete）和幅度离散（Amplitude Discrete）的特性。如果使用示波器来观察，可以看到数字信号波形（假定使用正逻辑），如图1.1所示。




图1.1 数字信号的波形

2. 存储程序的工作原理

从使用计算机的直观经验可知，要想让计算机完成人们所要求的工作，必须启动并运行相应的程序才行。经过分析，可以得到存储程序工作原理的如下要点：程序设计、把程序置入内存、从内存中取指令并执行。

所谓程序，指的是为求解某一问题而设计的一系列指令。人们在用计算机求解问题之前，首先要对要求解的问题进行分析，在此基础上设计出程序的方案，然后根据方案设计出符合要求的程序。通常，程序中含有两部分信息，即数学模型和求解步骤。

数学模型是欲求解问题的数学抽象。不管这种数学抽象是用解析方法得到，还是用实验方法得到，其结果都必须用计算机程序来实现。求解步骤规定了计算机解决问题的过程，它告诉计算机先做什么，后做什么，每一步都由指令清楚地规定。这样，计算机就可以有条不紊地完成人们所要求的工作。

程序设计好之后，按要求应该输入到内存中，供 CPU (Central Processing Unit) 读取并执行。由于存储器具有记忆的能力，因此计算机在执行程序的过程中，不会发生混乱，能够保证执行过程正确。

当人们在计算机上启动并运行某个程序之后，计算机会自动地、连续不断地从存储器中取出指令并执行。包括 IA-32 计算机在内的计算机都采用存储程序工作原理。

3. 计算机硬件的结构

如前所述，冯·诺依曼计算机的硬件结构由运算器、存储器、输入设备、输出设备和控制器等五大部件组成，其结构如图 1.2 所示。




图 1.2 冯·诺依曼计算机硬件结构

运算器的主要功能是从存储器中取出原始数据，进行加、减、乘、除等算术运算和非、与、或、异或以及移位等逻辑运算，并把结果送回存储器。注意，运算器所进行的运算，无论是算术运算，还是逻辑运算，使用的都是二进制代码。

存储器的主要功能是存放程序和数据，此处的数据包含原始数据和运算结果。当程序和数据在存储器中存放时，采用分区存放的方法，即程序区和数据区通常是分开的，不混在一起。

输入设备的主要功能是把程序和原始数据输入到存储器中存储起来，供计算机调用。

输出设备的主要功能是把存放在存储器中的结果输出到计算机外，供人们使用。

控制器是计算机的控制中心。它从存储器中读取指令，并对指令进行分析，即译码（Decode），然后转换为控制信号，去控制运算器、存储器、输入设备和输出设备工作。输入设备和输出设备也经常合称为 I/O（Input/Output）设备、外围设备（Peripherals）。

在微型计算机（Microcomputer）领域内，通常把运算器和控制器制造在一块硅片上，称为微处理机（Microprocessor）。通常，微型计算机以微处理机为核心，再加上内存和 I/O 设备组成。

在传统上，把运算器和控制器合称为中央处理机（Central Processing Unit, CPU）。在 IA-32 计算机技术中，沿用传统的名称，把微处理机称为 CPU。

1.2 IA-32 计算机的技术概况

1.2.1 计算机发展简史

自从世界上第一台数字电子计算机在 1946 年诞生以来，现在已发展到第四代。通常以所采用的基本硬件技术来划分计算机发展的不同阶段。具体地说，就是计算机发展的不同阶段所采用的电路器件是不同的。第一代计算机使用的电路器件是电子管或真空管。第二代计算机使用的电路器件是晶体管（Transistor）。第三代计算机使用的电路器件是小规模集成电路（Small Scale Integrated, SSI）和中规模集成电路（Middle Scale Integrated, MSI）。第四代计算机使用的电路器件是大规模集成电路（Large Scale Integrated, LSI）和超大规模集成电路（Very LSI, VLSI）。包括 IA-32 计算机在内的微型计算机都属于第四代计算机。

计算机技术和世界上的一切事物一样，不仅不会停留在一个水平上，总是要不断地进步，而且技术进步的速度十分惊人。计算机技术进步的特征可概括为：新一代的计算机都比旧一代具有更快的速度、更大的存储容量、更小的尺寸以及更低廉的价格。

1.2.2 IA-32 CPU 的技术概况

在计算机系统中，无论其型号是什么，CPU 的技术水平总是决定着整个计算机系统的技术水平。因此，在谈到 IA-32 计算机的技术概况时，一般都以其 CPU 的技术概况为主线来进行。

关于 CPU 的技术概况，可以从结构与微结构两个层次体现出来。结构（Architecture）指的是汇编语言程序员所能够看得到的系统属性，诸如指令系统、指令系统所支持的数据类型、寄存器结构、存储器访问技术和 I/O 技术等。通常，CPU 结构会随着技术的不断进步，在保持兼容性的同时，进行必要的改进，以满足不断增长的应用需求。微结构（Micro Architecture）指的是 CPU 的微观结构，也就是 CPU 结构在芯片上实现时所使用的技术，即通常所说的组织层次。在 IA-32 CPU 中，为了保证能不断地推出新的 CPU 结构，在经过一定的时间间隔之后，总是有相应的新一代 CPU 微结构推出。在工程上，经常把 CPU 的微结构称为 CPU 的核心（Core）。关于 IA-32 CPU 的微结构，可参考第 6 章。

发展过程可分为两个阶段：x86 结构 CPU 时代和 IA-32 CPU 时代。

1. 16 位 x86 结构 CPU

x86 结构 CPU 中的第一个机种是 8086，它于 1978 年推出，以 8 MHz 的时钟频率工作，字长为 16 位，外部数据总线宽度也为 16 位，地址总线宽度为 20 位，可寻址 1 MB 的物理存储器地址空间。在微型机中，8086 是第一个引入内存分段管理技术的 CPU，其内部设置有 CS、SS、DS、ES 段地址寄存器。因此，虽然其内部的寄存器都是 16 位的，但它却可以管理 20 位的物理存储器地址空间。8088 是 8086 向低端发展的一个机种，除外部数据总线宽度改为 8 位外，其他与 8086 没有区别。在 8086/8088 这个硬件平台上，仅能运行 DOS 操作系统。

几乎在 8086/8088 推出的同时，其改进型 80186/80188 也相继推出。

1982 年，8086 的后继产品 80286 推出，以 12.5 MHz 的时钟频率工作，地址总线宽度为 24 位，因而其对物理存储器的寻址能力扩展到了 16 MB。80286 比 8086 显著的改进之处在于引进了保护模式（Protected Mode），即把 8086 的内存分段管理技术改进成了支持多任务的工作方式。同时，把从 8086 继承来的工作模式，称为实地址模式（Real Address Mode）。在 80286 硬件平台上，能够运行得好的操作系统，依然是 DOS。虽然，Windows 3.0 也能够运行在 80286 硬件平台上，但效果并不理想。

8086/8088、80186/80188 和 80286 均属于 16 位 x86 结构 CPU。

2. 80386 CPU

x86 结构 CPU 中的第一个 32 位机种 80386 DX 于 1985 年推出，以 20 MHz 的时钟频率工作，地址总线宽度扩展为 32 位，其对物理存储器的寻址能力扩展到了 4 GB。同时，其字长和外部数据总线宽度也扩展到了 32 位（称为双字）。与 x86 结构中的 16 位机相比，性能提高了很多，可与传统的小型机和大型机相比拟。

80386 除了继续保留实地址模式和保护模式之外，又新增了虚拟 8086 模式，此种工作模式可极大地提高基于 8086 应用程序的执行效率。

80386 的保护模式是真正意义上的多任务工作模式，它不仅支持分段存储器管理技术，也支持分页（每页 4 KB）存储器管理技术。

此外，为了支持高性能的工业控制应用，80386 还引入了线性（Flat）存储器管理技术。在线性方式下，允许既不分段也不分页，即逻辑地址等同于物理地址。

在 80386 硬件平台上，不仅能很好地运行 DOS 操作系统，而且也能运行 Windows 3.x 操作系统。对于现代的 Windows 操作系统来说，虽然在 80386 上也能运行，但速度通常很慢。

3. 80486 CPU

80386 的后继产品 80486 DX 于 1989 年推出，以 25 MHz 的时钟频率工作。在 80486 中，除了继承 80386 已经应用的技术（即地址总线宽度为 32 位，可寻址 4 GB 物理存储器，字长和外部数据总线宽度为 32 位）之外，还首次在属于复杂指令系统计算机（Complex Instruction Set Computer, CISC）技术的机器上应用了精简指令系统计算机（Reduced Instruction Set Computer, RISC）技术、指令流水线（Pipeline）技术和高速缓存（Cache）技术等，这就使得基本指令能在在一个机器周期（时钟周期）内完成。由于采用了 RISC 技术，有可能使得组成指令周期的机器周期变得很规整，这就为变微程序控制到布线逻辑直接控制创造了条件。

80486 的推出在计算机技术发展史上具有特别重要的意义，它首次把本来各自独立发展的 CISC 技术和 RISC 技术融合到了一起。它以 RISC 技术为基础，支持 Intel 经典的 CISC 型指令。

其作法是通过把 CISC 指令分解为几个不同的 RISC 指令，在并行执行的流水线上运行，巧妙地解决了 CISC 型指令也能在 RISC 型的流水线上执行的问题，从而极大地提高了 CPU 的性能。因此，这可以被认为是 CISC 技术和 RISC 技术结合的首次尝试。

80486 内部设置有一条 5 级流水线，即允许 5 条指令并行处理。也就是说，80486 可以在一个机器周期内处理一条指令，大大加速了指令的处理速度。

80486 不仅内置有 8 KB 的片上一级高速缓存（Cache），而且还内置了二级控制器，高速缓存的命中率可达 90% 以上，这是解决 CPU 和内存之间速度匹配瓶颈问题的技术，也是将其引入 x86 结构 CPU 中的首次尝试。不仅如此，80486 还首次支持突发式（Burst）访问内存技术，这使得 CPU 访问内存的速度又一次得到了极大的提高。

与传统上使用分立浮点处理器（Floating Processing Unit, FPU）的 x86 结构 CPU 不同，80486 首次把 x87 FPU 集成到了 CPU 芯片内。

80486 在 x86 结构 CPU 中，首次引入了多处理（Multiple Processing）技术。

为了适应节约能源的要求，80486 在 x86 结构 CPU 中，首次引入了可通过系统管理中断（System Management Interrupt, SMI）激活的系统管理模式（System Management Mode, SMM）。

在 80486 硬件平台上，可以使 Windows 3.x 和 OS/2 等操作系统运行得十分流畅。事实上，正是由于 80486 的出现，才使得图形用户接口（Graphics User Interface, GUI）技术进入实用化阶段。对于现代的 Windows 操作系统来说，虽然在 80486 上也能运行，但速度依然较慢。

4. Pentium CPU

Pentium CPU 于 1993 年推出，与过去的 x86 结构 CPU 不同，为了保护知识产权的需要，不再使用数字作为 CPU 的型号，而是使用英文名称。Pentium CPU 字长 32 位，但外部数据总线宽度扩展为 64 位。Pentium CPU 地址总线宽度为 36 位，在单 Pentium CPU 应用时，使用 32 条地址线，可寻址 4 GB 物理存储空间；在双 Pentium CPU 组成对称多处理（Symmetrical Multiple Processing, SMP）应用时，使用 36 条地址线，可寻址 64 GB 物理存储空间。

Pentium CPU 最显著的新特性就是比 80486 增加了一条指令流水线。因此，在 x86 结构 CPU 中首次实现了超标量（Super Scalar）技术，称为双路超标量技术。

由于在 Pentium CPU 内部设置有两条指令流水线，因此 Pentium CPU 就可以在一个机器周期内处理两条指令，进一步提高了指令处理的并行度，从而进一步加速了指令的处理速度。理论上说，Pentium CPU 的指令处理速度可达 80486 的两倍。

为了加快数据传输速度，Pentium CPU 的外部数据总线宽度扩展到了 64 位。虽然，Pentium CPU 的内部寄存器依然是 32 位，但其内部的数据通路却增加到了 128 位/256 位，这就极大地加快了数据传输速度。

Pentium CPU 的片上一级 Cache 由 80486 的一个增加到了两个，每个 8 KB，一个用来存放指令代码，另一个用来存放数据代码，这就进一步减少了 CPU 访问内存的开销。Cache 的工作方式，也在 80486 已使用通写（Write Through）式的基础上，新增加了回写（Write Back）式，这就进一步改善了 Cache 的工作效率。

Pentium CPU 进一步地改进了分页技术，既允许每页 4 KB，也允许每页 4 MB。

Pentium CPU 在 x86 结构 CPU 的基础上首次引入了基于片上转移表（存放曾经发生过

的转移历史数据) 的转移预测技术, 这就大大地提高了流水线在处理有关分支结构指令时的性能。

Pentium CPU 还在 x86 结构 CPU 的基础上, 首次引入了由 (Advanced Programmable Interrupt Controller, APIC) 支持的 SMP 技术, 可实现两个 Pentium CPU 的无缝连接, 这对服务器和工作站等计算密集的应用十分重要。

为了实现对多媒体处理的支持, 后期的 Pentium CPU 还引入了 57 条多媒体扩展 (Multiple Media Extension, MMX) 新指令, 即 64 位整数单指令多数据 (Single Instruction Multiple Data, SIMD) 指令。MMX 指令对语音处理、图形图像处理、数据压缩等多媒体应用有着十分重要的作用。

Pentium CPU 是运行 Windows 95 操作系统的较为理想的硬件平台。

5. P6 微结构与 P6 系列 CPU

从 1995 年 P6 系列第一个 CPU (Pentium Pro) 推出的时候起, 不再使用 x86 结构这个名称, 而改用 IA-32 结构。虽然, IA-32 CPU 的历史可以追溯到 80386 CPU, 但是由于 P6 系列 CPU 的技术进步确实是一种质的变化, 因此启用新名称也就在情理之中。

P6 不是一个具体的 CPU, 而是一系列商品化 CPU 的核心, 即微结构。因为多种商品化的 CPU, 如 Pentium Pro、Pentium II、Celeron 和 Pentium III 等, 都是以 P6 为核心制造出来的, 因此 P6 核心和 P6 微结构这两个名词经常互换使用。

P6 微结构最显著的技术进步之一是采用了动态执行 (Dynamic Execution) 技术, 可参考第 6 章。

P6 微结构最显著的技术进步之二是采用了双独立总线 (Dual Independent Bus, DIB) 技术。这是指在 P6 核心中实际上有两条互相独立的总线, 一条连接系统主存, 称之为前端总线 (Front Side Bus, FSB), 另一条连接系统 L2 Cache, 称为后端总线 (Back Side Bus, BSB)。通常, 前端总线以较低的速度工作, 后端总线以较高的速度工作, 因此避免了低速工作的内存对高速工作的 L2 Cache 的拖累问题, 从而极大地提高了 P6 核心的工作速度。前端总线通常可以 66 MHz、100 MHz、133 MHz、400 MHz、533 MHz 的速度工作。如果后端总线连接带片外 L2 Cache 的 P6 CPU (例如 Pentium II 和早期 Pentium III) 时, 其工作速度为 P6 核心时钟速度的一半, 称为半速工作。如果后端总线连接带片内 L2 Cache 的 P6 CPU (例如 Celeron 和新 Pentium III) 时, 其工作速度与 P6 核心时钟速度完全相同, 称之为全速工作。

P6 微结构最显著的技术进步之三是对 Pentium CPU 的超标量体系结构进行了扩充。通过增加指令处理单元的方法, 使得 P6 微结构可以在一个机器周期中处理 3 条指令, 此为三路超标量体系结构。

对 P6 系列 CPU 来说, 在单 CPU 应用时, 可寻址的物理内存地址空间依然为 4 GB; 而在 SMP (此时 CPU 型号后带 Xeon) 应用时, 可寻址的物理内存地址空间可增加到 64 GB, 但字长依然为 32 位, 外部数据总线宽度依然为 64 位。片内 L1 Cache 由 Pentium 的双 8 KB 增加到了双 16 KB。这些改进措施, 都使基于 P6 系列 CPU 计算机系统的性能得到了极大的提高。

P6 系列 CPU 中的第一个机种是 Pentium Pro。其 L1 Cache 的总容量为 16 KB, 其中 8 KB 为四路组相联的指令 Cache; 另一个 8 KB 为双路组相联的数据 Cache, 具有双端口能力, 即可

以在一个机器周期内执行一次读操作和一次写操作。其 L2 Cache 在片内，四路组相联，最大容量为 1 MB，全速工作。后端总线的数据通路宽度为 64 位。

Pentium II 可以理解为是附加了 MMX 指令的 Pentium Pro。其 L1 Cache 的总容量为 32 KB，其中 16 KB 为指令 Cache；另一个 16 KB 为数据 Cache。其 L2 Cache 在片外，容量为 512 KB，半速工作，后端总线的数据通路宽度为 64 位，前端总线的工作速度为 100 MHz。但 Pentium II Xeon 的 L2 Cache 容量有 512 KB、1 MB 和 2 MB（在片外）3 种规格，全速工作。

Celeron 可以理解为是简化的 Pentium II，可用作普及型 PC 的 CPU。最高时钟工作频率为 2.20 GHz。前端总线的工作速度有 66 MHz、100 MHz、400 MHz 共 3 种规格。L2 Cache 安装在 CPU 芯片内部，全速工作，容量有 128 KB 和 256 KB 两种规格：时钟工作频率为 1.70 GHz 以上时，L2 Cache 容量为 128 KB；时钟工作频率为 1.40 GHz 以下时，L2 Cache 容量为 256 KB 和 128 KB 两种规格。

虽然 P6 微结构比 NetBurst 微结构使用的时间要长，但是随着技术的进步，其技术的提高工作依然在进行。例如，在 P6 微结构的基础上，融入了超级流水线技术之后，就推出了 Celeron CPU 的改进型 Celeron D。对 Celeron D 来说，时钟频率为 2.40 GHz 或更高，FSB 的最高时钟频率为 533 MHz，L2 Cache 的容量为 256 KB，没有使用 L3 Cache。

作为以 P6 核心为基础所能达到的最高技术水平的机种 Pentium III，以 70 条 128 位浮点数流式单指令多数据扩展（Streaming SIMD Extension，SSE）指令进一步增强了 MMX 技术。Pentium III 的最高时钟工作频率为 1.40 GHz，其 L2 Cache 由四路组相联改进成了八路组相联。早期的 Pentium III 和 Pentium III Xeon 都使用片外 L2 Cache。Pentium III 的 L2 Cache 容量为 512 KB，半速工作。Pentium III Xeon 的 L2 Cache 容量为 512 KB、1 MB 和 2 MB，全速工作，后端总线的数据通路宽度依然为 64 位。而后来的 Pentium III 和 Pentium III Xeon 都使用容量为 256 KB 的片内 L2 Cache，全速工作，后端总线的数据通路宽度改进成了 256 位，称之为高级传送 Cache，即 ATC（Advanced Transfer Cache）技术，用字母 E 来标识。前端总线的工作速度也由 100 MHz 改成了 133 MHz，用字母 B 来标识。

除了 Pentium Pro、Pentium II 和 Pentium II Xeon 已退出市场之外，按满足应用细分要求的原则，P6 系列 CPU 可以满足不同应用段的需求：Celeron 应用于普及型 PC，Pentium III 应用于高性能 PC 和普及型服务器与工作站。Pentium III Xeon 应用于服务器和工作站。

在当今的技术条件下，PC 上可以运行 Windows 98、Windows Me、Windows 2000 和 Windows XP 操作系统，服务器和工作站上可以运行 Windows NT、Windows 2000 和 Windows XP 操作系统。特别值得一提的是，近年来共享式的操作系统 Linux 在 P6 系列 CPU 构建的硬件平台上的应用日益发展，这无疑给计算机的应用开辟了一条新的技术道路。

6. NetBurst 微结构与 NetBurst 系列 CPU

IA-32 系列 CPU 的最新微结构称之为 NetBurst（网络加速）。从字面上看，其设计意图是十分显而易见的。在计算机网络技术已普及应用的今天，速度太慢，特别是可视化的执行速度太慢，依然是亟待解决的问题，NetBurst 微结构正是为了满足这种要求而推出的。

随着时间的推移，已获得广泛应用的 P6 微结构日渐成熟，但也逐渐显现出它在进一步提高性能方面的局限性。因此，为了满足日益增长的应用需求，特别是因特网上日益增长的可视化应用需求，新的 NetBurst 微结构便应运而生。NetBurst 微结构被认为是未来若干年内新一代