

面向 **21** 世纪

高等学校计算机类专业规划教材

计算机原理课程设计

Course Design of Computer Principle

陈智勇 周向红 陆二庆 编著
宋彩利 主审



西安电子科技大学出版社
<http://www.xduph.com>


面向 21 世纪高等学校计算机类专业规划教材

计算机原理课程设计

Course Design of Computer Principle

陈智勇 周向红 陆二庆 编著

宋彩利 主审



西安电子科技大学出版社

2006

内 容 简 介

本书系统地讲述了 CISC 和 RISC 计算机的基本概念、设计原理和分析方法。书中以一个范例为主线,介绍了 CISC 和 RISC 模型计算机的设计步骤、基本结构,以及各单元电路的设计方法和相应的 VHDL 源程序或电路图。

全书共分 5 章。第 1 章讲述 CISC 微处理器的设计原理。第 2 章讲述 RISC 微处理器的设计原理。第 3 章讲述计算机原理课程设计供选择的题目、完成的内容、课程设计的基本要求和具体步骤,以及课程设计的考核方式。第 4 章以课程设计 C 类中的一个题目为范例,讲述 CISC、定长 CPU 周期的 RISC、变长 CPU 周期的 RISC 各单元电路的设计、顶层电路设计、所用到的输入/输出设备,以及模型计算机的功能仿真和波形分析方法。第 5 章讲述 MAX+plus II 软件的安装和工作环境,并以一个实例介绍了 MAX+plus II 系统的开发流程。

本书内容丰富、取材新颖,在阐述基本原理的基础上给出了设计方法和实例,以帮助读者更好地理解一些比较抽象的概念。书中综合运用了“汇编语言程序设计”、“数字逻辑”、“计算机原理”、“VHDL 程序设计”等多门课程的相关知识,是一本综合性和实践性都很强的指导书。本书不仅可作为高等院校计算机专业本科生的教材或有关专业的研究生教材,也可作为相关领域技术人员的参考书。

★ 本书配有电子教案,有需要的老师可与出版社联系,免费提供。

图书在版编目 (CIP) 数据

计算机原理课程设计 / 陈智勇等编著. —西安: 西安电子科技大学出版社, 2006.6

ISBN 7-5606-1674-7

I. 计… II. 陈… III. 电子计算机—理论—课程设计 IV. TP301

中国版本图书馆 CIP 数据核字 (2006) 第 046081 号

策 划 马晓娟

责任编辑 雷鸿俊 马晓娟

出版发行 西安电子科技大学出版社 (西安市太白南路 2 号)

电 话 (029)88242885 88201467 邮 编 710071

<http://www.xduph.com> E-mail: xdupfxb@pub.xaonline.com

经 销 新华书店

印刷单位 陕西天意印务有限责任公司

版 次 2006 年 6 月第 1 版 2006 年 6 月第 1 次印刷

开 本 787 毫米×1092 毫米 1/16 印张 7.5

字 数 167 千字

印 数 1~4 000 册

定 价 10.00 元

ISBN 7-5606-1674-7 / TP·0408

XDUP 1966001-1

*** 如有印装问题可调换 ***

本社图书封面为激光防伪覆膜, 谨防盗版。

序

第三次全国教育工作会议以来,我国高等教育得到空前规模的发展。经过高校布局和结构的调整,各个学校的新专业均有所增加,招生规模也迅速扩大。为了适应社会对“大专业、宽口径”人才的需求,各学校对专业进行了调整和合并,拓宽专业面,相应的教学计划、大纲也都有了较大的变化。特别是进入 21 世纪以来,信息产业发展迅速,技术更新加快。面对这样的发展形势,原有的计算机、信息工程两个专业的传统教材已很难适应高等教育的需要,作为教学改革的重要组成部分,教材的更新和建设迫在眉睫。为此,西安电子科技大学出版社聘请南京邮电学院、西安邮电学院、重庆邮电学院、吉林大学、杭州电子工业学院、桂林电子工业学院、北京信息工程学院、深圳大学、解放军电子工程学院等 10 余所国内电子信息类专业知名院校长期在教学科研第一线工作的专家教授,组成了高等学校计算机、信息工程类专业系列教材编审专家委员会,并且面向全国进行系列教材编写招标。该委员会依据教育部有关文件及规定对这两大类专业教学计划和课程大纲,对目前本科教育的发展变化和相应系列教材应具有的特色和定位以及如何适应各类院校的教学需求等进行了反复研究、充分讨论,并对投标教材进行了认真评审,筛选并确定了高等学校计算机、信息工程类专业系列教材的作者及审稿人。这套教材预计在 2004 年春季全部出齐。

审定并组织出版这套教材的基本指导思想是力求精品、力求创新、好中选优、以质取胜。教材内容要反映 21 世纪信息科学技术的发展,体现专业课内容更新快的要求;编写上要具有一定的弹性和可调性,以适合多数学校使用;体系上要有所创新,突出工程技术型人才培养的特点,面向国民经济对工程技术人才的需求,强调培养学生较系统地掌握本学科专业必需的基础知识和基本理论,有较强的本专业的基本技能、方法和相关知识,培养学生具有从事实际工程的研发能力。在作者的遴选上,强调作者应在教学、科研第一线长期工作,有较高的学术水平和丰富的教材编写经验;教材在体系和篇幅上符合各学校的教学计划要求。

相信这套精心策划、精心编审、精心出版的系列教材会成为精品教材,得到各院校的认可,对于新世纪高等学校教学改革和教材建设起到积极的推动作用。

系列教材编委会
2002 年 8 月

高等学校计算机、信息工程类专业

系列教材编审专家委员会

主任：杨震（南京邮电学院副院长、教授）
副主任：张德民（重庆邮电学院通信与信息工程学院院长、教授）
韩俊刚（西安邮电学院计算机系主任、教授）
李荣才（西安电子科技大学出版社总编辑、教授）

计算机组

组长：韩俊刚（兼）

成员：（按姓氏笔画排列）

王小民（深圳大学信息工程学院计算机系主任、副教授）

王小华（杭州电子工业学院计算机分院副院长、副教授）

孙力娟（南京邮电学院计算机系副主任、副教授）

李秉智（重庆邮电学院计算机学院院长、教授）

孟庆昌（北京信息工程学院教授）

周娅（桂林电子工业学院计算机系副主任、副教授）

张长海（吉林大学计算机科学与技术学院副院长、教授）

信息工程组

组长：张德民（兼）

成员：（按姓氏笔画排列）

方强（西安邮电学院电信系主任、教授）

王晖（深圳大学信息工程学院电子工程系主任、副教授）

胡建萍（杭州电子工业学院电子信息分院副院长、副教授）

徐祎（解放军电子工程学院电子技术教研室主任、副教授）

唐宁（桂林电子工业学院通信与信息工程系副主任、副教授）

章坚武（杭州电子工业学院通信工程分院副院长、教授）

康健（吉林大学通信工程学院副院长、教授）

蒋国平（南京邮电学院电子工程系副主任、副教授）

总策划：梁家新

策划：马乐惠 云立实 马武装 马晓娟

电子教案：马武装

前 言

“计算机原理课程设计”是计算机及相关专业的一门重要的实践教学课程，此门课程的学习有助于学生掌握计算机最基本的组成和工作原理，增强动手能力，锻炼学生勇于探索、勤于思考和团结协作的精神。但长期以来，由于此门课程的设计都是在实验台上进行的，这就产生了一系列问题，主要表现在：（1）时序产生器、微指令格式、微指令长度、通用寄存器的个数、运算器的功能、指令系统和指令格式、地址转移逻辑电路、硬联线控制器等都是固定的，缺少设计的灵活性；（2）实际使用的控制存储器容量有限，指令格式和寻址方式简单，使设计出来的模型机功能简单；（3）接线条数多，容易产生接线错误。这些问题严重制约了学生自主开发和设计的能力。

本书就是针对上述不足而编写的，其中具有以下六个特色：

第一，提供的设计题目丰富。书中提供了 CISC、定长 CPU 周期的 RISC、变长 CPU 周期的 RISC 共三类各 12 道题目，共计 36 道不同的题目，并且将每类题目根据难易程度的不同又分成了 A、B、C 三类，每类 4 道题，学生可根据自己的兴趣和实际情况进行选择。

第二，独立于任何计算机原理实验设备。书中采用的课程设计方法是用 EDA 开发软件 MAX+plus II 在通用计算机上通过软件来设计硬件，学生只需具备 MAX+plus II 软件和通用计算机即可完成该课程设计。

第三，课程设计的思路清晰且各单元电路均有 VHDL 源程序和电路图供参考。学生可以没有 VHDL 程序设计基础，通过阅读范例中的 VHDL 源程序及注释，即可灵活运用所学知识，设计较复杂的 A 类和 B 类题目。书中对 A 类和 B 类题目可能用到的器件也作了介绍，以供学生参考。

第四，有利于培养学生分析问题和解决问题的能力，以及实际动手能力。即使学生选做相同的题目，所设计的顶层电路图、各单元的 VHDL 描述、指令系统、指令格式、汇编语言源程序和机器语言源程序、操作控制器设计等也都会有很大的差别。通过对模型计算机的设计、编译和仿真来分析设计中存在的错误，通过反复调试和错误修订来加深对计算机组成和工作原理的理解。

第五，提供了快速学会 EDA 软件 MAX+plus II 的使用方法。书中通过一个实例介绍了在计算机原理课程设计过程中用到的 MAX+plus II 的功能。

第六，本书的内容具有较高的实际应用价值。通过本书在计算机原理课程设计中的运用，可为学生以后从事具有微处理功能的专用集成电路开发打下良好的基础。

本课程应在“数字逻辑”、“计算机原理”、“汇编语言程序设计”、“VHDL 程序设计”等课程之后开设。学生若无 VHDL 程序设计基础，在阅读完本书后也可熟练地使用 VHDL 进行较复杂的内容设计。本课程的参考教学时间为 32 学时，学生应根据自己的实际情况在课外花 12~32 学时自学教材内容，进行理论设计并掌握软件的使用方法。

本书由桂林电子科技大学的陈智勇主编，湖南工程学院的周向红和桂林工学院的陆二庆参加了编写。其中，陈智勇编写了第3、4章，以及附录一和附录二；周向红编写了第5章；陆二庆编写了第1、2章。全书由陈智勇统稿。本书承蒙西安石油大学的宋彩利副教授担任主审，他对书稿提出了许多宝贵的修改意见，编者在此深表谢意。西安电子科技大学出版社的马晓娟编辑和雷鸿俊编辑为本书的出版做了大量的工作，在此表示衷心的感谢。

希望读者在阅读此书时，将发现的错误或建议告诉编者(E-mail: zhychen@gliet.edu.cn)，以便在再版时进一步提高本书的质量，编者将不胜感激。

若需要计算机原理课程设计各题目的设计方案和相应软件的教师，可直接与编者联系。

编 者
2006年3月

目 录

第 1 章 CISC 微处理器的设计原理	1
1.1 CISC 微处理器的设计原则	1
1.2 CISC 微处理器的组成和功能	2
1.3 微程序控制器的基本原理	2
1.3.1 控制存储器	2
1.3.2 微指令寄存器	3
1.3.3 地址转移逻辑电路	3
1.4 时序产生器的设计原理	3
第 2 章 RISC 微处理器的设计原理	5
2.1 RISC 微处理器的设计原则	5
2.2 RISC 微处理器的组成和功能	5
2.3 硬连线控制器的基本原理	6
2.4 时序产生器的设计原理	6
第 3 章 课程设计的要求、原理及方法	8
3.1 课程设计的题目和内容	8
3.1.1 课程设计的题目	8
3.1.2 课程设计完成的内容	9
3.2 课程设计的基本要求	9
3.3 课程设计的具体步骤	10
3.3.1 完成系统的总体设计	10
3.3.2 设计控制器的逻辑结构框图	10
3.3.3 设计机器指令格式和指令系统	10
3.3.4 设计时序产生器电路	13
3.3.5 设计微程序流程图或 CPU 操作流程	13
3.3.6 设计操作控制器单元	15
3.3.7 设计单元电路	17
3.3.8 编写汇编语言源程序	17
3.3.9 机器语言源程序	17
3.3.10 其它操作	18
3.4 考核方式	18

第 4 章 CISC/RISC 模型机系统的单元电路	20
4.1 运算器和状态条件寄存器单元	20
4.1.1 ALU 单元	20
4.1.2 状态条件寄存器单元	22
4.1.3 暂存寄存器单元	23
4.2 通用寄存器单元	23
4.3 1:2 分配器单元	24
4.4 3 选 1 数据选择器单元	25
4.5 4 选 1 数据选择器单元	27
4.6 程序计数器单元	28
4.7 地址寄存器单元	29
4.8 主存储器单元	30
4.8.1 ROM 芯片的设计	30
4.8.2 RAM 芯片的设计	32
4.8.3 ROM&RAM 芯片的设计	34
4.9 指令寄存器单元	37
4.10 时序产生器单元	37
4.10.1 CISC 模型机的时序产生器	37
4.10.2 采用定长 CPU 周期 RISC 模型机的时序产生器	38
4.10.3 采用变长 CPU 周期 RISC 模型机的时序产生器	40
4.11 操作控制器单元	43
4.11.1 微程序控制器单元	43
4.11.2 硬连线控制器(采用定长 CPU 周期)	51
4.11.3 硬连线控制器(采用变长 CPU 周期)	54
4.12 顶层电路单元	58
4.12.1 CISC 模型机的顶层电路单元	58
4.12.2 采用定长 CPU 周期的 RISC 模型机的顶层电路单元	58
4.12.3 采用变长 CPU 周期的 RISC 模型机的顶层电路单元	58
4.13 输入/输出设备	65
4.14 功能仿真和时序仿真	66
4.14.1 CISC 模型机上的仿真波形	67
4.14.2 采用定长 CPU 周期的 RISC 模型机上的仿真波形	72
4.14.3 采用变长 CPU 周期的 RISC 模型机上的仿真波形	73
第 5 章 MAX+plus II 系统开发	75
5.1 MAX+plus II 系统运行环境及软件安装	75
5.1.1 系统概述	75
5.1.2 软件安装	76
5.2 MAX+plus II 工作环境	81

5.2.1	MAX+plus II 管理器	81
5.2.2	层次显示器	87
5.2.3	图形编辑器	87
5.2.4	图元编辑器	88
5.2.5	文本编辑器	89
5.2.6	波形编辑器	89
5.2.7	编译器	90
5.2.8	仿真器	91
5.2.9	编程器	92
5.3	MAX+plus II 开发流程	93
5.3.1	设计输入	93
5.3.2	编译处理与仿真	98
5.3.3	器件编程	105
附录一 GW48 EDA 实验开发系统的面板结构图		106
附录二 GW48 EDA 系统结构图信号名与芯片引脚对照表		107
参考文献		110

第 1 章 CISC 微处理器的设计原理

自 PC 机诞生以来,人们一直沿用 CISC 指令集方式,它采用变长的指令格式,指令的种类比较多,编程和设计处理器时也较为麻烦。在 CISC 之后,人们发明了 RISC,即精简指令系统计算机,它的指令等长,且指令数较少,通过简化指令格式让计算机的结构更为简单,进而提高了运算速度。原本 RISC 应较为流行,现在在服务器上有一些 RISC 的应用,但是在普通的桌面机上还没有流行起来,因为早期的桌面软件是按 CISC 设计的,并一直延续到现在,如果用 RISC,将无法兼容。所以,微处理器厂商一直在走 CISC 的发展之路,包括 Intel、AMD,还有其它一些现已更名的厂商,如 TI、Cyrix,以及现在的 VIA 等。不过,由于 RISC 确实在设计和指令结构等方面具有先进的特性,现在的 CISC 结构微处理器基本上经过 RISC 改良,即已过渡成以 RISC 为内核、外围是 CISC 界面的微处理器。换句话说,现在的微处理器采用 RISC 技术为内核,通过译码器,将它转换成对外的 CISC 结构。像 Intel Pentium 系列、AMD K6 系列就是这种结构的微处理器。

1.1 CISC 微处理器的设计原则

在 CISC 微处理器中,程序的各项指令是按顺序串行执行的,每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单,但机器各部分的利用率不高,执行速度慢。CISC 能够有效缩短新指令的微代码设计时间,允许设计师实现 CISC 体系机器的向上兼容。新的系统可以使用一个包含早期系统的指令超集,也就可以使用较早电脑上使用的相同软件。

CISC 微处理器设计遵循的一般原则如下:

- (1) 庞大的指令系统。庞大的指令系统可以减少编程所需要的代码行数,减轻程序员的负担。
- (2) 较多的寻址方式。一般的 CISC 都使用一个数目为 8~24 的小型通用寄存器组(GPR),使用寄存器寻址和基于多种寻址方式的许多存储器访问操作。多种寻址方式的应用有利于简化高级语言的编译,但计算机中包含的指令和寻址方式越多,则需要越多的硬件逻辑来实现和支持。
- (3) 可变长度的指令格式。如果操作数采用寄存器寻址,指令长度可能只有 1~2 个字节,而若操作数采用存储器寻址,指令长度就可能达到 5 个字节,甚至更长。采用可变长度的指令格式和多种寻址方式有利于增强指令的功能。
- (4) 采用微程序控制器。

1.2 CISC 微处理器的组成和功能

CISC 微处理器由运算器、通用寄存器组、地址寄存器和控制器部分组成。运算器又由两个暂存寄存器、算术逻辑运算单元 ALU 和状态条件寄存器组成；通用寄存器组由多个寄存器组成；地址寄存器用来存放指令的地址或操作数在主存空间的地址。

控制器部分由程序计数器 PC、指令寄存器 IR、指令译码器、操作控制器和时序产生器组成。程序计数器用来给出指令的地址，保证程序的顺序执行；指令寄存器用来保存正在执行指令的指令代码；指令译码器用来将指令的操作码进行译码，实现从包含众多指令的指令系统中识别出各种不同功能的指令；时序产生器根据时钟脉冲源的时钟输入产生节拍脉冲信号；CISC 微处理器的操作控制器一般采用微程序控制器。

CISC 微处理器主要有以下四种功能：

- (1) 指令控制：保证程序的顺序执行和实现程序的跳转。
- (2) 操作控制：根据指令的操作码产生各种操作控制信号，对计算机系统的执行部件进行控制。
- (3) 时间控制：由时序产生器的输出对各种控制信号实施时间上的控制。
- (4) 数据加工：包括对数据进行算术逻辑运算和对指令操作码进行指令译码等。

1.3 微程序控制器的基本原理

微程序控制器的基本原理是，仿照通常解题程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里。当机器运行时，一条又一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。

微程序控制器的组成原理框图如图 1-1 所示。它主要由控制存储器、微指令寄存器和地址转移逻辑电路三大部分组成，其中微指令寄存器分为微地址寄存器和微命令寄存器两部分。




图 1-1 微程序控制器组成原理框图

1.3.1 控制存储器

控制存储器用来存放实现全部指令系统的微程序，它是一种只读型存储器。微程序是指能实现一条机器指令功能的微指令序列。微指令是指在一个 CPU 周期内，能实现一定操作功能的微命令的组合(也有可能是微命令的编码)。而微命令则是由控制部件发往执行部件的操作控制命令。这些操作控制命令与某个时序信号经过某种逻辑操作后作为某个执行部件的控制信号。微命令的编码有三种方法：直接表示法、编码表示法和混合表示法。若微命令字段采用直接表示法，则称微指令为全水平型微指令。直接表示法的意思是一个操作控制信号用一位的微命令编码表示，图 1-1 中控制字段的输出就是微命令，勿需经过译码电路。其优点是编码容易，执行速度快；缺点是计算机设计复杂(即控制信号较多)时，微指令的长度会很长，将占用较大的控制存储器空间。

一旦微程序固化，机器运行时则只读不写。其工作过程是：每读出一条微指令，则执行这条微指令；接着又读出下一条微指令，并执行这条微指令，如此反复。读出一条微指令并执行微指令的时间称为一个微指令周期。通常，在串行方式的微程序控制器中，微指令周期就是只读存储器的工作周期。控制存储器的字长就是微指令字的长度，其存储容量视机器系统而定，即取决于微程序的数量。对控制存储器的要求是速度快，读出周期短。

1.3.2 微指令寄存器

微指令寄存器用来存放由控制存储器读出的一条微指令信息。其中微地址寄存器决定将要访问的下一条微指令的微地址，而微指令寄存器则保存一条微指令的操作控制字段和判别测试字段(即 P 字段)的信息。

1.3.3 地址转移逻辑电路

在一般情况下，微指令由控制存储器读出后直接给出下一条微指令的微地址，这个微地址信息就存放在微地址寄存器中。如果微程序不出现分支，那么下一条微指令的微地址就直接由微地址寄存器给出。当微程序出现分支时，意味着微程序出现条件转移。在这种情况下，通过判别测试字段 P、指令的操作码和执行部件的“状态条件”反馈信息，去修改微地址寄存器的内容，并按改好的内容去读下一条微指令。地址转移逻辑电路就承担自动完成修改微地址的任务。

1.4 时序产生器的设计原理

CISC 微处理器的时钟信号 Q 和清除信号 CLR 由外部输入，节拍脉冲信号 Ti 由时序产生器产生。图 1-2 描述了节拍脉冲信号与外部时钟信号、清除信号的时序关系。

由图 1-2 可以看出，节拍脉冲信号 T1、T2、T3、T4 实际上是以 Q 为时钟输入信号的计数器状态经译码器译码后生成的，很容易写出节拍脉冲信号的逻辑表达式，并用 VHDL

语言实现之，再创建成一个图元(元件符号)(具体见第 4 章 4.10 节)。如果某个时钟控制信号在节拍脉冲信号 T1、T2、T3 或 T4 的中间，并且是上跳沿有效，则可先将 Q 取反，再和节拍脉冲信号 Ti 相“与”，如图 1-3 所示。




图 1-2 T1、T2、T3、T4 与 CLR、Q 之间的关系图




图 1-3 时钟控制信号的形成方法

第 2 章 RISC 微处理器的设计原理

随着计算机系统向高速度、低功耗、低电压和多媒体、网络化、移动化方向发展,对电路的要求也越来越高,传统集成电路设计技术已无法满足性能日益提高的整机系统的要求。RISC 是 20 世纪 70 年代后期兴起的,它一直是计算机发展的主流,特别是现代计算机采用的新技术,如多发射级的超标量超流水处理器都是在 RISC 的基础上发展起来的,尽管其发展趋势将逐步与 CISC 结合,但 RISC 的设计技术仍然占主导地位。学习和掌握 EDA 技术及 RISC 的设计原理,将对进一步深入研究 EDA 技术在新一代微处理器中的应用具有重大的意义。

2.1 RISC 微处理器的设计原则

RISC 微处理器设计遵循的一般原则如下:

- (1) 确定指令系统时,只选用使用频度很高的那些指令,在此基础上增加少量能有效支持操作系统和高级语言实现及其它功能的最有用的指令。
- (2) 大大减少系统中采用的寻址方式种类,一般不超过三种,简化指令格式,使之限制在两种之内,并使指令长度尽可能等长。
- (3) 若指令的执行采用流水方式实现,则所有指令的执行都在一个机器周期内完成。
- (4) 采用大量的通用寄存器,尽可能减少访存操作,使大部分指令的操作均在寄存器间进行,只有存和取指令才可访存。
- (5) 为提高指令执行的速度,大部分指令的解释采用硬连线控制,只有极少数的复杂指令采用微程序控制。

2.2 RISC 微处理器的组成和功能

RISC 微处理器由运算器、通用寄存器组、地址寄存器和控制器部分组成。运算器又由两个暂存寄存器、算术逻辑运算单元 ALU 和状态条件寄存器组成;通用寄存器组由多个寄存器组成;地址寄存器用来存放指令的地址或操作数在主存空间的地址。

控制器部分由程序计数器 PC、指令寄存器 IR、指令译码器、操作控制器和时序产生器组成。程序计数器用来给出指令的地址,保证程序的顺序执行;指令寄存器用来保存正在执行指令的指令代码;指令译码器用来将指令的操作码进行译码,实现从包含众多指令的指令系统中识别出各种不同功能的指令;时序产生器根据时钟脉冲源的时钟输入产生节拍电位信号和节拍脉冲信号;RISC 微处理器的操作控制器一般采用硬连线控制器。

RISC 微处理器主要有以下四个功能:

- (1) 指令控制: 保证程序的顺序执行和实现程序的跳转。
- (2) 操作控制: 根据指令的操作码产生各种操作控制信号, 对计算机系统的执行部件进行控制。
- (3) 时间控制: 由时序产生器的输出对各种控制信号实施时间上的控制。
- (4) 数据加工: 包括对数据进行算术逻辑运算和对指令操作码进行指令译码等。

2.3 硬联线控制器的基本原理

硬联线控制器把控制部件看作为产生专门固定时序控制信号的逻辑电路, 而此逻辑电路以使用最少元件和取得最高操作速度为设计目标。这种逻辑电路是一种由门电路和触发器构成的复杂树形网络, 一旦控制部件构成, 除非重新设计和物理上对它重新布线, 否则要想增加新的控制功能是不可能的。

硬联线控制器产生的任何一个控制信号 C , 都是指令操作码的译码信号 I_m 、节拍电位信号 M_k 、节拍脉冲信号 T_i 和状态条件信号 B_j 的逻辑函数, 即

$$C = f(I_m, M_k, T_i, B_j)$$

硬联线控制器的基本原理框图如图 2-1 所示。




图 2-1 硬联线控制器的基本原理框图

2.4 时序产生器的设计原理

RISC 微处理器的时钟信号 Q 和清除信号 CLR 由外部输入, 节拍脉冲信号 T_i 和节拍电位(CPU 周期)信号 M_k 由时序产生器产生。图 2-2 描述了节拍脉冲信号与外部时钟信号、清除信号的时序关系。




图 2-2 T1、T2、T3、T4 与 CLR、Q 之间的关系图

由图 2-2 和机器指令的 CPU 操作流程(见图 3-3), 可以写出节拍脉冲信号 T1、T2、T3、T4 和 M 的逻辑表达式, 并用 VHDL 语言实现之, 再创建成一个图元(元件符号)(具体见第 4 章 4.10 节)。如果某个时钟控制信号在节拍脉冲信号 T1、T2、T3 或 T4 的中间, 并且是上跳沿有效, 则可先将 Q 取反, 再和节拍脉冲信号 Ti 相“与”, 如图 2-3 所示。




图 2-3 时钟控制信号的形成方法