

图解实用电子技术丛书


# 高速数字电路 设计与安装技巧

准确传输高速信号的印制电路板设计与噪声解决方法

〔日〕久保寺忠 著

冯杰 盖强 樊东 译

丁真 校



科学出版社

[www.sciencep.com](http://www.sciencep.com)

图解实用电子技术丛书

# 高速数字电路 设计与安装技巧

准确传输高速信号的印制电路板设计与噪声解决方法

〔日〕久保寺忠 著  
冯杰 盖强 樊东 译  
丁真 校

科学出版社

北京

图字: 01-2006-0592 号

## 内 容 简 介

本书是“图解实用电子技术丛书”之一。本书从实用的角度出发,辅以大量图表,详细介绍印制电路板的高速化与频率特性,高速化多层印制电路板的灵活运用方法,时钟信号线的传输延迟主要原因,高速数字电路板的实际信号波形,传输延迟和歪斜失真的处理,高速缓冲器 IC 的种类与传输特性,旁路电容器的作用及其最佳容量,布线电感的降低方法,传输线路的阻抗调整方法,印制电路板图形的阻抗设计,不产生噪声的高速电路及印制电路板的设计等。

本书可供从事电路设计与研发的工程技术人员参考,也可供高等院校自动化,电子等相关专业师生阅读。

### 图书在版编目(CIP)数据

高速数字电路设计与安装技巧/(日)久保寺忠著;冯杰等译;丁真校。

—北京:科学出版社,2006

(图解实用电子技术丛书)

ISBN 7-03-017499-2

I. 高… II. ①久…②冯…③丁… III. 数字电路-安装-图解

IV. TN79-64

中国版本图书馆 CIP 数据核字(2006)第 069769 号

责任编辑:杨 凯 崔炳哲 / 责任制作:魏 谨

责任印制:刘士平 / 封面设计:李 力

北京东方科龙图文有限公司 制作

<http://www.okbook.com.cn>

**科 学 出 版 社** 出版

北京东黄城根北街 16 号

邮政编码:100717

<http://www.sciencep.com>

**新 蕾 印 刷 厂** 印刷

科学出版社发行 各地新华书店经销

\*

2006 年 8 月 第 一 版 开本: B5(720×1000)

2006 年 8 月 第一次印刷 印张: 17

印数: 1—4 000 字数: 251 000

定 价: 37.00 元

(如有印装质量问题,我社负责调换〈新欣〉)

# 前 言

---

众所周知,世界正在进入一个高速化信息时代。随着网络和移动终端的普及,人们能够频繁地进行信息发送。最近,信息技术已经进入家庭,人们甚至可以轻而易举地在家点歌、玩游戏等。

但是,最近印制电路板上的电子部件却越来越少。作者注意到一个厂商所说的话“今后不再是印制电路板设计的时代,而是迅速向大规模集成电路(LSI)转移的时代”。实际上,如果将最近的游戏机外壳打开,检查一下它的内部电路的话,首先映入眼帘的是安装有屈指可数部件的印制电路板。从其表面来看,根本看不到印制电路板图形。

今后,随着 LSI 的大力发展,集成度越来越高,印制电路板的设计不是变得越来越容易吗? 答案是否定的,目前还没有那样容易。

在 LSI 内部,为了实现高速化处理,还必须继续面临着各种各样的问题和挑战,例如难以测量长度的时钟布线、总线布线的处理、电源和接地引起的共振、连接器周围的噪声处理方法、外部噪声的处理等等。而且,还必须降低 LSI 的成本。作者认为这些都是现代电路设计者和印制电路板安装技术人员所要面对和处理的问题。

目前,CAD 非常普及,而在过去则不然。从印制电路板的部件设计图,到布线、电源,甚至接地图形也要电路设计者自己动手设计。由于当时单面电路板比较多,在有限的空间内需要布置多个部件,为了布置电源和接地图形,电路板变得厚起来,因此需要一定的经验才能胜任这项工作。

因为当时是以模拟电路为中心的,所以在电路图中不仅仅包括信号线路,而且还常常包括接地图形和电源线路等。即使高频率电路发生异常,也能够容易地通过信号线路推测出故障所在。即电源、信号、接地是一一对应的。

但是,在数字电路的电路图中,以 LSI、电阻器和电容器等接口之间的连接布线信息为中心,却看不到电源和接地。这种方法

在时钟频率比较低时还可以行得通,但是,随着高速化的发展,需要模拟技术、特别是高频率技术。并且,印制电路板上的电源数、层数也相应地增加了。这就要求在设计技术上对高速信号回路和电源的获取方法等给予足够的重视。与传统方法一样,如果能够将这些注意点在电路图中表示出来就好了。但遗憾的是迄今为止在目前的CAD系统中还做不到这一点。

最重要的事情是电路设计者和电路板设计者之间的相互理解和沟通,过去如此,现在也一样。但是,作者认为对于新进入公司两到三年的技术人员,以及到目前为止还没有从事过印制电路板设计的所有技术人员来说,采用何种沟通方式他们还不是很清楚。本书以这些读者为对象,在设计处理高速信号的印制电路板的基础上,将重要的技术整理之后加以解释。本书所介绍的时钟频率虽然不是很高,但是对于已经掌握基本知识、还未开始设计的人员来讲,能够使其在电路设计中更好地协调高速化与低成本的关系。

本书是在日本《晶体管技术》的2000年10月到2001年11月的连载和1999年11月的增刊内容的基础上,增加部分内容、重新编辑而成的。作者在这里要非常感谢为本书提供帮助的下列先生们:《晶体管技术》编辑部的寺前裕司先生,他指出并更正了本书中的部分错误内容;富士施乐株式会社的安藤胜先生、高技术株式会社的松永茂树先生和吉田宏先生,他们负责本书的实验工作;松下电工电子器材部的仲摩惠一先生和东京研究所的富永弘幸先生,他们提供了印制电路板材料方面的信息和资料;日本电气电路板事业部的河野正英先生,他传授了印制电路板的设计方法;日本IDT(Integrated Device Technology Inc.)株式会社的神山渡先生和饭岛幸彦先生,他们提供了有关时钟驱动器方面的信息和资料;日立株式会社制作所的中村笃先生,他提供了与驱动器测定有关的信息和资料以及大量的协助;还有其他许多为本书提供帮助的人,在此一并表示衷心的感谢。

著 者

# 目 录

<b>第 1 章 印制电路板的高速化与频率特性</b> .....	1
1.1 数字电路的高速化与印制电路板的实际情况 .....	1
1.1.1 高速 CPU 和存储器 .....	1
1.1.2 LSI 的大规模化和存在的问题 .....	2
1.1.3 印制电路板的高速化 .....	2
1.2 印制电路板材料和高频率特性 .....	4
1.2.1 由基波频率及其谐波调制而成的数字信号 .....	4
1.2.2 电介质正切越小的电路板频率越高 .....	4
1.2.3 介电常数越小频率越高 .....	5
1.2.4 实际印制电路板的高频率特性 .....	6
1.2.5 在高频率情况下降低介电常数 .....	7
1.2.6 玻璃·环氧树脂电路板能够处理的最大频率 .....	8
【专栏】 如何确定使用电路板的个数 .....	11
<b>第 2 章 高速化多层印制电路板的灵活运用方法</b> ...	15
2.1 为什么使用多层印制电路板 .....	15
2.2 如何确定印制电路板的层数 .....	16
2.2.1 首先需要设定器件数的最小值 .....	16
2.2.2 印制电路板图形的设计规则和层数 .....	17
2.3 各层信号的作用 .....	18
2.3.1 4 层电路板 .....	18
2.3.2 6 层电路板 .....	20
2.3.3 8 层电路板 .....	21
2.4 高速数字电路板的图形设计的基础知识 .....	23
2.4.1 图形设计和特性阻抗的变化 .....	23
2.4.2 信号层也需要 betta ground .....	25
2.4.3 使用低阻抗与接地相连 .....	25
2.4.4 布线不能弯曲成 90° .....	26

2.5 焊接孔的形状和间隙 .....	29
2.5.1 标准的形状 .....	29
2.5.2 设定合适的间隙 .....	30
2.6 多层印制电路板的构造和新的制造方法 .....	32
2.6.1 多层电路板的制造工艺 .....	32
2.6.2 合成多层电路板 .....	34
【专栏】 掌握目前正在使用的印制电路板材料 .....	39
<b>第3章 时钟信号线的传输延迟的主要原因 .....</b>	<b>41</b>
3.1 印制电路板上主要的延迟原因 .....	41
3.1.1 IC引起的延迟 .....	41
3.1.2 布线引起的延迟 .....	42
3.2 实际的高速IC的传输特性 .....	44
3.2.1 由实验来验证 .....	44
3.2.2 时钟驱动器开关特性的定义 .....	47
3.3 印制电路板的传输特性 .....	51
3.3.1 实验验证 .....	51
3.3.2 根据布线求延迟 .....	52
3.3.3 布线和IC的延迟时间 .....	53
<b>第4章 高速数字电路板的实际信号波形 .....</b>	<b>55</b>
4.1 高速传输时DIMM周围可能存在的问题 .....	56
4.1.1 系统中最高速的信号——时钟信号 .....	56
4.1.2 布线的电容器和电感 .....	56
4.1.3 DIMM周围的器件布局 .....	57
4.2 实际高速电路板的时钟信号波形 .....	58
4.2.1 DIMM周围的电路 .....	58
4.2.2 SDRAM的电气特性 .....	61
4.2.3 印制电路板各部分的实际测量的波形 .....	64
【专栏】 一笔划的印制电路板图形真的好吗? .....	67
<b>第5章 传输延迟和歪斜失真的处理 .....</b>	<b>69</b>
5.1 真空中传输信号的速度 .....	69
5.1.1 真空中电荷的速度 .....	69
5.1.2 真空中布线传输信号的速度 .....	70

5.1.3 介电常数与传输速度的关系 .....	70
5.2 印制电路板图形中传输信号的速度 .....	71
5.3 由布线产生的延迟和电路的操作安全系数 .....	73
5.3.1 总线缓冲器的传输特性和设计余量 .....	73
5.3.2 时钟驱动器的传输特性和设计余量 .....	75
5.4 布线之间传输时间差的处理方法 .....	76
5.4.1 基于印制电路板图形的处理方法 .....	76
5.4.2 电路上的处理方法 .....	76
<b>第6章 高速缓冲器 IC 的种类与传输特性 .....</b>	<b>83</b>
6.1 高速驱动器 IC 的电气特性 .....	84
6.1.1 驱动器 IC 的种类和特征 .....	84
6.1.2 AC 特性的比较 .....	84
6.2 总线缓冲器的传输特性 .....	85
6.2.1 通用总线缓冲器 74FCT244AT 概述 .....	85
6.2.3 脉冲歪斜失真的测量方法 .....	86
【专栏】 时钟驱动器的种类 .....	88
6.3 时钟驱动器的传输特性 .....	89
6.3.1 时钟驱动器 74FCT3807A 概述 .....	89
6.3.2 脉冲歪斜失真的测量 .....	89
6.4 PLL 内置型时钟驱动器的传输特性 .....	91
6.4.1 PLL 的基本操作 .....	91
6.4.2 PLL 内置型时钟驱动器 74FCT88915TT 概述 .....	92
6.4.3 脉冲歪斜失真的测量 .....	94
6.4.4 输出频率的设定 .....	97
6.4.5 辐射噪声对策的利用 .....	98
<b>第7章 旁路电容器的作用及其最佳容量 .....</b>	<b>101</b>
7.1 旁路电容器的操作 .....	101
7.1.1 从电源图形产生的噪声 .....	101
7.1.2 旁路电容器相当于电气的储水槽 .....	101
7.1.3 旁路电容器两端电压的变化 .....	102
7.2 IC 和旁路电容器之间流动的电流 .....	104
7.2.1 电容器的充放电电流 .....	104
【专栏】 在高速数字电路板上活用的旁路电容器 .....	106

7.2.2 在输出段中流动的连通电流 .....	107
7.3 电容器容量值的计算实例 .....	110
7.3.1 例题电路 .....	110
7.3.2 电源电压下降到 0.1V 以下时的旁路电容 ...	110
7.4 适合作旁路电容的电容器 .....	111
7.4.1 电容器的构造和频率特性 .....	111
7.4.2 良好的积层陶瓷电容器 .....	112
7.5 流向高速 IC 电源管脚的电流 .....	114
7.5.1 四种转换器 IC 的评价 .....	114
7.5.2 测量方法 .....	117
7.5.3 高速 IC 的电源电流的变化曲线比较陡 ...	117
7.6 IC 等价内部电容容量的计算方法 .....	119
7.6.1 74LV04 的等价内部电容 .....	119
7.6.2 74LVC04 的等价内部电容 .....	120
7.7 旁路电容器的容量和电源的波动 .....	121
7.7.1 实验电路 .....	121
7.7.2 实际测量值与计算值的比较和观察 .....	122
7.8 旁路电容器的数量和辐射噪声的变化情况 .....	123
7.9 实际旁路电容器的正确安装位置 .....	125
7.9.1 检查时钟驱动器的内部电路 .....	125
7.9.2 制造商推荐的实际安装位置 .....	126
7.9.3 是旁路电容器优先,还是 IC 优先 .....	127
<b>第 8 章 布线电感的降低方法 .....</b>	<b>131</b>
8.1 重视印制电路板图形的电感成分 .....	131
8.1.1 使用阻抗和电感来表征印制电路板图形 ...	131
8.1.2 如果能够降低直流阻抗,那么问题就简单了 ...	132
<b>【专栏】 不要生搬硬套数据表中推荐的图形 .....</b>	<b>133</b>
8.2 两种电感 .....	133
8.2.1 自感 .....	134
8.2.2 互感 .....	134
8.3 空气中的铜线产生的电感 .....	135
8.3.1 一根铜线产生的电感 .....	135
8.3.2 两根平行铜线产生的电感 .....	136
8.3.3 现场常见的错误地降低电感的方法 .....	137

8.4 印制电路板图形的形状和实际等效电感 .....	138
8.4.1 一根布线的印制电路板图形 .....	138
8.4.2 两根布线的印制电路板图形 .....	139
8.5 印制电路板图形的电感和电压波动 .....	140
8.5.1 信号的频率和布线阻抗 .....	140
8.5.2 印制电路板图形所产生的感应电压 .....	140
8.6 旁路电容器-电源管脚之间的距离和 电源电压波动 .....	141
8.6.1 制作一块电路板进行实验 .....	141
【专栏】 IBIS 模型介绍 .....	142
8.6.2 测量的方法 .....	143
8.6.3 电源图形越长,电源电压波动越大 .....	145
8.7 实际等效电感和电源电压波动 .....	147
8.7.1 改变电源与接地图形之间的距离会发生什么 情况 .....	147
8.7.2 将电源与接地之间就近布线 .....	148
8.8 电源和接地图形之间的距离以及辐射噪声 .....	149
8.8.1 用实验加以验证 .....	149
8.8.2 旁路电容器效果的确定 .....	151
8.8.3 回路面积和辐射噪声 .....	152
8.8.4 小 结 .....	156
<b>第 9 章 传输线路的阻抗调整方法 .....</b>	<b>157</b>
9.1 阻抗调整的定义 .....	157
9.1.1 如果比喻成“水”的话 .....	157
9.1.2 如果考虑电气信号传输 .....	159
9.1.3 终端的基本知识(测试终端) .....	159
9.2 衰减阻抗和终端阻抗的计算方法 .....	161
9.2.1 反射系数的计算方法 .....	161
9.2.2 满足调整条件的衰减阻抗值和终端阻抗值的 计算方法 .....	163
9.3 阻抗调整的效果 .....	164
9.3.1 制作一个模型电路板验证阻抗调整的效果 .....	164
【专栏】 特性阻抗的计算工具 .....	165
9.3.2 衰减阻抗的数值不合适时的波形 .....	166

9.3.3	调整衰减阻抗的数值 .....	169
9.3.4	DIMM 时钟管脚的位置和信号波形 .....	171
<b>第 10 章 印制电路板图形的阻抗设计 .....</b>		
<b>177</b>		
10.1	印制电路板图形的阻抗变化和反射 .....	177
10.1.1	图形的阻抗由于场所的不同而全然不同 ..	177
10.1.2	采用模拟方法来观察阻抗的变化 .....	178
10.2	各种传输线路和特性阻抗 .....	180
10.2.1	窄条线路 .....	180
10.2.2	单面窄条线路 .....	181
10.2.3	条状线路 .....	182
10.2.4	共平面线路 .....	182
10.3	总线信号的布线之间存在的歪斜失真问题 ..	185
10.3.1	总线布线时存在的歪斜失真问题 .....	185
10.3.2	负载的数量越多,信号的传输速度越慢 ..	186
10.3.3	总线上信号传输的情况 .....	186
10.4	布线构造与传输速度/特性阻抗/信号波形之间的 关系 .....	190
10.4.1	信号在 1ns 内能够前进多远 .....	190
10.4.2	调整窄条线路的传输速度 .....	191
10.4.3	共平面线路的传输速度 .....	192
10.5	两根布线传输电流的方向和阻抗变化 .....	195
10.5.1	印制电路板图形的阻抗经常处于变化之中	195
10.5.2	相同相位和相反相位的传输波形是不同的 ..	196
<b>第 11 章 不产生噪声的高速电路设计 .....</b>		
<b>199</b>		
11.1	深刻理解时钟信号波形 .....	199
11.1.1	时钟信号由正弦波及其谐波构成 .....	199
11.1.2	从波形中得出频率特性 .....	200
11.1.3	阶梯波形的谐波的光谱 .....	202
11.2	所谓理想的时钟波形是什么样的呢 .....	204
11.2.1	需要注意驱动电流比较大的缓冲器 IC ..	204
11.2.2	驱动器的驱动能力与时钟波形 .....	205
	<b>【专栏】</b> 逻辑 IC 的低电压化和噪声级别 .....	210
11.3	来自于印制电路板的辐射噪声本身的情况 ..	211

11.3.1	辐射噪声本身为电磁场	211
11.3.2	磁 场	211
11.3.3	电 场	212
11.3.4	电场与磁场的关系	213
11.4	在导线中流过的电流和辐射噪声的动作	214
11.4.1	来自于导线的电磁波辐射的结构	214
11.4.2	电流线路与辐射噪声	215
11.5	辐射噪声的计算实例	217
11.5.1	缓冲器输出的布线阻抗的计算方法	218
11.5.2	由阻抗图和电压光谱计算电流值的方法	219
11.5.3	辐射噪声的计算方法	220
11.6	缓冲器 IC 的操作速度与辐射噪声的级别	221
11.6.1	IC 的操作速度越快,噪声越大	222
11.6.2	超高速时钟驱动器的辐射噪声	222
<b>第 12 章</b>	<b>不产生噪声的印制电路板设计</b>	<b>227</b>
12.1	来自电路板的辐射噪声的原因和对策	227
12.1.1	缩小循环回路的面积	227
12.1.2	降低噪声的关键是抑制公共模式电流	228
12.2	循环线路产生的辐射噪声	229
12.2.1	循环回路的大小和辐射噪声	229
12.2.2	在模拟器上观测的印制电路板上的噪声的 操作	234
12.3	beta ground 能够起到降低噪声的效果	236
12.3.1	采用实验进行验证	236
12.3.2	在低频率区域能够改善 30~40dB,在高 频率区域能够改善 10~20dB	236
12.3.3	根据计算得到的辐射级别的精度	236
12.4	距印制电路板一定距离上的电场强度	239
12.4.1	在窄条线路上流动的电流的计算方法	239
12.4.2	距离电路板 3m 远的位置上的电场强度的 计算方法	239
12.4.3	窄条线路的电流分布	240
12.5	实际电路板元器件的布局与辐射噪声	241
12.5.1	元器件布局变更之前的噪声模拟情况	242

12.5.2	元器件布局变更之后的噪声模拟情况	... 243
12.5.3	测量实际电路板的辐射噪声	..... 243
12.6	削减浪费的衰减阻抗	..... 245
12.6.1	如果布线比波长充分短则不需要阻抗	... 245
12.6.2	使用模拟器发现不需要的阻抗	..... 245
12.7	电路板的厚度和辐射噪声	..... 247
12.7.1	多层电路板的构造和电源与接地的阻抗	... 247
12.7.2	电路板越薄,噪声越小	..... 247
	【专栏】集中常数和分布常数	..... 248
12.8	旁路电容器的位置及其附近磁场的变化	..... 250
12.8.1	电路板附近磁场的测量方法	..... 250
12.8.2	旁路电容器及其附近磁场的变化	..... 254
12.8.3	旁路电容器位置不同而引起的附近磁场的 变化	..... 255
	参考文献	..... 257

# 印制电路板的高速化与频率特性

## 1.1 数字电路的高速化与印制电路板的实际情况

### 1.1.1 高速 CPU 和存储器

为了大幅度地提高电子产品的性能,使其达到小型化和轻量化要求,作者认为硬件技术、特别是 LSI 的微型化和高速化、高速电路的安装技术的发展担负着重要的作用。

图 1.1 所示为 CPU、存储器的高速化和印制电路板上的操作时钟频率之间关系的预测曲线。从图中可以看出,电子设备的高速化连接不断地取得进展。最近,半导体芯片之间的布线从铝变成了铜之后,提高了导电率,时钟频率为 1GHz 以上的 CPU 已经出现在市场上,以高速化为中心的技术开发目前正在持续进行。存储器也与 CPU 一样,特别是 SDRAM(Synchronous DRAM,同步动态随机存储器)的高速化,最近,人们也正在使用利用时钟两面存取数据的 DDR-SDRAM(Double Data Rate SDRAM,双通道同步动态随机存储器)。




图 1.1 CPU、存储器和印制电路板的高速化

### 1.1.2 LSI 的大规模化和存在的问题

ASIC(Application Specific IC, 专用集成电路)具有微型化的优点,CPU 和存储器,甚至外围电路都集成在一个芯片上,全部由数百万个门电路所组成。但是,如果增加电路集成规模的话,多个信号之间传播速度所产生的差(歪斜失真)和多个信号之间的定时问题,解决起来非常困难。

图 1.2 总结了 ASIC 的微型化技术和低电压化的进展情况。由于不断的微型化会产生漏电流的问题,所以人们继续不断地降低电源电压。但是,降低电源电压并不都是坏事,因为要求内部的晶体管在短时间内能够在“H(高电压)”和“L(低电压)”之间转换,这对于高速化是有利的。

降低操作电压的同时也能够降低噪声幅度。最近人们常说的 ESD(Electrostatic Discharge, 静电放电)的耐力不足问题,就与 IC 的低电压化有密切的关系。




图 1.2 ASIC 的微型化与低电压化

### 1.1.3 印制电路板的高速化

让我们再回过头来看图 1.1,以安装有 CPU 和存储器的一般电路板为例,看一下印制电路板上操作时钟的频率大小与电压之间的关系。印制电路板与电子设备的操作速度相比,高速化进程比较慢,并且它们之间的差距拉得越来越大。在电子设备内部能

够高速处理的信号,而在印制电路板上只能低速传播,这真有点可惜。

当然,在印制电路板方面人们也正在积极研究高速化问题。在电路设计阶段,人们使用模拟器研究布线阻抗,确认信号波形,以求得最优解;或者利用包含 CAD 的、用于艺术作品设计的模拟器,能够完成部件的配置、布线和信号的定时等问题的同时求解。

图 1.3(b)与图 1.3(c)所示为新的多层印制电路板的制造过程。由于缩短了布线距离和电路板的尺寸,所以能够实现低成本化。

印制电路板的技术开发日新月异,所以经常从印制电路板厂商那里获得新的产品信息是非常重要的。




图 1.3 多层印制电路板制造工艺的发展

## 1.2 印制电路板材料和高频率特性

### 1.2.1 由基波频率及其谐波调制而成的数字信号

图 1.4 所示的是印制电路板上最高频率的时钟信号的波形,它是由基波频率的正弦波及其奇数倍频率的正弦波调制而成。例如,100MHz 的时钟信号是由 300MHz 的三次谐波和 500MHz 的五次谐波调制而成的信号。也就是说,为了确实能够传输 100MHz 的时钟信号,必须设计能够传输 500MHz 以上的正弦波的印制电路板。

在施工现场,超过 100MHz 的总线电路通常使用 FR4(玻璃·环氧树脂电路板)。这是因为时钟信号的谐波成分在操作过程中要衰减一部分。在大多数情况下,施工现场操作最好不要影响谐波成分。




图 1.4 由基波频率及其谐波调制而成的数字信号

### 1.2.2 电介质正切越小的电路板频率越高

图 1.5 所表示的是理想的电介质和非理想的电介质的电压与电流的相位之间的关系。

实际印制电路板的绝缘材料是与电介质成横列或纵列布置的,因此它们之间存在着电阻,即损失了该电阻的  $\delta^\circ$ 。这个角度越大,损失也越大。一般将  $\tan\delta$  称为电介质正切,这个值越小,高频部分损失也越小。

图 1.6 表示了电介质正切的频率变化情况。电介质正切随着频率几乎没有什么大的变化。