



高等院校信息与电子技术类规划教材

University Textbooks of Information Technology

数字电路逻辑设计

Digital Circuit and Logic Design

张 健 主编



21st CENTURY



科学出版社

www.sciencep.com

内 容 简 介

本书是高等院校信息与电子技术类规划教材。为了适应电子技术的迅猛发展,尤其是现在数字电子技术新型器件层出不穷,分析设计方法推陈出新,本书在介绍基础知识的同时,还精选了代表当今数字电子技术发展水平的新技术和新方法作为教学内容,力求做到基本概念清晰,内容全面,定位准确,技术先进,有较强的可读性。

全书共 11 章,主要包括数字逻辑基础、逻辑函数及其简化、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数模转换器和模数转换器、半导体存储器、可编程逻辑器件、数字系统与 EDA 设计。各章节均配有适量的例题和习题,以满足教学需要。

本书适合高等院校电子工程、通信工程、工业自动化、计算机应用技术、仪器仪表、电子对抗、信号图像处理等信息工程类及相关专业的本科生或研究生使用,也可作为相关专业工程技术人员的参考书。

图书在版编目 (CIP) 数据

数字电路逻辑设计/张健主编. —北京: 科学出版社, 2006

(高等院校信息与电子技术类规划教材)

ISBN 7-03-017292-2

I. 数… II. 张… III. 数字电路-逻辑设计-高等学校-教材
IV. TN79

中国版本图书馆 CIP 数据核字 (2006) 第 052465 号

责任编辑: 李 伟/责任校对: 耿 耘
责任印制: 吕春珉/封面设计: 飞天创意

科 学 出 版 社 出 版

北京东黄城根北街 16 号

邮政编码: 100717

<http://www.sciencep.com>

新 蕾 印 刷 厂 印 刷

科学出版社发行 各地新华书店经销

*

2006 年 7 月 第 一 版 开本: 787×1092 1/16

2006 年 7 月 第一次印刷 印张: 22 1/4

印数: 1—3 000 字数: 510 000

定价: 30.00 元

(如有印装质量问题, 我社负责调换〈环伟〉)

销售部电话 010-62136131 编辑部电话 010-62138978-8220 (HI01)

高等院校信息与电子技术类规划教材

编 委 会

主 任 吴黎明（广东工业大学信息工程学院副院长、教授）

副主任 贺前华（华南理工大学电子与信息学院副院长、教授）

委 员（按姓氏笔画排序）

马文华（广东外语外贸大学信息科学与技术学院副教授）

汤 庸（中山大学信息科学与技术学院副院长、教授）

杨振野（广东技术师范学院电子系教授）

吴正光（广州大学实验中心副主任、高级工程师）

周美娟（广东海洋大学信息学院院长、教授）

洪添胜（华南农业大学信息学院院长、教授）

徐 杜（广东工业大学信息工程学院院长、教授）

颜国正（上海交通大学电子信息与电气工程学院测控系主任、
教授）

前 言

21 世纪是信息数字化的时代，信息时代以数字化为基本特征。目前，数字电子技术已广泛应用于通信、计算机、自动控制、广播、电视等各领域，已成为从事各个行业的工程技术人员必须掌握的基本理论和技能。然而，数字电子技术也是各科技领域中发展较快的领域之一，其集成电路的集成规模正以每 18 个月翻一番的速度高速发展，在一块芯片上集成嵌入 CPU、DSP、存储器和其他控制功能的片上系统和在可编程逻辑器件上实现复杂的数字系统已成为现实，并成为电子信息领域中的热点。随之而来的是数字系统的集成设计方法不断推陈出新，发生了革命性的变革，电子设计自动化已成为当今从事电子工程设计的工程技术人员必须掌握的技术。技术的进步和更新必然要求教学的内容和形式做出相应的调整。为了适应数字电子技术的发展和人才培养的需要，作者在从事教学和实践的基础上编写了这本书。

全书共分 11 章，第 1 章数字逻辑基础，介绍数字系统中常用的数制及其转换、码制和编码。第 2 章逻辑函数及其化简，介绍逻辑代数、逻辑函数及函数化简。第 3 章逻辑门电路，介绍门电路的外部特性、典型门电路的结构和工作特点。第 4 章组合逻辑电路，介绍组合逻辑电路的分析方法、常用的组合逻辑电路和组合逻辑电路的设计方法。第 5 章触发器，介绍触发器的电路结构、逻辑功能和动作特征。第 6 章时序逻辑电路，介绍时序逻辑电路的一般分析方法、常用中规模组件和同步时序电路的设计。第 7 章脉冲单元电路，主要介绍由 555 定时器构成的施密特触发器、单稳态触发器和多谐振荡器及其应用。第 8 章数模转换器和模数转换器，主要介绍数模转换器和模数转换器的基本工作原理、典型电路和性能指标。第 9 章半导体存储器，主要介绍各类半导体存储器的结构及其应用。第 10 章可编程逻辑器件，在介绍可编程逻辑器件的基本工作原理和结构特征的基础上，主要介绍通用逻辑阵列 GAL、复杂可编程逻辑器件 CPLD 和现场可编程门阵列 FPGA。第 11 章数字系统与 EDA 设计，主要介绍 EDA 工程设计流程和自顶向下的设计方法，同时还将简要介绍目前比较流行的基于 SOPC 的 Quartus II 软件集成开发平台。

本书由张健副教授担任主编，吴凡、李小立担任副主编，王荣辉副教授担任主审。李小立编写了第 1、2、3、4 章，吴凡编写了第 5、6、9 章，张健编写了第 7、8、10、11 章，曹丽涛编写了附录和汉英名词术语对照表。全书由张健统稿。在本书编写过程中引用了一些相关资料，已将主要的文献资料列于书末的参考文献中，在此一并向这些资料的作者致以诚挚的谢意。同时，向热忱关心本教材编写并提出了许多宝贵意见的兄

弟院校的同行表示衷心的感谢。

由于编者水平有限，再加上时间仓促，书中难免还存在一些不足之处，希望广大读者批评指正。

目 录

第 1 章 数字逻辑基础	1
1.1 概述	1
1.1.1 数字信号和模拟信号	1
1.1.2 数字系统	1
1.1.3 数字电路的类型及研究方法	2
1.2 数制及其转换	2
1.2.1 数制	2
1.2.2 无符号数的表示及转换	3
1.2.3 数制间的转换	4
1.2.4 有符号二进制数	7
1.3 编码	9
1.3.1 BCD 码	9
1.3.2 格雷码	10
1.3.3 字符编码	11
小结	12
习题	13
第 2 章 逻辑函数及其化简	14
2.1 逻辑代数的基本概念	14
2.1.1 基本逻辑关系	14
2.1.2 基本逻辑运算	15
2.1.3 真值表与逻辑函数	15
2.1.4 逻辑函数相等	18
2.1.5 正逻辑与负逻辑	18
2.2 逻辑代数的基本公式和常用公式	19
2.3 逻辑代数的基本定理	21
2.3.1 代入定理	21
2.3.2 反演定理	22
2.3.3 对偶定理	22
2.4 逻辑函数的标准形式	23
2.4.1 最小项和最大项	23
2.4.2 最小项之和形式	25
2.4.3 最大项之积形式	26

2.5	逻辑函数的化简	26
2.5.1	逻辑函数化简的原则及最简形式	26
2.5.2	逻辑函数的公式化简法	28
2.5.3	逻辑函数的卡诺图化简法	29
2.6	无关项及其在逻辑函数中的应用	32
2.6.1	约束项、任意项和逻辑函数中的无关项	32
2.6.2	具有无关项的逻辑函数的化简	33
	小结	34
	习题	35
第3章	逻辑门电路	37
3.1	逻辑门电路的基本概念	37
3.2	半导体二极管和三极管的开关特性	38
3.2.1	半导体二极管的开关特性	38
3.2.2	半导体三极管的开关特性	39
3.3	TTL集成门电路	44
3.3.1	TTL集成与非门的基本结构和工作原理	44
3.3.2	TTL与非门的主要外部特性	45
3.3.3	其他TTL门电路	51
3.4	CMOS门电路	57
3.4.1	CMOS反相器的工作原理	57
3.4.2	CMOS反相器的外部特性	58
3.4.3	其他类型的CMOS门电路	60
3.4.4	CMOS门电路应用中需注意的问题	63
3.5	TTL电路与CMOS电路的接口	64
	小结	67
	习题	67
第4章	组合逻辑电路	70
4.1	概述	70
4.1.1	组合逻辑电路的特点	70
4.1.2	逻辑功能的描述方法	70
4.2	组合逻辑电路的分析	71
4.3	组合逻辑电路的设计	72
4.4	常用组合逻辑电路及其应用	75
4.4.1	全加器	75
4.4.2	编码器	78
4.4.3	译码器	82
4.4.4	数字比较器	86
4.4.5	数据选择器	88
4.4.6	奇偶产生与校验电路	89

4.5 组合逻辑电路中的竞争冒险	90
4.5.1 产生竞争冒险的原因	90
4.5.2 消除竞争冒险的方法	91
小结	92
习题	93
第5章 触发器	96
5.1 概述	96
5.2 基本 RS 触发器	96
5.2.1 由与非门构成的基本 RS 触发器	96
5.2.2 由或非门构成的基本 RS 触发器	99
5.3 同步 RS 触发器和 D 锁存器	100
5.3.1 同步 RS 触发器	100
5.3.2 D 锁存器	101
5.4 主从 JK 触发器	102
5.4.1 主从 JK 触发器的电路结构和工作原理	102
5.4.2 主从 JK 触发器的一次变化问题	103
5.5 边沿触发型触发器	104
5.6 维持-阻塞结构 D 触发器	106
5.7 CMOS 传输门构成的触发器	108
5.8 触发器的相互转换及集成触发器的选用	109
5.8.1 触发器的逻辑特性及其对应的特性方程	109
5.8.2 不同类型边沿触发器的转换	111
5.8.3 集成触发器的动态参数解读及触发器的选用	112
小结	113
习题	114
第6章 时序逻辑电路	119
6.1 概述	119
6.2 时序逻辑电路分析	120
6.2.1 同步时序逻辑电路分析	120
6.2.2 异步时序逻辑电路分析	122
6.3 同步时序电路逻辑设计	124
6.3.1 建立原始状态图和原始状态表	124
6.3.2 状态化简	128
6.3.3 状态编码	134
6.4 采用小规模数字集成芯片实现同步时序电路功能	135
6.4.1 采用集成 D 触发器实现同步时序电路功能	135
6.4.2 采用双集成 JK 触发器实现同步时序电路功能	138
6.5 计数器时序逻辑模块	141
6.5.1 同步二进制计数器模块	141

6.5.2	同步 8421BCD 码计数器模块	154
6.5.3	异步计数器模块	156
6.6	利用计数器模块设计时序逻辑电路	161
6.7	寄存器及其应用	166
6.7.1	数码寄存器	166
6.7.2	移位寄存器	168
6.7.3	利用移位寄存器模块设计时序逻辑电路	175
	小结	177
	习题	178
第 7 章	脉冲单元电路	185
7.1	脉冲信号与脉冲电路	185
7.1.1	脉冲信号	185
7.1.2	脉冲电路	186
7.2	集成门脉冲单元电路	186
7.2.1	施密特触发器	186
7.2.2	单稳态触发器	193
7.2.3	多谐振荡器	203
7.3	555 定时器及其应用	209
7.3.1	用 555 定时器的电路结构及功能	210
7.3.2	用 555 定时器构成施密特触发器	211
7.3.3	用 555 定时器构成单稳态触发器	213
7.3.4	用 555 定时器构成多谐振荡器	214
	小结	216
	习题	217
第 8 章	数模转换器和模数转换器	220
8.1	概述	220
8.2	数模转换器	221
8.2.1	数模转换器的基本原理	221
8.2.2	权电阻网络数模转换器	222
8.2.3	倒 T 形电阻网络数模转换器	224
8.2.4	单值电流型网络数模转换器	226
8.2.5	具有双极性输出的数模转换器	228
8.2.6	数模转换器的转换精度和转换速度	229
8.3	模数转换器	232
8.3.1	模数转换器的基本原理	232
8.3.2	并联比较型模数转换器	237
8.3.3	逐次逼近型模数转换器	239
8.3.4	双积分型模数转换器	241
8.3.5	模数转换器的转换精度和转换速度	245

小结	246
习题	246
第 9 章 半导体存储器	248
9.1 概述	248
9.2 随机存取存储器	248
9.2.1 静态随机存取存储器	249
9.2.2 动态随机存取存储器	253
9.2.3 同步动态随机存取存储器	256
9.3 只读存储器	258
9.3.1 掩模只读存储器	258
9.3.2 可编程只读存储器	259
9.3.3 可擦除的可编程只读存储器	260
9.3.4 电擦除可编程只读存储器	263
9.3.5 快闪存储器	264
9.4 用存储器实现组合逻辑函数	265
9.4.1 查表法实现组合逻辑电路	266
9.4.2 ROM 点阵图表示法及点阵图构造方法	268
小结	271
习题	272
第 10 章 可编程逻辑器件	275
10.1 概述	275
10.2 PLD 的发展进程和分类方法	276
10.2.1 PLD 的发展进程	276
10.2.2 PLD 的分类方法	277
10.3 PLD 电路的表示方法和基本结构	279
10.3.1 PLD 电路的表示方法	279
10.3.2 PLD 电路中的与或阵列	280
10.4 通用阵列逻辑 GAL	283
10.4.1 GAL 的电路结构	283
10.4.2 GAL16V8 的逻辑宏单元 OLMC	285
10.5 复杂可编程逻辑器件	290
10.5.1 MAX7000 系列器件的基本结构	291
10.5.2 MAX7000 系列器件的逻辑宏单元结构	292
10.5.3 MAX7000 系列器件的 I/O 控制模块	296
10.5.4 MAX7000 系列器件的 PIA	296
10.6 现场可编程门阵列	297
10.6.1 FPGA 的基本工作原理	297
10.6.2 FLEX10K 系列器件的基本结构	299
小结	306

习题	307
第 11 章 数字系统与 EDA 设计	308
11.1 概述	308
11.2 EDA 的工程设计流程	309
11.2.1 设计输入	310
11.2.2 逻辑综合和优化	311
11.2.3 布线适配	311
11.2.4 功能仿真与时序仿真	312
11.2.5 编程下载和硬件测试	312
11.3 Quartus II 集成开发平台简介	312
11.3.1 设计输入	313
11.3.2 设计项目的编译	319
11.3.3 设计项目的仿真	323
小结	328
习题	329
附录A 集成电路主要性能参数	331
附录B 半导体集成电路型号命名方法	336
汉英名词术语对照表	338
参考文献	343

第 1 章 数字逻辑基础

本章主要介绍数字逻辑的研究对象。通过对数字信号的分析，引出数字系统的特点及分析、分类方法，然后从数制及其转换、编码等知识点出发讲述各种进制的数，带符号二进制数的原码、反码和补码的表示与运算，最后介绍几种常用的 BCD 码、格雷码和字符的编码。

1.1 概 述

数字逻辑是用于对逻辑问题或逻辑关系进行表达、分析和综合的数学工具，它以逻辑代数（也称布尔代数）的子集为基本研究对象实现关于码的逻辑运算，对数字系统进行逻辑分析和设计。正确理解并熟练掌握它们是建立对数字系统简洁、直观的认识和分析、设计的有效方法，同时也是锻炼自己抽象思维能力和分析问题、解决问题能力的基础。常用的另一类运算是算术运算，它的运算对象是数据，在机器中广泛采用二进制数。在现实世界中，人们用各种信号来进行信息的表达和交流。根据信号自身特性的不同，通常把信号分为数字信号和模拟信号两大类。

1.1.1 数字信号和模拟信号

所谓数字信号，就是指那些在时间上离散（即不连续）且在数值上也离散（即不连续）的信号，如自动生产线上的一件件产品，仅在某些特定的时刻以某一最小单位的整数倍通过计数处。工作在数字信号下的电子电路称为数字逻辑电路，简称数字电路。

而模拟信号泛指那些在时间及数值上连续的一类信号，如常见的温度随时间变化的曲线等，因为在任何时刻温度都不可能突然跳变，所以温度信号在时间及数值上都是连续的。工作在模拟信号下的电子电路称为模拟电路。

1.1.2 数字系统

能完成相对独立的某些功能的数字逻辑电路叫做数字系统。由其不同的特性，可以有不同的分类方法：根据数字系统中信号类型的不同，可分为单纯型数字系统和复合（综合）型数字系统。在单纯型数字系统中，所有器件及系统的输入、输出都是数字信号；而在复合型数字系统中，既有模拟信号又有数字信号。根据数字系统中单元电路的组成不同，通常又可以将数字系统分为由小规模集成电路 SSI（Small Scale Integration）、由中规模集成电路 MSI（Medium Scale Integration）及由大规模集成电路 LSI（Large Scale Integration）组成。随着集成电路技术的飞速发展，新器件的种类不断增加，功能不断增强，集成度不断提高，器件、单元电路、数字系统间的界限越来越模糊，特别是可编程器件 PAL、GAL 及 EPLD、FPGA 的推出，进一步使数字系统的可重用性提高，可编程性增强，而应用设计过程却趋于简化，开发周期缩短。产品的性

能、可靠性得到大大提高，体积及能耗减小，这一切正是技术进步的动力所在。

1.1.3 数字电路的类型及研究方法

数字电路经历了最初的由半导体二极管、三极管、电阻等构成的分离元件时代，现已进入了数字集成电路时代。

从逻辑功能的特点上可将数字集成电路分为通用型、专用型和可编程逻辑器件。第3~6章将介绍的中、小规模数字集成电路（如74系列及其改进系列、CC4000系列、74HC系列等）都属于通用型数字集成电路。它们的逻辑功能都比较简单，而且是固定不变的。由于其逻辑功能在组成复杂数字系统时经常要用到，因此这些器件有很强的通用性，所以生产批量大、可靠性高、价格低。

为某种专门用途而设计的集成电路叫做专用集成电路，即所谓的ASIC（Application Specific Integrated Circuit），这类产品一般生产批量小、价格较高。

可编程逻辑器件PLD（Programmable Logic Device）在功能的通用性和专用性两方面提供了一条比较理想的解决途径。虽然PLD器件是作为通用器件生产的，但它的功能可由用户通过对器件编程来设定，实现了通用性和专用性的统一。

从数字电路输入端信号和输出端信号之间的关系上可将数字逻辑电路分为组合逻辑电路、时序逻辑电路。

在组合逻辑电路中，任何时刻的输出信号仅由当时的输入信号决定，而和电路的其他状态无关。很显然，这是比较简单的一类数字逻辑电路。

对于时序逻辑电路，一般情况下，任何时刻的输出不仅与当时的输入有关，还和电路的历史状态有关，即和电路以前的输出有关。在特殊情况下，甚至可以没有输入信号。

对数字逻辑电路的研究分为两个方面，其一是对已有的数字逻辑电路进行分析，以确定它所实现的具体逻辑功能，以及它的工作性状和特性，这叫做逻辑电路的分析；其二是按要求设计出能实现特定功能的数字逻辑电路，这项工作是逻辑电路的设计（详见第4、6章有关内容）。

1.2 数制及其转换

在数字设备及计算机中存在两种不同类型的运算：算术运算和逻辑运算。算术运算的对象是数据，很显然数据可用来区别事物在数量上的不同并且是可以比较大小的，即数有两个属性：不同的数不仅表示数量的不同大小，而且还能用来表示不同的事物。另一方面，同一个数也可以用不同的方式来表示。

1.2.1 数制

当用数字量来表示物理量的大小时，往往仅用一位数码是不够的，因此经常需要用进位记数的方法组成多位数码使用。所谓数制，是指多位数中每一位的构成方法以及从低位向高位的进位规则。

把数的各位可选取的不同数码的个数称为记数的基数，而每一位数码所表示的值的

大小称为该位的权，该位的权对这个多位数的值产生的贡献是由该位的系数来确定的。某位的系数不为0，则该位的权对这个多位数的值产生贡献，反之则无。

在数字系统中，数可以分为无符号数和有符号数（或称带符号数）；所有的数都可以用各种不同的进制来表示，常用的有二进制数、八进制数、十六进制数和十进制数。

1.2.2 无符号数的表示及转换

所谓无符号数是指该数的各位数码都用来表示数值，而没有正、负等概念的数。无符号数是常用的一种数，一般地说，没有特别指明的数都看成无符号数。

无符号数可以用不同的进制来表示，其表示方法及相互之间的转换如下所示。

1. 十进制数

十进制数是人们非常熟悉的数，它的每一位数码由0~9这10个不同的数码之一来表示，低位和相邻高位之间的进位关系为“逢十进一”，十进制数可用下标10或D来表示，也可忽略不写，默认为十进制数。任意一个十进制数可展开为

$$D = \sum k_i \times 10^i \quad (1.1)$$

并可由此式写出任意一个十进制数的展开形式，例如

$$123.68 = 1 \times 10^2 + 2 \times 10^1 + 3 \times 10^0 + 6 \times 10^{-1} + 8 \times 10^{-2}$$

十进制数的基数为10， k_i 为第*i*位的系数，可以取0~9这10个不同数码之一，第*i*位的权为 10^i 。

2. 二进制数

目前在数字逻辑电路中应用最广的是二进制数。在二进制数中，每一位仅有0和1两个可能的数码，所以记数的基数为2。低位和相邻高位间的进位关系是“逢二进一”，故称为二进制数。二进制数用下标2或者B(Binary)表示。例如

$$(1001.1)_2 = 1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} = (9.5)_{10}$$

一般地，任意一个二进制数D都可以展开为

$$D = \sum k_i \times 2^i \quad (1.2)$$

其中， k_i 是第*i*位的系数，它可以是0、1中的任何一个。 2^i 为第*i*位的权，2为基数。

若整数部分的位数是*m*，小数部分的位数是*n*，则*i*包括从*m*-1到0的所有正整数和从-1到-n的所有负整数。

若以*P*取代式(1.2)中的2，即可得到任意进制(*P*进制)数展开式的一般形式

$$D = \sum k_i \times P^i \quad (1.3)$$

式中，*i*的取值与式(1.2)的规定相同。*P*称为记数的基数， k_i 为第*i*位的系数， P^i 为第*i*位的权。

3. 八进制数

八进制数的每一位可以取0、1、2、3、4、5、6、7这8个数中的一个，低位和相邻高位间的进位关系为“逢八进一”，八进制数可用下标8或O表示。因此，任意一个

八进制数可展开为

$$D = \sum k_i \times 8^i \quad (1.4)$$

并可由此式计算出它所表示的十进制数值。例如

$$(367.2)_8 = 3 \times 8^2 + 6 \times 8^1 + 7 \times 8^0 + 2 \times 8^{-1} = (247.25)_{10}$$

八进制数的基数为 8, 第 i 位的系数取 0~7 这 8 个数中的某一个, 第 i 位的权为 8^i 。

4. 十六进制数

十六进制数的每一位可以用 0~9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15) 这 16 个数码之一来表示, 低位和相邻高位之间的进位关系为“逢十六进一”, 十六进制数可用下标 16 或 H 表示。任意一个十六进制数可展开为

$$D = \sum k_i \times 16^i \quad (1.5)$$

并可以由此式计算出它所表示的十进制数值。例如

$$\begin{aligned} (6A8F.3C)_{16} &= 6 \times 16^3 + 10 \times 16^2 + 8 \times 16^1 + 15 \times 16^0 + 3 \times 16^{-1} + 12 \times 16^{-2} \\ &= (27279.234375)_{10} \end{aligned}$$

十六进制数的基数为 16, 第 i 位的系数取 0~9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15) 这 16 个数码之一, 第 i 位的权为 16^i 。请注意, 当十六进制数的最高位数码为 A、B、C、D、E、F 之一时, 需在其前面添 0, 以表示这是数而不是字符。

1.2.3 数制间的转换

所谓数制间的转换, 是指用不同进制的数来表示同一个数的等值转换, 即同一个数据的不同进制表示形式。显然, 由二进制数、八进制数、十六进制数到十进制数的转换, 只需要按权展开即可, 如前所述, 在此不再赘述。

1. 十→二转换

所谓十→二转换, 就是将十进制数转换为等值的二进制数。可分别对整数及小数部分进行转换。

先看看整数部分的转换。

设十进制整数为 $(D)_{10}$, 等值的二进制数为 $(b_n b_{n-1} \cdots b_0)_2$, 则依式 (1.2) 有

$$\begin{aligned} (D)_{10} &= b_{m-1} \times 2^{m-1} + b_{m-2} \times 2^{m-2} + \cdots + b_1 \times 2^1 + b_0 \times 2^0 \\ &= 2 \times (b_{m-1} \times 2^{m-2} + b_{m-2} \times 2^{m-3} + \cdots + b_1) + b_0 \end{aligned} \quad (1.6)$$

式 (1.6) 表明, 若将 $(D)_{10}$ 除以 2, 则得到的商为 $(b_{m-1} \times 2^{m-2} + b_{m-2} \times 2^{m-3} + \cdots + b_1)$, 余数为 b_0 。

同理, 将式 (1.6) 中的商再除以 2 得到的商可写成

$$\begin{aligned} &b_{m-1} \times 2^{m-2} + b_{m-2} \times 2^{m-3} + \cdots + b_1 \\ &= 2 \times (b_{m-1} \times 2^{m-3} + b_{m-2} \times 2^{m-4} + \cdots + b_2) + b_1 \end{aligned} \quad (1.7)$$

由式 (1.7) 可见, 若将 $(D)_{10}$ 除以 2 所得的商再次除以 2, 则所得余数即 b_1 。

依此类推, 反复将每次得到的商再次除以 2, 就可求得二进制数的每一位了。

例如, 将 $(36)_{10}$ 转换为二进制数可按如下步骤进行。

2	36 余数 0 = b_0 LSB
2	18 余数 0 = b_1
2	9 余数 1 = b_2
2	4 余数 0 = b_3
2	2 余数 0 = b_4
2	1 余数 1 = b_5 MSB
	0	

故 $(36)_{10} = (100100)_2$ 。

可见，将十进制的整数转换为二进制数的方法为除 2 取余，直到商 0 时为止，再将余数按最后得到的余数作为二进制数的最高有效位 (MSB)，最先得到的余数作为二进制数的最低有效位 (LSB) 的顺序依次列出。

再看小数部分的转换。

设 $(D)_{10}$ 为十进制纯小数，其对应的二进制小数为 $(0.b_{-1}b_{-2}\dots b_{-n})_2$ ，则由式 (1.2) 可得

$$(D)_{10} = b_{-1} \times 2^{-1} + b_{-2} \times 2^{-2} + \dots + b_{-n} \times 2^{-n}$$

将上式两边同时乘以 2 得

$$2 \times (D)_{10} = b_{-1} + (b_{-2} \times 2^{-1} + \dots + b_{-n} \times 2^{-n+1}) \quad (1.8)$$

可见，将纯小数 $(D)_{10}$ 乘以 2 后，得到的整数部分即 b_{-1} 。

同理，将乘积的小数部分再乘以 2 又得到

$$\begin{aligned} & 2 \times (b_{-2} \times 2^{-1} + \dots + b_{-n} \times 2^{-n+1}) \\ & = b_{-2} + (b_{-3} \times 2^{-1} + \dots + b_{-n} \times 2^{-n+2}) \end{aligned} \quad (1.9)$$

乘积的整数部分即 b_{-2} 。

依此类推，将每次乘 2 后所得乘积的小数部分再乘以 2，可求出二进制小数的每一位。

例如，将 $(0.625)_{10}$ 转换为二进制数可按如下步骤进行。

0.625	
× 2	
1.250 整数部分 = 1 = b_{-1}
0.250	
× 2	
0.500 整数部分 = 0 = b_{-2}
0.500	
× 2	
1.000 整数部分 = 1 = b_{-3}

故 $(0.625)_{10} = (0.101)_2$ 。

可见，十进制纯小数转换为二进制小数的方法为乘 2 取整法。

注意, 在这个过程中有时小数的尾数会出现循环小数, 此时可按精度要求取够若干位小数。

2. 二 \rightarrow 八转换

将二进制数转换为等值的八进制数称为二 \rightarrow 八转换。

若将 3 位二进制数作为一个整体看, 它共有 8 个不同的数符, 且其进位关系又是逢八进一, 所以只要将二进制数的整数部分及小数部分分别向左和右每 3 位分成一组, 不够 3 位时, 可在整数部分的最左边或小数部分的最右边添 0, 并代之以等值的八进制数即可。

例如, 将 $(11110111.01101)_2$ 转换为八进制数得

$$\begin{array}{cccccc} (011' & 110' & 111. & 011' & 010)_2 \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow \\ = (3 & 6 & 7 & 3 & 2)_8 \end{array}$$

3. 八 \rightarrow 二转换

八 \rightarrow 二转换是指将八进制数转换为等值的二进制数。此时只需将每一位八进制数转换为等值的 3 位二进制数即可。

例如, 把 $(635.41)_8$ 转换为二进制数得

$$\begin{array}{cccccc} (6 & 3 & 5. & 4 & 1)_8 \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow \\ = (110 & 011 & 101. & 100 & 001)_2 \end{array}$$

4. 二 \rightarrow 十六转换

由于 4 位二进制数共可表示 16 个不同的数码, 将 4 位二进制数看成一组, 其低位与相邻高位间的进位关系是逢十六进一, 故只要将二进制数的整数部分及小数部分分别向左及右每 4 位分成一组, 整数部分的最左边、小数部分的最右边可添 0 以便构成一组, 并将每组代之以相应的十六进制数即可。

例如, 将 $(110011100.011100011)_2$ 转换为十六进制数得

$$\begin{array}{cccccc} (0001' & 1001' & 1100. & 0111' & 0001' & 1000)_2 \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow & \downarrow \\ = (1 & 9 & C. & 7 & 1 & 8)_{16} \end{array}$$

5. 十六 \rightarrow 二转换

十六 \rightarrow 二转换是指将十六进制数转换为等值的二进制数。只需将十六进制数的每一位用 4 位等值的二进制数替换即可。

例如, 将 $(0A38.68)_{16}$ 转换为二进制数得

$$\begin{array}{cccccc} (0A & 3 & 8. & 6 & 8)_{16} \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow \\ = (1010 & 0011 & 1000. & 0110 & 1000)_2 \end{array}$$