

周明德 编著

64位 微处理器

AMD x86-64
Intel Itanium

系统编程

清华大学出版社



64位 微处理器

AMD x86-64
Intel Itanium

系统编程

周明德 编著

清华大学出版社
北京

内 容 简 介

本书以与 32 位 x86 体系结构兼容为目标,以 AMD 公司的 x86-64 体系结构的 64 位微处理器为重点,介绍 64 位微处理器的原理、结构、功能和系统编程。

重点介绍 64 位微处理器与 32 位微处理器的区别及其扩展,介绍了系统编程环境、虚拟存储器的结构与使用、中断与异常、软件调试与性能改进。

本书可作为《微型计算机系统原理及应用》(第四版)、《64 位微处理器应用编程》的后续学习用书。

本书可以作为利用 64 位微处理器进行系统编程和应用编程的相关读者的自学和培训教材。

版权所有,翻印必究。举报电话: 010-62782989 13501256678 13801310933

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

本书防伪标签采用特殊防伪技术,用户可通过在图案表面涂抹清水,图案消失,水干后图案复现;或将表面膜揭下,放在白纸上用彩笔涂抹,图案在白纸上再现的方法识别真伪。

图书在版编目(CIP)数据

64 位微处理器系统编程/周明德编著. —北京:清华大学出版社,2006. 6

ISBN 7-302-12642-9

I. 6… II. 周… III. 微处理器—程序设计 IV. TP332

中国版本图书馆 CIP 数据核字(2006)第 017807 号

出 版 者: 清华大学出版社

地 址: 北京清华大学学研大厦

<http://www.tup.com.cn>

邮 编: 100084

社 总 机: 010-62770175

客户服务: 010-62776969

组稿编辑: 张瑞庆

文稿编辑: 李玮琪

印 装 者: 北京鑫海金澳胶印有限公司

发 行 者: 新华书店总店北京发行所

开 本: 185×260 印张: 21.5 字数: 503 千字

版 次: 2006 年 6 月第 1 版 2006 年 6 月第 1 次印刷

书 号: ISBN 7-302-12642-9/TP·8079

印 数: 1~5000

定 价: 28.00 元

微处理器自 20 世纪 70 年代诞生以来,经历了从 4 位、8 位、16 位的飞速发展。1985 年出现了 32 位微处理器。目前微型计算机已得到空前的巨大发展,其应用已深入至政治、经济、科技、社会生活和人们日常生活中的各种领域,使人们真正进入了数字化时代。

在 20 世纪 80 年代初,IBM 公司推出的 IBM PC,其处理器是 8 位和 16 位,已经得到了广泛的应用。微型计算机的年产量很快达到了在当时是不可思议的十万台、百万台,甚至千万台。当微处理器发展为 32 位时,其功能已经十分强大,32 位的字长,几百兆、几千兆赫兹的主频,高达 4GB 的内存,几乎已经能满足各领域对计算机的要求。微型计算机的应用更是有了飞速的发展。

微型计算机的广泛应用,促进了网络时代、数字技术时代的到来。企业的信息量不断增加,每年增长 1~6 倍,这使得企业对数据存储的需求急剧增长。调查结果显示全球存储设备的数量每年约增长 1~10 倍。美国加州大学伯克利分校信息管理学院的一项研究分析报告称:“全球今后 3 年内生成的数据将会多于过去 4 万年中产生的数据”。

数据已成为最宝贵的财富,数据是信息的符号,数据的价值取决于信息的价值。由于越来越多的有价值的关键信息已转变为数据,数据的价值也就越来越高。对于很多行业甚至个人而言,保存在存储系统中的数据是最为宝贵的财富。在很多情况下,数据要比计算机系统设备本身的价值高得多,尤其对金融、电信、商业、社保和军事等部门来说更是如此。对企业来说,设备坏了可以花钱再买,而数据丢失了损失将是无法估量的,甚至是毁灭性的。因此,信息存储系统的可靠性和可用性、数据备份和灾难恢复能力往往是企业用户首先要考虑的问题。为防止地震、火灾和战争等重大事件对数据的毁坏,关键数据还要考虑异地备份和容载问题。

微处理器是现代计算机系统的核心和引擎,它不仅提供了计算机系统所需的处理能力,而且能够管理缓存、内存和互联子系统,支持整个系统实现多处理器并行计算。

海量的信息、信息的存储、处理和交换,都需要微处理器有更强大的能力,处理器从32位向64位过渡已经是历史的必然,微处理器的发展已经进入了64位时代。

64位微处理器有更宽的字长,可以进行更大规模和更精确的数据处理。更重要的是64位处理器具有64位寻址能力,它可以寻址 $4\text{GB} \times 4\text{GB}$ 个内存单元。这是目前的信息处理技术仍无法想像的巨大空间,这可能导致文件系统、数据库和多媒体技术的巨大变迁。我们必须为64位微处理器时代的来临做好技术准备。

64位RISC处理器已推出多年,但最重要的是与32位x86体系结构兼容的64位微处理器的推出和应用。我国最近与AMD公司达成了微处理器芯片的核心技术——x86技术的技术转让协议。相信以x86技术为基础的64位微处理器将会在我国得到迅速发展。本书以AMD公司的x86-64体系结构为重点介绍64位微处理器的原理、结构和系统编程,适用于所有想在64位微处理器上进行系统编程和应用编程的读者。

本书可作为清华大学出版社出版的《微机系统原理和应用》(第四版)和《64位微处理器应用编程》的后续学习用书。

周明德
2005年12月

读者意见反馈

亲爱的读者：

感谢您一直以来对清华版计算机教材的支持和爱护。为了今后为您提供更优秀的教材，请您抽出宝贵的时间来填写下面的意见反馈表，以便我们更好地对本教材做进一步改进。同时如果您在使用本教材的过程中遇到了什么问题，或者有什么好的建议，也请您来信告诉我们。

地址：北京市海淀区双清路学研大厦 A 座 602（100084）信息分社营销室收

电话：010-62770175-4608/4409 邮购电话：010-62786544

电子邮件：jsjjc@tup.tsinghua.edu.cn

教材名称：64 位微处理器系统编程

ISBN：7-302-12642-9/TP • 8079

个人资料

姓名：_____ 年龄：_____ 所在院校/专业：_____

文化程度：_____ 通信地址：_____

联系电话：_____ 电子信箱：_____

您使用本书是作为：□指定教材 □选用教材 □辅导教材 □自学教材

您对本书封面设计的满意度：

□很满意 □满意 □一般 □不满意 改进建议_____

您对本书印刷质量的满意度：

□很满意 □满意 □一般 □不满意 改进建议_____

您对本书的总体满意度：

从语言质量角度看 □很满意 □满意 □一般 □不满意

从科技含量角度看 □很满意 □满意 □一般 □不满意

本书最令您满意的是：

□指导明确 □内容充实 □讲解详尽 □实例丰富

您认为本书在哪些地方应进行修改？（可附页）

您希望本书在哪些方面进行改进？（可附页）

电子教案支持

敬爱的教师：

为了配合本课程的教学需要，本教材配有配套的电子教案（素材），有需求的教师可以与我们联系，我们将向使用本教材进行教学的教师免费赠送电子教案（素材），希望有助于教学活动的开展。相关信息请拨打电话 010-62776969 或发送电子邮件至 jsjjc@tup.tsinghua.edu.cn 咨询，也可以到清华大学出版社主页（<http://www.tup.com.cn> 或 <http://www.tup.tsinghua.edu.cn>）上查询。

目 录

64位微处理器系统编程

第 1 篇 AMD x86-64 系统编程	1
第 1 章 AMD x86-64 系统编程概要	2
1.1 内存模型	2
1.1.1 内存寻址.....	2
1.1.2 存储器组织.....	4
1.1.3 规范地址形式.....	4
1.2 存储管理	5
1.2.1 段.....	5
1.2.2 分页.....	5
1.2.3 混合分段和分页.....	6
1.2.4 实寻址.....	7
1.3 操作模式	8
1.3.1 长模式.....	8
1.3.2 传统模式	10
1.3.3 系统管理模式	11
1.4 系统寄存器.....	11
1.5 系统数据结构.....	13
1.6 中断.....	14
1.7 附加的系统编程特性.....	15
1.7.1 硬件多任务	15
1.7.2 机器检查	16
1.7.3 软件调试	16
1.7.4 性能监视	16

第 2 章 x86 和 x86-64 体系结构的区别	17
2.1 操作模式	17
2.1.1 长模式	17
2.1.2 传统模式	17
2.1.3 系统管理模式	18
2.2 存储器模型	18
2.2.1 存储器寻址	18
2.2.2 页转换	18
2.2.3 分段	19
2.3 保护检查	21
2.4 寄存器	21
2.4.1 通用寄存器	21
2.4.2 128 位多媒体寄存器	21
2.4.3 标志寄存器	21
2.4.4 指令指针	21
2.4.5 堆栈指针	22
2.4.6 控制寄存器	22
2.4.7 调试寄存器	22
2.4.8 扩展的特征寄存器(EFER)	22
2.4.9 存储类型范围寄存器(MTRR)	22
2.4.10 其他模型特定的寄存器(MSR)	22
2.5 指令系统	23
2.5.1 REX 前缀	23
2.5.2 在 64 位模式中段超越前缀	23
2.5.3 操作数和结果	23
2.5.4 地址计算	23
2.5.5 引用 RSP 的指令	24
2.5.6 分支	25
2.5.7 NOP 指令	26
2.5.8 单字节 INC 和 DEC 指令	27
2.5.9 MOVSXD 指令	27
2.5.10 无效指令	27
2.5.11 FXSAVE 和 FXRSTOR 指令	28
2.6 中断和异常	28
2.6.1 中断描述符表	29
2.6.2 推入的堆栈帧	29
2.6.3 堆栈切换	29

2.6.4 IRET 指令	29
2.6.5 任务特权寄存器(CR8)	30
2.6.6 新异常条件	30
2.7 硬件任务切换.....	30
2.8 长模式与传统模式的区别.....	30
第 3 章 系统资源	32
3.1 系统控制寄存器.....	32
3.1.1 CR0 寄存器	33
3.1.2 CR2 和 CR3 寄存器.....	35
3.1.3 CR4 寄存器	36
3.1.4 CR1 和 CR5~CR7 寄存器	39
3.1.5 64 位模式扩展的控制寄存器	39
3.1.6 CR8(任务特权寄存器, TPR)	39
3.1.7 RFLAGS 寄存器	39
3.1.8 扩展的特征启用寄存器(EFER)	42
3.2 模型特定的寄存器.....	43
3.2.1 系统配置寄存器	44
3.2.2 系统链接寄存器	45
3.2.3 内存类型寄存器	45
3.2.4 调试扩展寄存器	46
3.2.5 性能监视寄存器	46
3.2.6 机器检查寄存器	47
3.3 处理器的特征标识.....	47
第 4 章 分段虚拟存储器	49
4.1 实模式分段.....	49
4.2 虚拟 8086 模式段	50
4.3 保护模式分段内存模式.....	50
4.3.1 多段模型	50
4.3.2 平面内存模型	50
4.3.3 64 位模式中的段	51
4.4 段数据结构和寄存器.....	51
4.5 段选择子和寄存器.....	52
4.5.1 段选择子	52
4.5.2 段寄存器	53
4.5.3 64 位模式下的段寄存器	54
4.6 描述符表.....	55

4.6.1 全局描述符表	55
4.6.2 全局描述符表寄存器	55
4.6.3 局部描述符表	56
4.6.4 局部描述符表寄存器	57
4.6.5 中断描述符表	58
4.6.6 中断描述符表寄存器	59
4.7 传统段描述符	59
4.7.1 描述符格式	59
4.7.2 码段描述符	61
4.7.3 数据段描述符	62
4.7.4 系统描述符	64
4.7.5 门描述符	65
4.8 长模式段描述符	66
4.8.1 码段描述符	66
4.8.2 数据段描述符	67
4.8.3 系统段描述符	68
4.8.4 门描述符	69
4.8.5 长模式描述符小结	71
4.9 段保护概要	72
4.9.1 特权级概念	73
4.9.2 特权级类型	73
4.10 数据访问特权检查	74
4.10.1 访问数据段	74
4.10.2 访问堆栈段	75
4.11 控制传送特权检查	76
4.11.1 直接控制传送	76
4.11.2 控制传送通过调用门	78
4.11.3 返回控制传送	83
4.12 界限检查	84
4.13 类型检查	85
4.13.1 在传统和兼容模式的类型检查	85
4.13.2 长模式类型检查的区别	86
第 5 章 页转换和保护	88
5.1 页转换概要	88
5.1.1 页转换选项	90
5.1.2 页转换启用(PG)位	90
5.1.3 物理地址扩展(PAE)位	90

5.1.4 页尺寸扩展(PSE)位	90
5.1.5 页目录	91
5.2 传统模式转换	91
5.2.1 CR3 寄存器	92
5.2.2 正常(非 PAE)分页	92
5.2.3 PAE 分页	94
5.3 长模式页转换	97
5.3.1 规范的地址形式	97
5.3.2 CR3	97
5.3.3 4KB 页转换	98
5.3.4 2MB 页转换	99
5.4 页转换表项字段	101
5.5 转换查找缓冲器(TLB)	104
5.5.1 全局页	104
5.5.2 TLB 管理	105
5.6 页保护检查	105
5.6.1 非执行(NX)位	105
5.6.2 用户/管理员(U/S)位	106
5.6.3 读/写(R/W)位	106
5.6.4 写保护(CR0.WP)位	106
5.7 跨越分页层次保护	106
5.8 段保护的作用	108
第 6 章 系统管理指令	109
6.1 快速系统调用和返回指令	111
6.1.1 SYSCALL 和 SYSRET	111
6.1.2 SYSENTER 和 SYSEXIT(只在传统模式)	112
6.1.3 SWAPGS 指令	113
6.2 系统状态和控制	113
6.2.1 处理器特征标识符(CPUID)	114
6.2.2 访问控制寄存器	114
6.2.3 访问 RFLAGS 寄存器	114
6.2.4 访问调试寄存器	114
6.2.5 访问模型特定的寄存器	115
6.3 段寄存器和描述符寄存器访问	115
6.3.1 访问段寄存器	115
6.3.2 访问描述符表寄存器	115
6.4 保护检查	116

6.4.1 检查访问权力	116
6.4.2 检查段界限	116
6.4.3 检查读/写权力	116
6.4.4 调整访问权力	116
6.5 处理器暂停	117
6.6 缓存和 TLB 管理	117
6.6.1 缓存管理	117
6.6.2 TLB 无效	117
第 7 章 内存系统	118
7.1 内存访问顺序	120
7.1.1 读顺序	120
7.1.2 写顺序	120
7.1.3 读写栅栏	121
7.2 内存一致性和协议	121
7.3 内存类型	124
7.4 缓冲和组合内存写	125
7.4.1 写缓冲	125
7.4.2 写组合	126
7.5 内存检查	127
7.5.1 缓存组织和操作	127
7.5.2 缓存控制机制	128
7.5.3 缓存和内存管理指令	130
7.5.4 串行化指令	131
7.6 内存类型范围寄存器	132
7.6.1 MTRR 类型字段	132
7.6.2 MTRR	133
7.6.3 使用 MTRR	138
7.6.4 MTRR 和页缓存控制	138
7.6.5 多处理器环境中的 MTRR	140
7.7 页属性表机制	140
7.7.1 PAT 寄存器	140
7.7.2 PAT 索引	141
7.7.3 标识 PAT 支持	142
7.7.4 PAT 访问	142
7.7.5 MTRR 和 PAT 的组合影响	142
7.8 内存映射的 I/O	143
7.8.1 扩展的固定范围 MTRR 类型字段编码	143

7.8.2 IORR	145
7.8.3 IORR 的重叠	146
7.8.4 内存的顶	146
第8章 异常和中断.....	148
8.1 概要	148
8.2 通用特性	148
8.3 向量	150
8.3.1 # DE(被零除差错异常-向量 0)	152
8.3.2 # DB(调试异步异常-向量 1)	153
8.3.3 NMI(非屏蔽中断异常-向量 2)	154
8.3.4 # BP(断点异常-向量 3)	154
8.3.5 # OF(溢出异常-向量 4)	154
8.3.6 # BR(边界异常-向量 5)	155
8.3.7 # UD(无效操作码异常-向量 6)	155
8.3.8 # NM(设备不可用异常-向量 7)	156
8.3.9 # DF(双故障异常-向量 8)	156
8.3.10 Coprocessor-Segment-Overrun(协处理器段超越 异常-向量 9)	157
8.3.11 # TS(无效 TSS 异常-向量 10)	157
8.3.12 # NP(段不存在异常-向量 11)	158
8.3.13 # SS(堆栈异常-向量 12)	159
8.3.14 # GP(通用保护异常-向量 13)	159
8.3.15 # PF(页故障异常-向量 14)	161
8.3.16 # MF(x87 浮点异常挂起-向量 16)	161
8.3.17 # AC(对齐检查异常-向量 17)	162
8.3.18 # MC(机器检查异常-向量 18)	163
8.3.19 # XF(SIMD 浮点异常-向量 19)	163
8.3.20 用户定义的中断(向量 32~255)	164
8.4 任务切换期间的异常	165
8.5 差错码	165
8.5.1 选择子差错码.....	165
8.5.2 页故障差错码.....	166
8.6 优先权	166
8.6.1 浮点异常优先权.....	167
8.6.2 外部的中断优先权.....	168
8.7 实模式下的中断控制传送	169
8.8 传统保护模式下的中断控制传送	170

8.8.1 定位中断处理程序	171
8.8.2 中断至相同特权级	171
8.8.3 中断至更高特权级	172
8.8.4 特权检查	173
8.8.5 从中断过程返回	175
8.9 虚拟 8086 模式中断控制传送	175
8.9.1 保护模式处理程序控制传送	176
8.9.2 虚拟 8086 处理程序控制传送	177
8.10 长模式下的中断控制传送	177
8.10.1 中断门和陷阱门	178
8.10.2 定位中断处理程序	178
8.10.3 中断堆栈	179
8.10.4 中断堆栈表	180
8.10.5 从中断过程返回	181
8.11 虚拟中断	182
8.11.1 虚拟 8086 模式扩展	182
8.11.2 保护模式虚拟中断	187
8.11.3 修改指令的影响	187
第 9 章 机器检查机制	189
9.1 确定机器检查机制	189
9.2 机器检查差错	189
9.3 机器检查 MSR	190
9.3.1 全局状态和控制寄存器	191
9.3.2 差错报告寄存器体	192
9.3.3 差错码	193
9.4 初始化机器检查机制	195
9.5 使用机器检查特征	196
9.5.1 处理机器检查异常	196
9.5.2 报告可改正的机器检查差错	197
第 10 章 系统管理模式	198
10.1 SMM 资源	198
10.1.1 SMRAM	199
10.1.2 SMBASE 寄存器	199
10.1.3 SMRAM 状态保存区	200
10.1.4 SMM 版本标识符	204
10.2 使用 SMM	204

10.2.1 系统管理中断(SMI)	204
10.2.2 SMM 操作环境	205
10.2.3 异常和中断.....	205
10.2.4 使缓存无效.....	206
10.2.5 保存附加的处理器状态.....	207
10.2.6 操作在保护模式和长模式.....	207
10.2.7 自动暂停重启动.....	207
10.2.8 I/O 指令重启动	208
10.3 离开 SMM	208
第 11 章 128 位、64 位和 x87 编程	210
11.1 系统软件考虑的概要.....	210
11.2 确定支持的媒体和 x87 特征	210
11.3 启用 128 位媒体指令	211
11.4 媒体和处理器状态.....	211
11.4.1 128 位媒体状态	212
11.4.2 64 位媒体状态	212
11.4.3 x87 状态	213
11.4.4 保存媒体和 x87 处理器状态	214
第 12 章 任务管理	223
12.1 硬件多任务概要.....	223
12.2 任务管理资源.....	224
12.2.1 TSS 选择子	225
12.2.2 TSS 描述符	225
12.2.3 任务寄存器.....	226
12.2.4 传统任务状态段.....	227
12.2.5 任务门描述符(只是传统模式).....	231
12.3 在传统模式的硬件任务管理.....	232
12.3.1 任务存储映像.....	232
12.3.2 任务切换.....	233
12.3.3 用任务门进行任务切换.....	234
12.3.4 嵌套任务.....	235
第 13 章 调试和性能资源	237
13.1 软件调试资源.....	237
13.2 断点.....	243
13.2.1 设置断点.....	243

13.2.2 使用断点.....	245
13.2.3 断点指令(INT3)	248
13.2.4 控制传送断点特征.....	248
13.3 性能优化.....	249
13.3.1 性能计数器.....	249
13.3.2 性能事件选择寄存器.....	250
13.3.3 使用性能计数器.....	251
第 14 章 处理器初始化和长模式激活	253
14.1 复位和初始化.....	253
14.1.1 内置自测试(BIST)	253
14.1.2 时钟倍频选择.....	254
14.1.3 处理器初始化状态.....	254
14.1.4 多处理器初始化.....	256
14.1.5 取第一条指令.....	256
14.2 硬件配置.....	256
14.2.1 处理器实现信息.....	256
14.2.2 启用内部缓存.....	257
14.2.3 初始化媒体和 x87 处理器状态	257
14.3 初始化实模式.....	259
14.4 初始化保护模式.....	259
14.5 初始化长模式.....	260
14.6 启用和激活长模式.....	260
14.6.1 激活长模式.....	261
14.6.2 一致性检查.....	262
14.6.3 更新系统描述符表引用.....	262
14.6.4 重定位页转换表.....	263
14.7 离开长模式	263
14.8 长模式初始化举例.....	263
第 2 篇 Intel Itanium 系统编程概要	267
第 1 章 Intel Itanium 系统环境	268
1.1 处理器引导顺序	268
1.2 Intel Itanium 系统环境概要	269
第 2 章 系统状态和编程模型	270
2.1 特权级	270

2.2 顺序化	270
2.2.1 指令顺序化.....	271
2.2.2 数据顺序化.....	271
2.2.3 正在处理的(in-flight)资源的定义	272
2.3 系统状态	272
2.3.1 系统状态概要.....	272
2.3.2 处理器状态寄存器(PSR)	273
2.3.3 控制寄存器.....	279
2.3.4 全局控制寄存器.....	281
2.3.5 中断控制寄存器.....	284
2.3.6 外部中断控制寄存器.....	289
2.3.7 分体的通用寄存器.....	289
第3章 基于 Itanium 操作系统与 IA-32 应用程序交互模型	291
3.1 指令集转换	291
3.2 系统寄存器模型	291
3.3 IA-32 系统段寄存器	293
3.3.1 IA-32 当前特权级	295
3.3.2 IA-32 系统 EFLAG 寄存器	295
3.3.3 IA-32 系统寄存器	298
3.4 对于 IA-32 码的寄存器上下文切换指南	302
3.4.1 进入 IA-32 过程.....	302
3.4.2 退出 IA-32 过程.....	302
3.5 IA-32 指令集行为小结	303
3.6 系统内存模型	309
3.6.1 虚拟存储器引用.....	310
3.6.2 IA-32 虚拟内存引用	310
3.6.3 IA-32 物理内存引用	311
3.6.4 超级用户访问.....	311
3.6.5 内存对齐.....	312
3.6.6 原子操作.....	312
3.7 I/O 端口空间模型	313
3.7.1 虚拟 I/O 端口寻址	314
3.7.2 物理 I/O 端口寻址	315
3.7.3 IA-32 IN/OUT 指令	316
3.7.4 由装入和存储指令对 I/O 端口访问	317
3.8 调试模型	317
3.8.1 数据断点寄存器匹配.....	318