



# 半导体集成电路国家标准汇编

1

中国标准出版社

# 半导体集成电路国家标准汇编(1)

中国标准出版社

1991

半导体集成电路国家标准汇编(1)

半导体集成电路标准汇编小组 编

\*  
中国标准出版社出版

(北京复外三里河)

中国标准出版社秦皇岛印刷厂印刷  
新华书店北京发行所发行 各地新华书店经售

版权专有 不得翻印

\*  
开本 880×1230 1/16 印张 55% 字数 1712 000

1991年12月第一版 1991年12月第一次印刷

\*  
ISBN7-5066-0427-2/TN·003

印数 1—4 000 定价 30.40 元

\*  
标目 176—08

## 出 版 说 明

半导体集成技术是发展电子计算机和其他电子系统的基础技术，这一技术受到我国科技界的极大重视，有关部门把发展集成电路列为重点项目，发展十分广泛而又迅速。十几年来我国集成电路技术已有了一定程度的发展，并已具备了一定的水平。我国标准化部门相继制订发布了大量的集成电路标准。为了便于广大科技人员查找使用标准，我们将近几年出版的集成电路的重要国家标准汇编成册，包括专业基础标准、数字集成电路（TTL 电路、HTL 电路、ECL 电路、CMOS 电路等）标准、模拟集成电路（运放、线放、电源、音响、电视、非线性集成电路）标准、混合集成电路、接口电路等标准 52 个。由于标准数量多，篇幅大，所以分两册出版，第 1 册包括专业基础标准、数字集成电路等标准 23 个；第 2 册包括模拟集成电路、混合集成电路、接口集成电路等标准 29 个。

编 者

1991 年 5 月

## 目 录


### 专业基础标准

GB 9178—88	集成电路术语	( 3 )
GB 3430—89	半导体集成电路型号命名方法	( 76 )
GB 5839—86	电子管和半导体器件额定值制	( 79 )
GB 3431.1—82	半导体集成电路文字符号 电参数文字符号	( 81 )
GB 3431.2—86	半导体集成电路文字符号 引出端功能符号	( 95 )
GB 4590—84	半导体集成电路机械和气候试验方法	( 101 )
GB 4719—84	半导体集成电路新产品定型鉴定的程序规则	( 150 )
GB 7092—86	半导体集成电路外形尺寸	( 161 )
GB 6649—86	半导体集成电路外壳总规范	( 194 )
GB 8976—88	膜集成电路和混合膜集成电路总规范	( 218 )

### 数字集成电路

GB 3439—82	半导体集成电路 TTL 电路测试方法的基本原理	( 243 )
GB 3433—82	半导体集成电路 HTL 电路系列和品种	( 277 )
GB 3440—82	半导体集成电路 HTL 电路测试方法的基本原理	( 308 )
GB 3434—86	半导体集成电路 ECL 电路系列和品种	( 324 )
GB 3441—82	半导体集成电路 ECL 电路测试方法的基本原理	( 432 )
GB 3435—87	半导体集成电路 CMOS 电路系列和品种 4 000 系列的品种	( 447 )
GB 3834—83	半导体集成电路 CMOS 电路测试方法的基本原理	( 576 )
GB 3437—82	半导体集成电路 MOS 存储器系列和品种	( 614 )
GB 3438—82	半导体集成电路双极型存储器系列和品种	( 674 )
GB 3443—82	半导体集成电路 MOS 随机存储器测试方法的基本原理	( 723 )
GB 3444—82	半导体集成电路双极型随机存储器测试方法的基本原理	( 754 )
GB 6647—86	半导体集成电路 4 位微机型电路系列和品种	( 787 )
GB 7504—87	半导体集成微型计算机电路系列和品种 2 900 系列的品种	( 834 )

# **专业基础标准**



## 集成电路术语

GB 9178-88

Terminology for integrated circuits

本标准规定了集成电路的生产制造、工程应用和贸易等中使用的基本术语。

本标准适用于与集成电路有关的生产、工程、科研、教学和贸易等。

### 1 基础术语

#### 1.1 通用术语

##### 1.1.1 微电子学

**microelectronics**

高度小型化电子线路的构成和应用的学科。

##### 1.1.2 微电路

**microcircuit**

具有高密度等效电路元件和(或)部件，并可作为独立件的微电子器件。

注：微电路可以是微型组件或集成（微）电路。

##### 1.1.3 集成电子学

**integrated electronics**

集成电路的设计、制造和使用的工艺和技术。

##### 1.1.4 集成电路

**integrated circuit**

将若干电路元件不可分割地联在一起，并且在电气上互连，以致就规范、试验、贸易和维修而言，被视为不可分割的一种电路。

注：本定义的电路元件没有包封或外部连接，并且不能作为独立产品规定或销售。

##### 1.1.5 集成微电路

**integrated microcircuit**

将若干电路元件不可分割地联在一起，并且在电气上互连，以致就规范、试验、贸易和维修而言，被视为不可分割的一种微电路。

注：① 见1.1.4中注。

② 在不会误解的情况下，术语“集成微电路”可简写为“集成电路”。

③ 为了说明制造具体集成电路所应用的技术，可进一步采用限定语。

例如：

——半导体单片集成电路；

——半导体多片集成电路；

——薄膜集成电路；

——厚膜集成电路；

——混合集成电路。

### 1.1.6 微型组件

**micro-assembly**

由各种独立制造，并能在组装和封装前进行测试的元件和（或）集成微电路组成的微电路。

注：① 本定义的元件有包封和外部连接，而且可作为独立产品来规定和销售。

② 为了说明制造具体微型组件所应用的技术，可进一步采用限定语。

例如：

——半导体多片微型组件；

——分立元器件微型组件。

### 1.1.7 半导体器件

**semiconductor device**

基本特性是由于载流子在半导体内流动的器件。

### 1.1.8 电路元件

**circuit element**

在集成电路中完成某种电学功能的无源或有源元件。

### 1.1.9 有源元件

**active element**

一种主要对电路提供整流、开关和放大功能的（电路）元件。

注：有源元件在电路中，也可以起到电阻和电容的作用，或者是将外部能量从一种形式转化为另一种形式。

例如：二极管、晶体管、半导体集成电路、光敏半导体器件和光发射半导体器件等。

### 1.1.10 无源元件

**passive element**

对电路功能起电阻、电容或电感，或是它们组合作用的元件。

注：例如电阻器、电容器、电感器等。

### 1.1.11 （半导体器件的）引出端

**terminal (of semiconductor device)**

规定的外部可用连接点。

### 1.1.12 空引出端

**blank terminal**

无内部连接，可用作外部连线的支撑而对器件功能无影响的引出端。倘若（通过外连线）

在此端施加电压，则不超过此电路的最高电源电压额定值。

注：① 缩写形式为NC（无内部连接）。

② 如果允许施加较高电压应注明。

### 1.1.13 非可用引出端

**non-useful terminal**

正常应用时不应使用，且其可有或可无内部连接的引出端。

注：缩写形式为NU。

#### 1.1.14 电极

**electrode**

半导体器件的规定区域与连引出端的内引线之间的提供电学联接的部分。

#### 1.1.15 功能框图

**functional-block diagram**

按功能表示复杂集成电路内部基本单元结构的图。

#### 1.1.16 封装外形图

**package outline drawing**

规定尺寸特征和机械互换性要求等有关特征的封装图形。

### 1.2 器件类型

#### 1.2.1 微电路模块

**microcircuit module**

为实现一种或多种电路功能而设计和制造的微型组件或微电路与分立元器件的组件。在规范特性试验、贸易和维修上，它是一个不可分割的整体。

注：为说明制造具体电路所应用的技术，可进一步采用限定语，这在混合集成电路情况下更为需要。

#### 1.2.2 半导体集成电路

**semiconductor integrated circuit**

在半导体内部和上面形成元件并互连的集成电路。

#### 1.2.3 单片集成电路

**monolithic integrated circuit**

全部元件制作在一块半导体芯片上的集成电路。

#### 1.2.4 多片集成电路

**multichip integrated circuit**

一个封装体内仅装有两个或多个半导体芯片的集成电路。

#### 1.2.5 膜集成电路

**film integrated circuit**

元件和互连均以膜形式在绝缘基片表面上形成的集成电路。

膜元件可以是有源或无源的。

#### 1.2.6 混合集成电路

**hybrid integrated circuit**

由半导体集成电路与膜集成电路的任意组合，或由任何这些电路同分立元件的任意组合形成的集成电路。

#### 1.2.7 双极型集成电路

**bipolar integrated circuit**

以双极型晶体管为基本有源元件构成的集成电路。

#### 1.2.8 金属-氧化物-半导体集成电路 (MOSIC)

**metal - oxide - semiconductor integrated circuit (MOSIC)**

以金属-氧化物-半导体场效应晶体管为基本有源元件构成的集成电路。

### 1.2.9 数字集成电路

**digital integrated circuit**

在输入端和输出端上用数字信号工作的集成电路。

注：① 在这个定义中，输入端和输出端不包括静态电源。

② 在一些数字电路中，例如某些类型的非稳态电路，不必有输入端。

③ 当不会误解时，“集成”可从术语中省略。

### 1.2.10 模拟集成电路

**analogue integrated circuit**

对表示连续物理量的电流或电压进行放大、转换、调制、传输、运算等的集成电路。它可分为线性集成电路和非线性集成电路。

注：见1.2.9注③。

### 1.2.11 接口集成电路

**interface integrated circuit**

以其输入端和输出端来连接电子系统中电信号互不相容的各个部分的集成电路。

注：① 输入和输出信号可以是下述形式中的任一种：

- a. 数字输入，模拟输出；
- b. 模拟输入，数字输出；
- c. 数字输入，数字输出；
- d. 模拟输入，模拟输出。

在第“c”种形式中输入数字信号电平和输出数字信号电平不同。

② 见1.2.9注③。

### 1.2.12 存贮器集成电路

**integrated circuit memory**

由存贮单元组成，通常还包括一些相关电路，如地址选择器、放大器等的集成电路。

注：见1.2.9注③。

### 1.2.13 微处理器集成电路

**integrated circuit microprocessor**

一种具有以下功能的集成电路：

- a. 能够按编码指令操作；
- b. 能够按指令接收用于处理的和（或）存贮的编码数据；  
能够按指令对输入数据及存贮在电路内寄存器的和（或）外存贮器的有关数据进行算术逻辑运算；能够按指令发送编码数据；
- c. 能够接收和（或）发送用以控制和（或）描述微处理器集成电路的操作或状态的信号。

注：① 这些指令可以是输入、固定或保存在一个内存贮器中的。

② 见1.2.9注③。

## 1.3 材料及工艺

### 1.3.1 晶片（圆片）

**wafer**

一种半导体材料或将这种半导体材料沉积到衬底上面形成的薄片或扁平圆片，在它上面可同时制作出一个或若干个器件，然后将它分割成芯片。

**1.3.2 芯片****chip (die)**

从含有器件或电路阵列的晶片上分割的至少包含有一个电路的部分。

**1.3.3 衬底****substrate**

在其表面和内部制造器件或电路元件的材料。

**1.3.4 基片****substrate**

对膜电路元器件和（或）外贴元器件形成支撑基体的片状材料。

**1.3.5 膜****film**

用任何淀积工艺在固体基片上形成的固体层。

**1.3.6 平面工艺****planar technique**

采用掩膜扩散、金属化、光刻等技术，在衬底上制造元器件和电路的过程。

**1.3.7 外延工艺****epitaxy technique**

在衬底上生长一层与衬底有相同或相近晶相的半导体材料的过程。

**1.3.8 光刻工艺****photolithography technique**

利用曝光、显影、刻蚀等技术，在表面涂敷有光致抗蚀剂膜的晶片上，制作出所需图形的过程。

**1.3.9 真空蒸发****vacuum evaporation**

在真空中将材料加热，并使其蒸发淀积在其他材料表面上形成膜的过程。

**1.3.10 扩散工艺****diffusion technique**

将杂质原子扩散到半导体晶体中，在该晶体中形成P型或N型电导率区域的过程。

**1.3.11 离子注入****ion implantation**

将被加速的离子注入到半导体晶体中，在该晶体中形成P型、N型或本征导电区。

**1.3.12 涅射****sputtering**

利用辉光放电中气体离子的轰击使电极材料释出，并淀积在其他材料表面上形成膜的过程。

**1.3.13 金属化**

**metallization**

淀积一层金属膜，并制作布线图形，从而形成所需内连线等的过程。

**1.3.14 表面钝化****surface passivation**

在P区、N区和PN结形成以后，在半导体表面生长或涂敷一层保护膜的过程。

**1.3.15 保护涂层****protective coating**

涂在电路元件表面作为机械保护和防止污染的绝缘材料层。

**1.3.16 引线键合****wire bonding**

为了使细金属丝与芯片上规定的金属化区或底座上规定的区域形成欧姆接触，而对它们施加应力的过程。

**1.3.17 封装****encapsulation**

为抵抗机械、物理和化学应力，用某种保护介质包封电路和元器件的通用工艺。

**1.3.18 灌封****embedding**

采用能够固化的树脂对电路、组件的主体进行埋置的过程。

例如：

——铸造；

——浇灌；

——浸涂；

——连续模压。

**1.3.19 外壳（封装）****package (case)**

集成电路的全包封或部分包封体。它提供：

——机械保护；

——环境保护；

——外形尺寸。

外壳可以包含或提供引出端，它对集成电路的热性能产生影响。

**1.3.20 底座****header**

封装体中用来安装半导体芯片的部分。

**1.3.21 机械标志****mechanical index**

自动操作时提供方位的特征（例如键、凹槽、V形槽口、平面、细沟槽、凹陷等）。

注：通常作为鉴别第一引出端位置的参考特征的引出端识别标志与此标志重合。

**1.4 检验和特性**

**1.4.1 检验****inspection**

用测量、检查、试验或其他方法，把单位产品与要求条件对比的过程。

**1.4.2 筛选****screening**

为了检测并剔除潜在的失效，对一生产批中的全部产品所作的检验或试验。

**1.4.3 能力鉴定电路 (CQC)****capability qualifying circuit (CQC)**

用来部分或全面的评价申报能力的一种试验样品。它可以是专门设计的试样，或是正常生产的电路，也可以是以上两种情况的结合。

**1.4.4 加速试验****accelerated test**

为缩短试验时间，在不改变失效机理的条件下，用加大应力的方法所进行的试验。

注：通常可分为恒定应力、步进应力和序进应力试验。

**1.4.5 最坏情况条件 (对单一特性)****worst-case condition (for a single characteristic)**

分别从规定的范围内选择出来的，并同时施加这些条件，使得对所考虑的特性产生最不利的值。

**1.4.6 静态参数****static parameters**

用来表示集成电路和元器件直流特性的电参数。

例如：直流电压、直流电流或直流电压比、直流电流比，或直流电压与直流电流之比。

**1.4.7 动态参数****dynamic parameters**

用来表示集成电路和元器件交流特性的电参数。

例如：电压或电流的方均根值及其随时间变化的值或它们之间的比。

**2 数字集成电路****2.1 组合集成电路和时序集成电路****2.1.1 通用术语****2.1.1.1 数字信号****digital signal**

不重叠值域为有限的随时间变化的物理量，用来传输或处理信息的。

注：① 物理量可以是电流、电压或阻抗等。

② 为方便起见，每一值域可用单一数值表示，例如标称值。

**2.1.1.2 二进制信号****binary signal**

仅有两个可能值域的数字信号。

注：见2.1.1.1注②。

### 2.1.1.3 (二进制信号的) 低值域

**low range (of a binary signal)**

二进制信号的最低正电平(最低负电平)范围。

注：通常用“L——值域”表示这一范围，以及用“L——电平”表示这一范围内的任意电平。

### 2.1.1.4 (二进制信号的) 高值域

**high range (of a binary signal)**

二进制信号的最高正电平(最高负电平)范围。

注：通常用“H——值域”表示这一范围，以及用“H——电平”表示这一范围内的任意电平。

### 2.1.1.5 输入端

**input terminal**

在其上施加信号，可直接改变电路输出组态(输出图形)，或通过改变电路对其他引出端的响应方式，间接改变电路输出组态(输出图形)的引出端。

### 2.1.1.6 三态输出

**three-state output**

在高电平和低电平时呈相对的低阻抗的源点或汇点，且在适当的输入条件下提供近似于开路的高阻态的二进制电路的输出。

注：在功能表和功能(时序)图中，用Z表示高阻态。

### 2.1.1.7 (二进制电路的) 输入组态(输入图形)

**input configuration (input pattern) (of a binary circuit)**

在给定瞬间，输入端上低电平和高电平的组合。

### 2.1.1.8 (二进制电路的) 输出组态(输出图形)

**output configuration (output pattern) (of a binary circuit)**

在给定瞬间，输出端上低电平和高电平的组合。

注：在不会混淆的情况下，可以用指定的输出端(参考输出端)上的信号电平(低电平或高电平)表示输出组态(输出图形)。

### 2.1.1.9 功能表

**function table**

一种指明数字电路输入端和输出端上的数字信号值之间必需的或可能的关系，而这些数字信号值又是直接用电参量值或已规定电学含义的符号(例如二进制电路的L和H)来表示的表达方法。

通常：

——表中各列给出数字电路的一个输入端或一个输出端上的数字信号值；

——表中各行给出在(各)输入端上的数字信号的一组值，以及在(各)输出端上所产生的数字信号的结果值；

——如果输出端上的数字信号值是不确定的，则应用问号表示；

——如果输入端上的数字信号值不起作用，则应用符号“L/H”或“X”表示。

### 2.1.1.10 真值表(用于数字变量间的关系)

**truth table (for a relation between digital variables)**

一种用表格的形式给出一个或多个数字自变量与一个或多个数字因变量之间的逻辑关系；即对于数字自变量值的各种可能组合，能给出相对应的数字因变量值的表示方法。

注：需要区分“功能表”与“真值表”，因为同一个数字电路可依据对数字电参量值任意选择的数字变量值完成几种不同的逻辑操作。

**2.1.1.11 激励****excitation**

一种输入组态（输入图形）或输入组态（输入图形）的变化。其作用能够直接或与已存在的预备状态一起使电路改变输出组态（输出图形）变化；或者将电路置于预备状态；或者取消或改变已存在的预备状态。

注：① 给定激励的再现或反复未必产生相同的结果。

② 某些情况下，激励使已建立的输出组态（输出图形）保持不变。

**2.1.1.12 (时序电路数字输入信号的) 有效电平**

**active level (of a digital input signal to a sequential circuit)**  
能产生激励的数字输入信号电平。

**2.1.1.13 (时序电路数字输入信号的) 有效转换**

**active transition (of a digital input signal to a sequential circuit)**  
一种数字输入信号从一个电平到另一个电平，并能产生激励的转换。

注：有效转换也可能受信号斜率的限制。

**2.1.1.14 (时序电路的) 稳定输出组态(输出图形)**

**stable output configuration (output pattern) (of a sequential circuit)**  
一种在产生它的激励或维持它的任何其他激励被非激励的输入组态（输入图形）代替后，或者在没有激励的情况下，仍保持不变的电路输出组态（输出图形）。

注：任何由于不希望的电容、存贮时间和传输时间等作用而造成短时间的输出组态（输出图形）不予以考虑。

**2.1.1.15 (时序电路的) 伪稳定输出组态(输出图形)**

**pseudo-stable output configuration (output pattern) (of a sequential circuit)**  
一种在产生它的激励或维持它的其他激励被非激励的输入组态（输入图形）代替后，则不再继续存在的输出组态（输出图形）。

注：见2.1.1.14注。

**2.1.1.16 (时序电路的) 亚稳定输出组态(输出图形)**

**meta-stable output configuration (output pattern) (of a sequential circuit)**  
一种施加适当的激励之后，只在有限的延续时间内存在的输出组态（输出图形）。

注：① 亚稳定输出组态（输出图形）的延续时间，取决于电路设计以及产生这种输出组态（输出

图形)的激励的持续时间,还可能受后续激励的影响),

②见2.1.1.4注。

#### 2.1.1.17 功能(时序)表

**function (sequential) matrix**

一个列有若干输入,并对于每一输入组态可给出可能的输出组态,且在其上可直接读出从每一特定的输入组态向任意其他输入组态转换时产生的输出组态的表。

注:适当时用附加的数据或对所涉及的时间条件(例如:输入电平的转换时间,输入组态到产生预期的新的输出组态间的延迟时间)的说明来完善功能(时序)表。

#### 2.1.1.18 预备输入端

**preparatory input terminal**

一种在其上施加数字信号能够改变电路对其他输入端上的信号的响应,同时又不直接引起电路输出组态(输出图形)变化的输入端。

#### 2.1.1.19 允许输入

**enable input**

有效时允许一个或多个规定操作开始执行的输入。

注:①“允许”信号可以是这样:

a. 信号维持在规定电平上时,允许完成一个或多个操作。

或者

b. 锁存操作,去掉“允许”信号以后,操作同样继续。

②“允许”是一个通用术语,需要时可以用适当的补充说明限定它。

#### 2.1.1.20 片允许输入

**chip-enable input**

一种当其无效时集成电路进入降功率的准备模式的允许输入。

#### 2.1.1.21 片选输入

**chip-select input**

一种当其无效时阻止向集成电路输入数据和从集成电路输出数据的允许输入。

#### 2.1.1.22 输出允许输入

**output enable input**

一种当其无效时阻止从集成电路输出数据的允许输入。

注:当没有允许输入时,输出端若要呈现低电平、高电平或悬空(高阻抗)态,取决于电路的特殊设计。

#### 2.1.1.23 写允许输入

**write-enable input**

一种当其有效时允许数据进入存储器的输入。

#### 2.1.1.24 禁止输入

**disable input; inhibit input**

一种当其有效时阻止一个或多个规定操作继续进行的输入。

注:①这是强调互补或相反方向的允许输入的替换词。