

GB/T 4728.12—1996 和  
GB/T 4728.13—1996

国家 标 准 宣 贯 指 南

瞿德福 编著

数字电路  
与  
模拟电路



中国标准出版社

[www.bzcb.com](http://www.bzcb.com)

GB/T 4728.12—1996 和 GB/T 4728.13—1996 国家标准宣贯指南

# 数字电路与模拟电路

瞿德福 编著

中国标准出版社

# 前言

我国于 1984~1985 年先后颁布了 GB/T 4728.1~4728.13《电气图用图形符号》13 项基础国家标准。1991~1996 年国际电工委员会 IEC 又发布了第二版的 IEC 617-2~617-13(IEC 617-1 是总则, 尚未修订发布), 本着力求等同采用 IEC 617 的原则, 我国已从 1994 年到 2000 年逐一对 GB/T 4728.2~4728.13 进行了修订。

本书介绍的是这 13 项标准中具有一定宣贯难度的 GB/T 4728.12—1996(二进制逻辑元件, 即数字电路)和 GB/T 4728.13—1996(模拟元件, 即模拟电路), 将这两项国家标准于一本书上讲解宣贯的做法, 始于 2002 年 9 月全国电气信息结构文件编制和图形符号标准化技术委员会武夷山年会, 这和武夷山年会秘书处后来介绍的 IEC/TC3 战略政策声明有关内容不谋而合。

这两项标准宣贯的共同的难度是器件品种型号繁多, 已画好的器件图形符号远远不够, 特别是贯标开始几年; 此外应用好数字电路标准还有一个更大的难度是标准内容极其丰富(标准篇幅为 22.4 万字, 而模拟元件标准只有 4.6 万字), 各种符号带有很多可读性信息, 而由这些符号组成器件图形符号后, 却不易看懂其功能。

当然, 如前所述, 采用国际标准制修订国标的必要性和重要性是不可置疑的, 但有了国标而不能执行或不努力进行国标宣贯, 则国标仍是一纸空文。它既不能促进技术进步, 更谈不上有什么经济效益和社会效益。

从 1990 年至今编者一直受聘担任“全国电气图形符号”(后改为“全国电气文件编制和图形符号”、现改为“全国电气信息结构文件编制和图形符号”)标准化技术委员会委员, 十多年来一直致力于 GB/T 4728.12 和 GB/T 4728.13 国标的学习、研究、宣贯和总结。在标准宣贯初期遇到了很多难点, 对此进入了深入研究和分析, 发表了文章“GB/T 4728.12—1985 宣贯难点和对策”(参见第

一篇第一章第二节)。当宣贯中遇到了图不会画,且也看不懂的难点时,就改变国内原有“就标准讲标准”的常规宣贯标准方法,采用“以器件讲标准”的方法,使器件、图形和标准三者融为一体(如本书的127个读图实例)。当同一个器件由不同的人画或出处不同时,其图形符号很可能不同,它使标准的使用者不知其然,也不知其所以然。对此笔者经结合标准学习和研究,发表了文章“图形符号一型多图的成因”(参见第一篇第二章第一节)。在贯标中,由于数字电路品种、型号特别多,若每个品种和型号都出图,使器件图形符号的数量就特别多,对此提出只要功能和管脚相同,或管脚相同、功能虽不完全相同而使用的功能一致时,仍可画同一张图的“多型一图”的概念。在贯标时常见到有的图形符号很复杂、不易读看图,有的画得很简单、易于读图;或者自己在组合派生新图形符号时,开始画好的图形虽能表达器件功能,但画得太繁杂,连自己也不满意,希望简化它。为此本书中提出了“图形符号等效变换和简化”的概念和方法(如第一篇第二章第二节)。结合贯标书中还提出了“读图的意义”、“读图是采标的关鍵”、“图形符号的几种应用”等概念;为了更清晰地说明图形符号(即逻辑符号)在数字逻辑电路外部功能表示中的地位,发表了“图形符号是数字电路的第六种表示法”和“数字电路与国际通用语言”等文章。为了解决运算放大器、特别是双运放和四运放的画法,撰写了“GB/T 4728.13—1996 贯标中运放的画法”;为了克服可编程逻辑器件在使用中的画图难点,特写了“可编程逻辑器件编程后逻辑符号的画法”一文。

包涵上述经多年研究和宣贯总结出的新概念、新方法和新难题的实用解决文章是本书的第一个特点;读图示例很多,且多数是标准文本提供的器件实例是本书的第二个特点;把模拟元件和二进制逻辑元件两个标准写在一起宣贯,这是本书第三个特点;把图形符号作为国际通用的工程技术硬件语言来介绍是本书的第四个特点。

本书由原地矿部重庆地质仪器厂放射性仪器高级工程师欧祖良审稿。对于他的工作和支持,顺致诚挚的谢意。同时借此机会,对全国电气信息结构文件编制和图形符号标委会秘书处和委员们多年来对我工作的关心、帮助和支持深表谢意。

由于篇幅所限,本书以数字电路的介绍为主,关于模拟电路的更多例子将在笔者即将出版的下一本书中详细介绍。

由于时间和水平所限,本宣贯资料一定还有许多不完善之处,殷切地期望读者给予批评和指正。

编 者

2003. 10. 04 于重庆

# 目

# 录

## 第一篇 GB/T 4728.12 二进制 逻辑元件——数字电路

<b>第一章 概述</b>	3
第一节 电气图件和国家标准	3
第二节 GB/T 4728.12 宣贯难点	8
第三节 图形符号读图的意义和应用	18
第四节 读图的定义和基本知识	27
第五节 关联符号的作用和记忆方法	66
第六节 读图方法与步骤	71
<b>第二章 GB/T 4728.12 图形符号的特点</b>	87
第一节 图形符号一型多图的成因	87
第二节 图形符号的变换和简化	91
第三节 图形符号表达数字电路外部功能的特色	103
<b>第三章 图形符号组合派生的方法</b>	110
第一节 直译法	110
第二节 综合信息法	115
<b>第四章 画图中的几个问题</b>	122
第一节 图形符号外引线排列方法	122
第二节 总限定符号的书写方法	131
第三节 器件电源和地的表示法	146
第四节 图形符号在电路图中的表示方法	150
<b>第五章 组合元件图形符号的读图</b>	164
第一节 组合元件图形符号简介	164
第二节 组合元件读图示例	165
<b>第六章 代码转换器图形符号的读图</b>	184
第一节 代码转换器图形符号简介	184
第二节 代码转换器读图示例	212

<b>第七章 运算元件和延迟元件读图示例</b>	258
第一节 运算元件图形符号读图示例	258
第二节 延迟元件读图示例	274
<b>第八章 双稳、单稳和非稳态元件读图示例</b>	275
第一节 锁存器和触发器图形符号读图示例	275
第二节 单稳和非稳态元件读图示例	286
<b>第九章 计数器和移位寄存器读图示例</b>	290
第一节 计数器图形符号读图示例	290
第二节 移位寄存器图形符号读图示例	303
<b>第十章 存储器和其他图形符号读图示例</b>	315
第一节 存储器图形符号读图示例	315
第二节 其他图形符号读图示例	318
第三节 可编程逻辑器件图形画法示例	328
第四节 可编程阵列逻辑 PAL 示例	341
第五节 通用阵列逻辑 GAL 器件示例	351
<b>附 录</b>	357
附录 A 集成电路型号命名和型号对照	357
附录 B 器件型号索引(数字电路)	361
附录 C 新旧图形符号对照表	370
附录 D 读图示例索引	374
附录 E 习题和答案	387

## 第二篇 GB/T 4728.13—1996——模拟元件

---

<b>第一章 概述</b>	403
第一节 GB/T 4728.13—1996 主要内容	403
第二节 标准提供的器件图形符号示例	409
<b>第二章 运算放大器图形符号的画法</b>	413
第一节 标准给出的放大器示例	413
第二节 双运放和四运放画法示例	415
<b>参考文献</b>	418

图 1-1 CT54S11 三 3 输入与门	10
图 1-2 CC54HC10 三 3 输入与非门(12-28-01)	10
图 1-3 74S32 四 2 输入或门	11
图 1-4 SN7427 三 3 输入或非门(12-28-02)	11
图 1-5 MC7404 六反相器(六非门)	11
图 1-6 74HCT9035 九缓冲器	11
图 1-7 CD74AC86 四 2 输入异或门	11
图 1-8 54125 四总线缓冲器(3S)	11
图 1-9 F/LS/ALS/S/HC257 四 2 选 1 数据选择器(3S)	12
图 1-10 LS/ALS/F/S/HC/AC258 四 2 选 1 数据选择器(3S,反相输出)	12
图 1-11 157 和 158 新的详细逻辑图	13
图 1-12 157 和 158 集中画法逻辑图	13
图 1-13 157 和 158 新的图形符号	14
图 1-14 157 和 158 旧的详细逻辑图	14
图 1-15 CD4019A 旧图形符号 $D_i = A_4 K_a + B_4 K_b$	17
图 1-16 CD4019A 新图形符号	17
图 1-17 CD4019A 图形符号的变换	17
图 1-18 CD4019A 图形符号的简化	17
图 1-19 CC4019 图形符号	17
图 1-20 SN74S135 两种画法的图形符号示例	19
图 1-21 SN74LS138 图形示例	19
图 1-22 MC14519 两种画法的图形符号示例	20
图 1-23 SN74283 两种图形符号示例	20
图 1-24 TIM9904(SN74LS362)两种图形符号示例	21
图 1-25 CD4020 计数器图形符号示例	21
图 1-26 SN74S225 16×5 位下行先入先出存储器	22
图 1-27 CC4029 四位二进制/十进制加/减计数器图形符号	22
图 1-28 SN74LS323 部分功能表示图	23
图 1-29 用固定方式输入表示对 SN74S135 感兴趣的功能	25
图 1-30 标准规定的方框符号	28
图 1-31 单元框公共线沿信息流方向时方框符号概念图解	28
图 1-32 两方框公共线垂直于信息流方向时的概念图解	28
图 1-33 SN74L51 图形符号等效图	29
图 1-34 公共控制框输入对阵列的两种控制方式	29
图 1-35 CD4502B 六 3 态输出的反相缓冲器的等效图解和变换	30
图 1-36 公共输出单元概念图解	31
图 1-37 公共输出框的两处画法	31
图 1-38 有互补输出和一公共输出五异或/异或非门 F100107 图形符号	31
图 1-39 八总线收发器(有奇偶,3s,同相)54HC665 图形符号	32

图 1-40 相同总限定符号单元框阵列的概念图解	33
图 1-41 相同限定符号的概念图解	34
图 1-42 图形符号组成的框图	35
图 1-43 框内外逻辑状态概念图解	35
图 1-44 概念图解 8(输入输出多线和单线表示法的概念图解)	35
图 1-45 概念图解 9	36
图 1-46 概念图解 10	36
图 1-47 概念图解 11	36
图 1-48 概念图解 12	37
图 1-49 与关联的概念图解	37
图 1-50 用斜线隔开标记组的方法来描述图 1-49 中 2)~4) 与关联概念	38
图 1-51 CC4019 器件的公共控制框概念图解示例	38
图 1-52 用概念图解法画 54/74116 图形符号示例	39
图 1-53 或关联的概念图解	39
图 1-54 非关联的概念图解	39
图 1-55 互连关联的概念图解	39
图 1-56 传输(X)关联的概念图解	40
图 1-57 控制关联(C)的概念图解	40
图 1-58 使能(EN)关联的概念图解	41
图 1-59 三 2 选 1 模拟开关 74HC4053(12-29-11)	41
图 1-60 Am26S10 四总线收发器	41
图 1-61 四双向总线驱动器 8226	41
图 1-62 8 位并行双向总线驱动器 8286	42
图 1-63 8 选 1 数据选择器 SN74151	42
图 1-64 三态输出的 4 位数值比较器 DM78L24	42
图 1-65 方式(M)关联的概念图解	43
图 1-66 置位(S)和复位(R)关联的概念图解	44
图 1-67 SN7475 四 D 锁存器 4 种画法示例	44
图 1-68 J-K 触发器 SN74LS107/SN74107	45
图 1-69 具有逻辑非输入 R-S 锁存器 SN74279	45
图 1-70 四 2 输入有存储功能的多路选择器 SN74298	45
图 1-71 MC1222 边沿触发 D 触发器(相同符号或关系示例)	45
图 1-72 双 4 位可寻址锁存器 CT54/74F256	45
图 1-73 地址(A)关联的概念图解	46
图 1-74 INTEL3625PROM 1024×4 位可编程只读存储器	47
图 1-75 32×8 位只读存储器 SN7488	47
图 1-76 16×4 位随机存取存储器 SN74S189	47
图 1-77 4×4 位写读地址分开的随机存取存储器 SN74170	47
图 1-78 16384×1 位动态随机存取存储器 TMS4116	48

图 1-79	16×5 位计数器控制的先入先出存储器 SN74ALS229	48
图 1-80	16×4 位计数器控制的先入先出存储器 SN74S224	48
图 1-81	16×5 位下行先入先出存储器 SN74S225	49
图 1-82	16×5 位下行先入先出存储器 SN74S225	49
图 1-83	编码器输入和位组合输入的标注关联标记的方法	50
图 1-84	具有固有存储特性输入的标注方法	50
图 1-85	单线(斜线)和多线表示法等效概念图解(标记组在输入)	51
图 1-86	单线(斜线)和多线表示法等效概念图解(标记组在输出)	51
图 1-87	输入和输出标记组提取公因子的概念图解	51
图 1-88	代数提取公因子法和使用位组合符号相结合时的概念图解	52
图 1-89	MM54HC4511(CC54HC4511)4 线—7 段锁存译码器/驱动器	53
图 1-90	MM54HC4511(图 1-89)7 段译码器输出等效电路	54
图 1-91	编码器(代码转换器)编码的概念图解	55
图 1-92	编码器的内部数用其他方法产生时的概念图解	55
图 1-93	编码器的两种特殊表示法的概念图解	56
图 1-94	显示元件的概念图解	56
图 1-95	延迟元件概念图解	56
图 1-96	SN54LS31 延迟电路图形符号	57
图 1-97	双稳元件四种类型	57
图 1-98	双稳元件四种类型补充的四个触发器图形符号示例	57
图 1-99	否定的引出端名称的概念图解	58
图 1-100	标记组合的概念图解	58
图 1-101	连续标记和引出端号的概念图解	58
图 1-102	复杂功能元件内部图的概念图解	58
图 1-103	以表格形式提供电路性能的概念图解示例	59
图 1-104	总线指示符的概念图解	59
图 1-105	数据通路表示法的概念图解	60
图 1-106	8 位微处理器 INTEL8085	60
图 1-107	可编程外设接口 INTEL M8255A 图形符号画法之二	61
图 1-108	可编程外设接口 INTEL M8255A 图形符号画法之三 (考虑控制寄存器和复位信号)	62
图 1-109	SN74LS47 4 线—7 段译码器/驱动器(关联符号、总限定符号和 方框符号组成示例)	67
图 1-110	MC10121 和 SN74H87 图形符号示例(无总的总限定符号之图形)	68
图 1-111	同步十进制并行装入计数器 SN74LS160	70
图 1-112	4 位二进制同步加/减计数器 SN74191	70
图 1-113	异或门示例(54/7486)及其逻辑图	71
图 1-114	有互补输出奇偶发生器/校验器 SN74280	80
图 1-115	L 型开路输出 6 位数值比较器 DM7160	81

图 1-116 L型开路输出符号和四种电路形式	81
图 1-117 H型开路输出图形符号和四种电路形式	82
图 1-118 OC门电路及其输出并联(分布接法)和逻辑符号	83
图 1-119 四个与非门相与输出电路和分布连接电路画法	84
图 1-120 无源上拉输出和L型开路输出及器件图形符号示例	85
图 1-121 无源下拉输出和H型开路输出及器件图形符号示例	86
图 1-122 CD4081B 正负逻辑约定时图形符号	88
图 1-123 四2输入与非门CD4011互补表示法画的图形符号	89
图 1-124 计数器CC4029部分功能表示法画的同步十进制并行装入计数器图形	90
图 1-125 4位原码/反码、0/1元件SN74H87器件四种部分功能表示法图形	91
图 1-126 总限定符号的简化和变换	92
图 1-127 方框符号的三种变换和简化	93
图 1-128 CJ8641器件图形符号的变换和简化	94
图 1-129 非关联概念变换和简化图形示例	94
图 1-130 四2选1数据选择器MM54/74HC157用不同关联符号画的图	95
图 1-131 SN74151两种图形符号	96
图 1-132 MC14519两种不完全一致的图形符号	96
图 1-133 三2选1模拟开关74HC4053四种画法的图形符号	97
图 1-134 CD4019A图形符号	97
图 1-135 利用布尔恒等式的变换(54/74365)	97
图 1-136 译图时用电路分析法进行(布尔)变换简化	98
图 1-137 用组合逻辑电路综合法译的三人表决器图	99
图 1-138 CC14547 4线-七段译码器	99
图 1-139 EPROM27256采用标准规定的简化形简化图形	100
图 1-140 用斜线法简化图形(MM54HC162)	100
图 1-141 CC4055图形符号与字型表T1	102
图 1-142 例16的卡诺图	103
图 1-143 例16的逻辑图	104
图 1-144 例16Y输出波形图	105
图 1-145 图1-143和不同控制信号时的图形符号	106
图 1-146 1/2MM54/74HC139逻辑图	107
图 1-147 MM54/74HC139外引线图和图形符号	107
图 1-148 HC139波形图	109
图 1-149 六线接收器CJ8837逻辑图和图形符号	111
图 1-150 1/2SN74S135逻辑图和图形符号	112
图 1-151 CC4077四异或非门管脚排列和图形符号	113
图 1-152 4线-10线译码器(BCD输入)CT54/74LS42	113
图 1-153 MM54/74HC173四D寄存器(3S)	113
图 1-154 MM54/74HC192逻辑图(旧标准)	115

图 1-155 MM54/74HC192 波形图 .....	116
图 1-156 MM54/74HC192 旧图形符号 .....	116
图 1-157 4 位十进制同步加/减计数器 MM54HC192 .....	116
图 1-158 CT54ALS810 四异或非门(四逻辑恒等单元)图形符号 .....	117
图 1-159 54/74S65 与或非门(OC 输出) .....	118
图 1-160 54/7423 外引线功能和图形符号及 54/7460 扩展器 .....	118
图 1-161 54/74 279 外引线功能和图形符号 .....	119
图 1-162 从已知器件逻辑图画它的图形符号 .....	120
图 1-163 SN74LS160 不同管脚排列的图形符号 .....	122
图 1-164 CD4026 不同管脚排列的图形符号 .....	123
图 1-165 74LS57(5 分频、10 分频和 6 分频)计数器顺序排列 .....	124
图 1-166 SN74148 8 线-3 线优先编码器 .....	125
图 1-167 SN74S288 器件图形符号三种画法 .....	125
图 1-168 4 位并行乘法器 SN74285 产生乘积的 4 个最低有效位(与 284 配合使用) .....	126
图 1-169 4 位并行乘法器 SN74284 产生乘积的 4 个最高有效位(与 285 配合使用) .....	126
图 1-170 三态输出的 4 位数值比较器 DM78L24 .....	126
图 1-171 L型开路输出 6 位数值比较器 DM7160 .....	127
图 1-172 十六进制显示(5028-7340) .....	127
图 1-173 三个带小数点的 7 段字符数字显示(5082-7433) .....	127
图 1-174 四个 16 段符号的字符显示 HDSP6504 .....	128
图 1-175 四个 5×7 点符号的字符显示 .....	128
图 1-176 SN74S484 另一画法 .....	128
图 1-177 MC/4529B 双-4 路模拟数据选择器 .....	129
图 1-178 4 位级联输入的数值比较器 SN7485 .....	129
图 1-179 4 位双向移位寄存器(SN74LS194) .....	129
图 1-180 4 位运算逻辑元件 SN74181 .....	130
图 1-181 4 位输出有锁存器的运算逻辑元件 F100181 .....	130
图 1-182 可重复触发单稳触发器 SN74LS123 .....	131
图 1-183 非重复触发单稳触发器 SN74221 .....	131
图 1-184 双向门槛输入和波形 .....	132
图 1-185 六反相器(斯密特触发器)SN74LS14 .....	133
图 1-186 四 2 输入与非门(有斯密特触发)SN74132 .....	133
图 1-187 4 线-10 线译码器(余 3 格雷码输入)SN7444 .....	134
图 1-188 9 线-4 线优先编码器 SN74147 .....	134
图 1-189 BIN-BCD 代码转换器 SN74185 .....	134
图 1-190 四 TTL-MOS 电平转换器 SN75365(CJ0365) .....	134
图 1-191 四 ECL-TTL 电平转换器 MC125(CE10125) .....	134

图 1-192 双万用多路分配器/译码器 F100170(逻辑非符号画法) .....	135
图 1-193 四 2 输入模拟多路开关 4551 .....	135
图 1-194 三组 2 通道多路转换器/分配器 CD4053B .....	135
图 1-195 加法器图形符号 .....	136
图 1-196 具有互补输出和反相进位输出的 1 位全加器 SN7480 .....	136
图 1-197 4 位先行进位产生器 SN74182 .....	136
图 1-198 延迟元件图形 .....	137
图 1-199 双稳元件特殊开关特性的表示法 .....	138
图 1-200 可控和非可控非稳态元件图形符号 .....	138
图 1-201 三种非稳态元件总限定符号和波形 .....	139
图 1-202 双压控振荡器 SN74S124 .....	139
图 1-203 8 位串行输入和互补串行输出移位寄存器 SN7491 .....	140
图 1-204 512 位静态移位寄存器 MM4057 .....	140
图 1-205 4 位并行入/并行出移位寄存器 CD4035A .....	140
图 1-206 8 位并行输出移位寄存器 SN74164 .....	140
图 1-207 8 位并行装入移位寄存器 SN74165 .....	141
图 1-208 8 位移位/存储寄存器(3S、同步清除)SN74LS323 .....	141
图 1-209 十进制同步加/减计数器 SN74192 .....	141
图 1-210 双 4 位十进制计数器 SN74490 .....	142
图 1-211 显示元件一般符号 .....	143
图 1-212 LED 光带 HLMP2600 .....	143
图 1-213 7 段显示 HDSP3603 .....	143
图 1-214 溢出显示 HDSP5607 .....	143
图 1-215 可编程 DMA 控制器 INTEL8257 .....	144
图 1-216 双音多频发生器(产生 12 个音对)AY3-9400 .....	144
图 1-217 12 位数-模转换器 ADDAC85D-CBI-V .....	145
图 1-218 10 位模-数转换器 AD571 .....	145
图 1-219 双线字符点阵显示元件(每线包含 40 个字符,如 EPSON 的 EA-Y40025AT) .....	146
图 1-220 5 分频逻辑电路和器件型号与电源管脚表 .....	146
图 1-221 5 分频逻辑电路器件电源和地线示意图 .....	147
图 1-222 器件电源和地采用公共控制框引线打“×”表示的 f/5 电路 .....	148
图 1-223 GB/T 6988.2—1997 中电源作为元件一个符号组成部分画法和示例 .....	148
图 1-224 电源作为元件一个符号组成部分表示的 5 分频电路 .....	149
图 1-225 电源连接表示法示例 .....	149
图 1-226 54LS01 四 2 输入与非门(OC)不同信息流方向画法示例 .....	150
图 1-227 CT54126 四总线缓冲器(3S) .....	151
图 1-228 四 ECL-TTL 电平转换器 CE10125 .....	151
图 1-229 4 线-10 线译码器(BCD 输入)CT54/7442 .....	152

图 1-230	4 位移位寄存器(J-K 输入,并行存取)54LS195	152
图 1-231	8 位串行输入和互补串行输出移位寄存器 SN7491	153
图 1-232	八缓冲器/驱动器(3S、反相)MM54HC540	153
图 1-233	四 2 输入或非缓冲器(OC)54/74 33 逻辑极性指示符和逻辑非两种形式图形符号	154
图 1-234	四 2 选 1 数据选择器/多路转换器(3S)CT54/74ALS257	155
图 1-235	单稳态触发器 54121	155
图 1-236	双重触发单稳态多谐振荡器 54/74LS423(带或不带电源)两种图形	156
图 1-237	八总线双向收发器(反相;输出 A:OC;输出 B:3S)54/74LS638	157
图 1-238	双线接收器 SN55152 图形符号各种取向示例	158
图 1-239	四 2 选 1 数据选择器 MM54HC298 集中画法	159
图 1-240	四 2 选 1 数据选择器 MM54HC298 半集中表示法	159
图 1-241	四总线缓冲器(3S)CT54126 组合表示法和分立表示法	160
图 1-242	四 2 选 1 数据选择器 MM54HC298 重复表示法示例	160
图 1-243	组合表示法和集中表示法示例比较	161
图 1-244	CD4053B 集中表示法和分开表示法示例比较	161
图 1-245	八总线收发器(有奇偶、3S、同相)54HC659 重复表示法	162
图 1-246	一门可扩展的与或反相器 SN7450 同 54/7450 接法和逻辑表达式	167
图 1-247	双 4 输入与扩展器 SN7460	168
图 1-248	有一公共输入和互补输出的五或门(信息流从上到下画法)F100102	168
图 1-249	检错/纠错元件 MC10163	169
图 1-250	奇偶发生器/检验器 SN74180	171
图 1-251	四双向总线驱动器 8226(同图 1-61)	174
图 1-252	双线接收器 SN75107	174
图 1-253	八双向反相总线收发器 ALS640	175
图 1-254	八总线收发器(3S、有奇偶、反相输出)HC658	176
图 1-255	四总线收发器 CT54/74F242	178
图 1-256	四总线收发器(3S、同相)CD74HC243	179
图 1-257	四总线收发器(3S、三方向传输)54/74LS442 和 443	180
图 1-258	二-十进制编码器框图	194
图 1-259	8421BCD 码编码器逻辑图	195
图 1-260	8421BCD 码编码器图形符号(逻辑符号)	195
图 1-261	键控 8 线-3 线编码器原理电路	196
图 1-262	键控 8 线-3 线编码器图形符号	197
图 1-263	多个编码器形成链式优先级排队	199
图 1-264	两片 74148 组成 16 位输入的优先编码器	199
图 1-265	CT74148 引脚图	199
图 1-266	用图形符号画的两块 74148 组成 16 位输入优先编码器	200
图 1-267	8 线-3 线优先编码器 CT74148 逻辑图	201

图 1-268 2 线-4 线译码器逻辑图 .....	202
图 1-269 双 2 线-4 线译码器 CT74139 .....	202
图 1-270 CT74138 的逻辑图 .....	203
图 1-271 由 74138 实现 $F = \overline{A} \overline{B} \overline{C} + \overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + ABC$ 组合函数输出的逻辑电路 .....	204
图 1-272 四个变量 $B_3 B_2 B_1 B_0$ 卡诺图简化 .....	206
图 1-273 二进制码/格雷码代码变换器逻辑图 .....	207
图 1-274 BIN/GRAY 代码变换器两种画法 .....	207
图 1-275 4 线-10 线译码器 54/7443(余 3 码输入) .....	214
图 1-276 SN74LS47 七段码输出控制等效电路图 .....	222
图 1-277 4 线-七段译码器 HD74LS48(CT54/74LS48) .....	225
图 1-278 BIN-BCD 代码转换器 SN74185 另外两种画法 .....	235
图 1-279 4 线-16 线译码器/多路分配器(有地址锁存)54/74HC(T)4514 .....	237
图 1-280 4 线-16 线译码器/多路分配器 54/74HC(T)4515(锁存输入, 反相输出) .....	241
图 1-281 双 4 选 1 数据选择器 54/74LS352(反码输出) .....	242
图 1-282 双 4 选 1 数据选择器 54/74LS353(反码输出, 3S) .....	242
图 1-283 8 选 1 数据选择器/多路选择器 54/74HC(T)354(锁存器输入, 三态、互补输出) .....	243
图 1-284 8 选 1 数据选择器/多路选择器 54/74HC(T)356(边沿触发器输入, 三态、互补输出) .....	243
图 1-285 逻辑恒等单元(同或门)逻辑图和输入输出状态 .....	245
图 1-286 用 MUX 画法表示 MC14529 图形符号 .....	249
图 1-287 双万用多路分配器/译码器 F100170(ECL 系列电路) .....	250
图 1-288 四低-高电压电平转换器(3S)CC40109 .....	256
图 1-289 四 TTL-ECL 电平转换器(有公共输入)CE10124 .....	257
图 1-290 门控 1 位全加器 SN7480 .....	258
图 1-291 半加器逻辑图 .....	259
图 1-292 全加器逻辑图 .....	260
图 1-293 全加器另一形式逻辑图 .....	261
图 1-294 双全加器 74LS183 图形符号和逻辑图 .....	261
图 1-295 全加器的卡诺图(74LS183) .....	262
图 1-296 用 74LS183 接成 2 位串行进位二进制全加器 .....	262
图 1-297 4 位超前进位加法器 74LS283 逻辑图 .....	264
图 1-298 用一片 4 位超前进位加法器 SN74283 实现的 BCD/EX3 代码转换器 .....	266
图 1-299 SN74283 用软件设定使加法器变 BCD/EX3 代码转换器图形符号 .....	267
图 1-300 超前进位产生器 SN74182 .....	268
图 1-301 4 位 $\times$ 4 位并行二进制乘法器(3S)54/74S274 .....	270
图 1-302 四位算术逻辑单元 54/74181 .....	272
图 1-303 SN74297 锁存器画法三 .....	277

图 1-304 与或门输入主从 J-K 触发器 54/74H71 .....	278
图 1-305 8 位输入/输出端口 8212 .....	280
图 1-306 4 相时钟发生器/启动器(12-47-01)TIM9904/SN74LS362 波形图 .....	288
图 1-307 双压控振荡器 SN74S124 波形图 .....	289
图 1-308 同步十进制并行装入计数器 SN74LS160 波形图 .....	291
图 1-309 同步十进制并行装入计数器 54/74160 .....	292
图 1-310 74LS57(一为 5 和 10 分频,另一为 6 分频)计数器波形图 .....	293
图 1-311 图 1-112 4 位二进制同步加/减计数器 SN74191 波形图 .....	296
图 1-312 4 位二进制同步加/减计数器 54/74HC(T)191 .....	297
图 1-313 4 位二进制同步加/减计数器 54/74HC(T)191 波形图 .....	298
图 1-314 8 位二进制计数器 54LS591 .....	299
图 1-315 同步计数器(有输出寄存器和输出选择器)54/74HC693 .....	300
图 1-316 8 位并行输出移位寄存器 SN74164 波形图 .....	309
图 1-317 BCD 求反器 CC14561 .....	321
图 1-318 四个 16 段符号的字符显示 HDSP6504 .....	326
图 1-319 由与矩阵和或矩阵构成的 PLA .....	329
图 1-320 用 PLA 实现全加器的简图 .....	331
图 1-321 PLA 实现全加器的简图的图形符号 .....	331
图 1-322 两级与非门阵列(PLA)编程后的简图 .....	331
图 1-323 PMOS 与非门阵列 .....	331
图 1-324 两级与非门阵列(PLA)编程后的简图的图形符号 .....	332
图 1-325 PLA 结构框图 .....	333
图 1-326 二极管 ROM .....	334
图 1-327 图 1-326 二极管 ROM 的图形符号(画法之一:ROM 画法) [T1]如表 1-160 .....	335
图 1-328 图 1-326 二极管 ROM 的组合逻辑函数之图形符号 (画法之二:PLA 画法) .....	335
图 1-329 双极型 ROM 的存储体 .....	335
图 1-330 NMOS ROM 的存储体 .....	335
图 1-331 ROM 的结构框图 .....	336
图 1-332 二极管 ROM .....	336
图 1-333 图 1-332 二极管 ROM 代码变换器图形符号 .....	337
图 1-334 图 1-332 二极管 ROM 只读存储器图形符号 .....	337
图 1-335 图 1-332 二极管 ROM 组合逻辑函数(PLA)图形符号 .....	337
图 1-336 NMOS ROM 存储矩阵 .....	338
图 1-337 PROM 存储单元 .....	338
图 1-338 EPROM 存储阵列 .....	338
图 1-339 FPLA 的基本电路结构 .....	339
图 1-340 图 1-339FPLA 的图形符号 .....	339

图 1-341 PLD 电路中门电路的国标画法 .....	340
图 1-342 PLD 电路中门电路的惯用画法 .....	340
图 1-343 PAL 器件的基本电路结构 .....	342
图 1-344 编程后的 PAL 电路 .....	343
图 1-345 图 1-344 编程后 PAL 电路简图之图形符号 .....	343
图 1-346 PAL14H4 按式 ( $Y_0 Y_1 Y_2$ ) 编程后的逻辑图 .....	345
图 1-347 图 1-346PAL14H4 编程后的逻辑图之图形符号 .....	346
图 1-348 具有互补输出的专用输出结构 .....	346
图 1-349 PAL 的可编程输入/输出结构 .....	347
图 1-350 带有异或门的可编程输入/输出结构 .....	347
图 1-351 可编程输入/输出图形符号 .....	347
图 1-352 PAL 的寄存器输出结构 .....	348
图 1-353 图 1-352PAL 组成二级移位寄存器(例 124) .....	348
图 1-354 PAL 的异或输出结构 .....	348
图 1-355 图 1-354PAL 异或输出结构图形符号(例 125) .....	348
图 1-356 PAL 的运算选通反馈结构 .....	349
图 1-357 产生 16 种算术、逻辑运算的编程情况 .....	350
图 1-358 图 1-357 产生 16 种算术和逻辑运算之编程情况的图形符号 .....	350
图 1-359 GAL 器件示例 .....	352
图 1-360 GAL16V8 编程单元的地址分配 .....	353
图 1-361 6 位移位寄存器方框图 .....	355
图 1-362 6 位移位寄存器管脚分配图 .....	355
图 1-363 6 位移位寄存器逻辑图 .....	356
图 1-364 图 1-363GAL16V8 设计的 6 位移位寄存器图形符号 .....	356
图 1-365 图 1-339FPLA 之简化 .....	395
图 2-1 乘法器等四个函数的概念图解 .....	407
图 2-2 五种放大器示例的概念图解 .....	407
图 2-3 模-数转换器概念图解 .....	407
图 2-4 转换器一般符号 .....	408
图 2-5 电压调整器一般符号 .....	408
图 2-6 比较器一般符号 .....	408
图 2-7 放大器一般符号 .....	408
图 2-8 GB/T 4728.10—1999 中放大器一般符号 .....	409
图 2-9 脉宽调制器 Unitrode 之 UC3526A .....	409
图 2-10 电压-频率转换器 AD537 .....	410
图 2-11 隔离的直流-直流转换器 PM671P .....	410
图 2-12 乘法运算的数-模(DAC)转换器 AD7545 .....	411
图 2-13 模-数(ADC)转换器 AD573 .....	411
图 2-14 模拟开关 TL604 .....	411

图 2-15	74HC4053 模拟多路选择器 .....	411
图 2-16	电压比较器 LM339 .....	411
图 2-17	电压比较器 LM361 .....	411
图 2-18	固定正电压调整器 LM309H(黑点表示引出端与外壳连接) .....	411
图 2-19	可调整正电压调整器 LM317T .....	412
图 2-20	电压监控器 TL7705A .....	412
图 2-21	乘法器 AD532D .....	412
图 2-22	平方器 AD532D .....	412
图 2-23	运算放大器 LM324 .....	413
图 2-24	运算放大器 LM741 .....	413
图 2-25	运算放大器 LM301A(CF301A)图形符号 .....	413
图 2-26	电压跟随器 LM310 .....	413
图 2-27	放大系数可选放大器 AD624 .....	414
图 2-28	多路选择输入运算放大器(4 选 1)HA-2400 .....	414
图 2-29	放大系数为 1 的采样-保持放大器 LF398 .....	414
图 2-30	隔离放大器 AD293 .....	414
图 2-31	放大系数为 1 的采样-保持放大器 4860 .....	414
图 2-32	CFOP207A/E/F 双运放图形符号 6 种画法 .....	415
图 2-33	CF2400/2404(HA2400)四运放 6 种图形符号画法 .....	416
图 2-34	CF3303/3403/3503(MC3303/3403/3503)四运放 5 种画法之图形符号 .....	417