

1.1 微型计算机的特点和发展

电子计算机通常按体积、性能和价格分为巨型机、大型机、中型机、小型机和微型机五类。从系统结构和基本工作原理上说,微型机和其他几类计算机并没有本质上的区别,所不同的是微型机广泛采用了集成度相当高的器件和部件,因此带来以下一系列特点:

① 体积小、重量轻 由于采用大规模集成电路(LSI)和超大规模集成电路(VLSI),使微型机所含的器件数目大为减少,体积大为缩小。50年代要由占地上百平方米、耗电上百千瓦的电子计算机实现的功能,在当今,已被内部只含几十片集成电路的微型机所取代。近年来,微型机已从台式发展到便携式乃至笔记本式。

② 价格低廉 当前,16位微型机只需几千元,32位微型机大约1~2万元。

③ 可靠性高、结构灵活 由于所含元器件数目少,所以连线比较少,这样,使微型机的可靠性较高,结构灵活方便。

④ 应用面广 现在,微型机不仅占领了原来使用小型机的各个领域,而且广泛用于过程控制等新的场合。此外,微型机还进入了过去电子计算机无法进入的部门,如测量仪器、仪表、教学部门、医疗设备和家用电器等。

由于微型机具有上面这些特点,所以它的发展速度大大超过了前几代计算机。自从70年代初第一个微处理器诞生以来,微处理器的性能和集成度几乎每两年提高一倍,而价格却降低一个数量级。

第一个微处理器是1971年美国Intel公司生产的4004。它本来是为高级袖珍计算器设计的,但生产出来后,取得了意外的成功。于是,Intel公司对它作了改进,正式生产了通用的4位微处理器4040。Intel 4040以它的体积小、价格低等特点引起了许多部门和机构的兴趣。1972年,Intel公司又生产了8位的微处理器8008。通常,人们将Intel 4004、4040、8008称为第一代微处理器。这些微处理器的字长为4位或8位,集成度大约为2000管/片,时钟频率为1MHz,平均指令执行时间约为20 μ s。

以后,出现了许多生产微处理器的厂家。1973~1977年间,这些厂家生产了多种型号的微处理器,其中设计最成功、应用最广泛的是Intel公司的8080/8085,Zilog公司的Z80,Motorola公司的6800/6802,Rockwell公司的6502。通常,人们把它们称为第二代微处理器。这些微处理器的时钟频率为2~4MHz,平均指令执行时间为1~2 μ s,集成度超过5000管/片,其中,8085、Z80和6802的集成度都高达10000管/片。在这个时期,微处理器的设计和生产技术已相当成熟,配套的各类器件也很齐全。后来,微处理器在以下几个方面得到很大发展:提高集成度、提高功能和速度、增加外围电路的功能和种类。

1977年左右,超大规模集成电路工艺已经成熟,一个硅片上可以容纳几万个管子。1978

~1979年,一些厂家推出了性能可与过去中档小型计算机相比的16位微处理器,其中,有代表性的3种芯片是Intel的8086/8088, Zilog的Z8000,以及Motorola的M68000。这些微处理器的时钟频率为4~8MHz,平均指令执行时间为0.5 μ s,集成度为20 000~60 000管/片。人们将这些微处理器称为第一代超大规模集成电路的微处理器。

1980年以后,半导体生产厂家继续在提高电路的集成度、速度和功能方面取得了很大进展,相继出现Intel 80286、Motorola 68010这样一些集成度高达100 000管/片、时钟频率为10MHz左右、平均指令执行时间约为0.2 μ s的16位高性能微处理器。1983年以后,又生产出Intel 80386和Motorola 68020。这两者都是32位的微处理器,时钟频率达16~20MHz,平均指令执行时间约为0.1 μ s,集成度高达150 000~500 000管/片。从1989~1995年,Intel又相继推出80486和Pentium,其中,Pentium的集成度高达3 100 000管/片,时钟频率高达150MHz。

1.2 微型机的分类

人们可以从不同的角度对微型机进行分类。有人按机器组成来分,将微型机分为位片式、单片式、多片式;有人按制造工艺来分,将微型机分为MOS型和双极型。由于微型机性能的高低在很大程度上取决于核心部件微处理器,所以,最通常的作法是把微处理器的字长作为微型机的分类标准。

当前,可以见到以下几类微处理器构成的微型计算机:

1. 4位微处理器

最初的4位微处理器就是Intel 4004,后来改进为4040。目前常见的是4位单片微型机,即在一个芯片内集中了4位的CPU、RAM、ROM、I/O接口和时钟发生器。这种单片机价格低廉,但运算能力弱、存储容量小,存储器中存放固定程序。这些特点使它们广泛用于各类袖珍计算器进行简单运算,或者用于家用电器和娱乐器件中进行简单的过程控制。

2. 8位微处理器

8位微处理器被推出时,微型机技术已经比较成熟。因此,在8位微处理器基础上构成的微型机系统通用性较强,它们的寻址能力可以达到64K字节,有功能灵活的指令系统和较强的中断能力。另外,8位微处理器有比较齐备的配套电路。这些因素使8位微型机的应用范围很宽,广泛用于事务管理、工业控制、教育、通信领域。8位微处理器也常用来构成智能终端,而8位微型机则被许多家庭用作学习机和个人计算机。

常见的8位微处理器为Zilog的Z80、Intel的8080/8085、Motorola 6800/6802和Rockwell 6502。

3. 16位微处理器

16位微处理器不仅在集成度和处理速度、数据总线宽度等方面优于前几类微处理器,而且在功能和处理方法上也作了改进。在此基础上构成的微型计算机系统在性能方面已经和70年代的中档小型计算机相当。

16位微处理器中最有代表性的是Intel 8086/8088和Motorola 68000。以Intel 8086/8088为CPU的16位微型机IBM PC/XT在技术上获得极大成功,它拥有的用户在计算机世界曾首屈一指,以至于在设计更高档的微型机时,都尽量保持与它兼容。

4. 32位微处理器

这是当前性能最优的微处理器，典型产品为 Intel 80386/80486/Pentium、Motorola 68020，它们的主频率高达 20~150MHz，平均指令执行时间为 0.05μs，甚至更短。

除此以外，还有一类叫位片式处理器，利用这类微处理器，可以构成不同字长的微型计算机。位片机结构灵活，主要用于对中、小型计算机的仿真，或者用于高速实时控制专用系统中，也常用在分布式系统和高速智能外设。目前用得较多的位片式微处理器有 Intel 3000 系列（2 位）、AM2900 系列（4 位）、MC 10800 系列（4 位）、F100220 系列（8 位）。

1.3 微处理器、微型计算机和微型计算机系统

在上一节，我们按照微处理器的档次对微型机作了分类，但是，必须注意，微处理器、微型计算机和微型计算机系统这三者的概念和含义是不同的。图 1.1 表明了它们之间的关系。




图 1.1 微处理器、微型计算机和微型计算机系统三者的关系

1.3.1 微处理器

微处理器一般也称为 CPU，它本身具有运算能力和控制功能。微处理器是微型计算机的核心。尽管各种 CPU 的性能指标各不相同，但是有共同的特点。

首先，CPU 一般都具备下列功能：

- 可以进行算术和逻辑运算；

- 可保存少量数据；
- 能对指令进行译码并执行规定的动作；
- 能和存储器、外设交换数据；
- 提供整个系统所需要的定时和控制；
- 可以响应其他部件发来的中断请求。

另外，CPU 在内部结构上都包含下面这些部分：

- 算术逻辑部件（ALU）；
- 累加器和通用寄存器组；
- 程序计数器（指令指针）、指令寄存器和译码器；
- 时序和控制部件。

CPU 内部的算术逻辑部件是专门用来处理各种数据信息的，它可以进行加、减、乘、除算术运算和与、或、非、异或等逻辑运算。比较低档的 CPU 不能进行乘、除运算，这种情况下，可以用程序来实现。

累加器和通用寄存器组用来保存参加运算的数据以及运算的中间结果，也用来存放地址。累加器也是寄存器，不过，它有特殊性，即许多指令的执行过程以累加器为中心。往往在运算指令执行前，累加器中存放一个操作数，指令执行后，由累加器保存运算结果，另外，输入/输出指令一般也通过累加器来完成。

程序计数器指向下一条要执行的指令。由于程序一般存放在内存的一个连续区域，所以，顺序执行程序时，每取 1 个指令字节，程序计数器便加 1。指令寄存器存放从存储器中取出的指令码。指令译码器则对指令码进行译码和分析，从而确定指令的操作，并确定操作数的地址，再得到操作数，以完成指定的操作。

指令译码器对指令进行译码时，产生相应的控制信号送到时序和控制逻辑电路，从而，组合成外部电路所需要的时序和控制信号。这些信号送到微型计算机的其他部件，以控制这些部件协调工作。

实际上，微处理器的控制信号分为两类：一类是通过对指令的译码，由 CPU 内部产生的，这些信号由 CPU 送到存储器、输入/输出接口电路和其他部件；另一类是微型机系统的其他部件送到 CPU 的，通常用来向 CPU 发出请求，如中断请求、总线请求等。

1.3.2 微型计算机

微型计算机由 CPU、存储器、输入/输出接口电路和系统总线构成。CPU 如同微型计算机的心脏，它的性能决定了整个微型机的各项关键指标。存储器包括随机存取存储器（RAM）和只读存储器（ROM）。输入/输出接口电路是用来使外部设备和微型机相连的。总线为 CPU 和其他部件之间提供数据、地址和控制信息的传输通道。图 1.2 表示了微型计算机的基本结构。

特别要提到的是微型计算机的总线结构，它是一个独特的结构。有了总线结构以后，系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系。一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，使系统功能得到扩展。

尽管各种微型机的总线类型和标准有所不同，但大体上都包含 3 种不同功能的总线，即数据总线 DB（Data Bus）、地址总线 AB（Address Bus）和控制总线 CB（Control Bus）。

数据总线用来传输数据。从结构上看，数据总线是双向的，即数据既可以从 CPU 送到其

他部件,也可以从其他部件送到CPU。数据总线的位数(也称为宽度)是微型机的一个很重要的指标,它和微处理器的位数相对应。和其他类型的计算机一样,在微型机中,数据的含义也是广义的。数据总线上传送的不一定是真正的数据,而可能是指令代码、状态量,有时还可能是一个控制量。

地址总线专门用来传送地址信息。因地址总是从CPU送出去的,所




图 1.2 微型计算机的基本结构

以和数据总线不同,地址总线是单向的。地址总线的位数决定了CPU可以直接寻址的内存范围。比如,8位微型机的地址总线一般是16位,因此,最大内存容量为 $2^{16}=64\text{K}$ 字节;16位微型机的地址总线为20位,所以,最大内存容量为 $2^{20}=1\text{M}$ 字节。

控制总线用来传输控制信号。其中包括CPU送往存储器和输入/输出接口电路的控制信号,如读信号、写信号和中断响应信号等;还包括其他部件送到CPU的信号,比如,时钟信号、中断请求信号和准备就绪信号等。

1.3.3 微型计算机系统

以微型计算机为主体,配上系统软件和外设之后,就成了微型计算机系统。系统软件包括操作系统和一系列系统实用程序,比如编辑程序、汇编程序、编译程序、调试程序等。有了系统软件,才能发挥微型机系统中的硬件功能,并为用户使用计算机提供了方便手段。外设用来使计算机实现数据的输入/输出,最通用的外设包括键盘、显示器、磁盘控制器和打印机等。

1.4 微型计算机的应用

由于微型机具有体积小、价格低、耗电少和可靠性高等优点,所以应用范围十分广阔。微型机不仅在科学计算、信息处理、事务管理和控制等方面占重要地位,并且在日常生活中也发挥了不可缺少的作用。归纳起来,目前有如下几个应用方面:

1. 科学计算

现在,不少微型机系统具有较强的运算功能,特别是多个微处理器模块构成的系统,其功能往往可与大型机相匹敌,而成本却低到足以使大型机趋于淘汰。比如,美国Sequent公司用30个Intel 80386集合起来,构成Symmetry计算机,速度为120MIPS,达到IBM 3090系列最高档大型机的性能,价格却不到后者的十分之一。用更多的微处理器构成的并行处理机甚至可以超过大型机的速度和性能。比如,Intel公司用128个微处理器构成的IPSC机,速度达512 MIPS,这比任何一种商用大型机的速度都要高。Intel公司用一台32个微处理器构成的IPSC机运行一个广泛使用的科学计算程序,结果比Cray公司的大型机X-MP/2快40%,后者的速度为70 Megaflops(以百万次计算的每秒浮点操作速度),而前者的速度为100 Megaflops。

2. 信息处理和事务管理

在短时间内完成对大量信息的处理是信息时代的必然要求。微型计算机配上数据库管理软件以后,可以很灵活地对各种信息按不同的要求进行分类、检索、转换、存储和打印,加上一些专用部件(如传感器)以后,还可以处理光、热、力、声音等物理信号。

3. 过程控制

过程控制是微型机应用最多、也是最有效的方面之一。现在,在制造工业和日用品生产厂家中都可见到微型机控制的自动化生产线,微型机在这些部门的应用为生产能力和产品质量的迅速提高开辟了广阔前景。

4. 仪器、仪表控制

在许多仪器、仪表中,已经用微处理器代替传统的机械部件或分离的电子部件,这使产品降低了价格,而可靠性和功能却得到了提高。

此外,微处理器的应用还导致了一些原来没有的新仪器的诞生。在实验室里,出现了用微处理器控制的示波器——逻辑分析仪,它使电子工程技术人员能够用以前不可能采用的办法同时观察许多信号的波形和相互之间的时序关系。在医学领域,出现了用微处理器作为核心控制部件的CT扫描仪和超声扫描仪,加强了对疾病的诊断手段。

5. 家用电器和民用产品控制

由微处理器控制的洗衣机、冰箱在现在已经是普通的民用电器了。此外,微处理器控制的自动报时、自动空调、自动报警系统也已经进入发达国家的家庭。还有,装有微处理器的娱乐产品往往将智能融于娱乐中;以微处理器为核心的盲人阅读器则能自动扫描文本,并读出文本的内容,从而为盲人带来福音。确切地讲,微处理器在人们日常生活中的应用所受到的主要限制不是技术问题,而是创造力和技巧上的问题。

当前,微型机技术正往两个方向发展:一个是高性能、多功能的方向,从这方面不断取得的成就使微型机逐步代替价格昂贵、功能优越的中、小型机;另一个是价格低廉、功能专一的方向,这方面的发展使微型机在生产领域、服务部门和日常生活中得到越来越广泛的应用。

进入九十年代后,微型机技术迅猛发展,价格持续下降,特别是把数据、文字、声音、图形、图象融为一体的多媒体技术日益成熟,俗称个人电脑的微型机正大踏步地走进办公室和普通家庭。目前,美国已有30%的家庭拥有个人电脑,全世界微型机的年销售量已超过5000万台。由此可见微型机发展之快、市场之大、应用之广。

在不久的将来,微型机将发展成为融工作、学习、娱乐于一体,集电脑、电视、电话于一身的综合办公设备和新型家用电器,以及信息高速公路上的数字化、多媒体智能终端。

第 2 章

8086 微处理器

8086 是 Intel 系列的 16 位微处理器，它是采用 HMOS 工艺技术制造的，内部包含约 29 000 个晶体管。

8086 有 16 根数据线和 20 根地址线。因为可用 20 位地址，所以可寻址的地址空间达 2^{20} 即 1M 字节。

8086 工作时，只要一个 5V 电源和一相时钟，时钟频率为 5MHz。后来，Intel 公司推出的 8086-1 型微处理器时钟频率高达 10MHz，8086-2 型微处理器时钟频率达 8MHz。

几乎在推出 8086 微处理器的同时，Intel 公司还推出了一种准 16 位微处理器 8088。推出 8088 的主要目的是为了与当时已有的一整套 Intel 外围设备接口芯片直接兼容。8088 的内部寄存器、内部运算部件以及内部操作都是按 16 位设计的，但对外的数据总线只有 8 条。在本章的讲述过程中，对 8088 也将作出说明。

2.1 8086 的编程结构

要掌握一个 CPU 的工作性能和使用方法，首先应该了解它的编程结构。所谓编程结构，就是指从程序员和使用者的角度看到的结构，当然，这种结构与 CPU 内部的物理结构和实际布局是有区别的。在编程结构图（图 2.1）中可以看到，从功能上，8086 分为两部分，即总线接口部件 BIU（Bus Interface Unit）和执行部件 EU（Execution Unit）。图 2.1 就是 8086 的编程结构图。

2.1.1 总线接口部件

总线接口部件的功能是负责与存储器、I/O 端口传送数据。具体讲，总线接口部件要从内存取指令送到指令队列；CPU 执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。

总线接口部件由下列各部分组成：

- 4 个段地址寄存器，即
 - CS——16 位的代码段寄存器，
 - DS——16 位的数据段寄存器，
 - ES——16 位的扩展段寄存器，
 - SS——16 位的堆栈段寄存器；
- 16 位的指令指针寄存器 IP；
- 20 位的地址加法器；




图 2.1 8086 的编程结构

• 6 字节的指令队列。

对总线接口部件，作下面两点说明：

① 8086 的指令队列为 6 个字节，8088 的指令队列为 4 个字节。不管是 8086 还是 8088，都会在执行指令的同时，从内存中取下面 1 条指令或几条指令，取来的指令就放在指令队列中。这样，一般情况下，8086/8088 执行完一条指令就可以立即执行下一条指令，而不像以往的计算机那样，轮番地进行取指令和执行指令的操作，从而提高了 CPU 的效率。

② 地址加法器用来产生 20 位地址。上面已经提到，8086 可用 20 位地址寻址 1M 字节的内存空间，但 8086 内部所有的寄存器都是 16 位的，所以需要由一个附加的机构来根据 16 位寄存器提供的信息计算出 20 位的物理地址，这个机构就是 20 位的地址加法器。

比如，一条指令的物理地址就是根据代码段寄存器 CS 和指令指针寄存器 IP 的内容得到的。具体计算时，要将段寄存器的内容左移 4 位，然后再与 IP 的内容相加。假设 CS=FE00H，IP=0200H，此时指令的物理地址为 FE200H。

2.1.2 执行部件

执行部件的功能就是负责指令的执行。

从编程结构图可见到，执行部件由下列几个部分组成：

- 4 个通用寄存器，即 AX、BX、CX、DX；
- 4 个专用寄存器，即基数指针寄存器 BP，堆栈指针寄存器 SP，源变址寄存器 SI，目的变址寄存器 DI；

- 标志寄存器；
- 算术逻辑单元。

对执行部件，有四点说明：

① 4 个通用寄存器既可以作为 16 位寄存器使用，也可以作为 8 位寄存器使用。比如，BX 寄存器作为 8 位寄存器时，分别称为 BH 和 BL，BH 为高 8 位，BL 为低 8 位。

② AX 寄存器也称为累加器，8086 指令系统中有许多指令都是利用累加器来执行的。当累加器作为 16 位来使用时，可以进行按字乘操作、按字除操作、字输入/输出和其他字传送等；当累加器作为 8 位来使用时，可以实现按字节乘操作、按字节除操作、字节输入/输出、其他字节传送和十进制运算等。

③ 算术逻辑部件主要是加法器，绝大部分指令的执行都是由加法器完成的。

④ 标志寄存器共有 16 位，其中，7 位未用，所用的各位含义如下：

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				OF	DF	IF	TF	SF	ZF		AF		PF		CF

熟悉 8 位微处理器 Intel 8080 和 Intel 8085 的读者一眼就会看出，在 0~7 位的标志 CF、PF、AF、ZF、SF 是和 8080/8085 的标志一样的。

根据功能，8086 的标志可以分为两类：一类叫状态标志，另一类叫控制标志。状态标志表示前面的操作执行后，算术逻辑部件处在怎样一种状态，这种状态会像某种先决条件一样影响后面的操作。控制标志是人为设置的，指令系统中有专门的指令用于控制标志的设置和清除，每个控制标志都对某一种特定的功能起控制作用。

状态标志有 6 个，即 SF、ZF、PF、CF、AF 和 OF。

符号标志 SF (Sign Flag)：它和运算结果的最高位相同。我们知道，当数据用补码表示时，负数的最高位为 1，所以符号标志指出了前面的运算执行后的结果是正还是负。

零标志 ZF (Zero Flag)：如果当前的运算结果为零，则零标志为 1；如果当前的运算结果为非零，则零标志为 0。

奇/偶标志 PF (Parity Flag)：如果运算结果的低 8 位中所含的 1 的个数为偶数，则 PF 为 1，否则为 0。

进位标志 CF (Carry Flag)：当执行一个加法运算使最高位产生进位时，或者执行一个减法运算引起最高位产生借位时，则 CF 为 1。除此之外，循环指令也会影响这一标志，这在后面还会讨论。

辅助进位标志 AF (Auxiliary Carry Flag)：当加法运算时，如果第三位往第四位有进位，或者当减法运算时，如果第三位从第四位有借位，则 AF 为 1。辅助进位标志一般在 BCD 码运算中作为是否进行十进制调整的判断依据。

溢出标志 OF (Overflow Flag)：当运算过程中产生溢出时，会使 OF 为 1。所谓溢出，就是当字节运算的结果超出了范围 $-128 \sim +127$ ，或者当字运算的结果超出了范围 $-32768 \sim +32767$ 时称为溢出。计算机在进行加法运算时，每当判断出低位往最高有效位产生进位，而最高有效位往前没有进位时，便得知产生了溢出，于是 OF 为 1；或者反过来，每当判断出低位往最高位无进位，而最高位往前却有进位时，便得知产生了溢出，于是 OF 为 1。在减法运算时，每当判断出最高位需要借位，而低位并不向最高位产生借位时，OF 置 1；或者反过来，每当判断出低位从最高位有借位，而最高位并不需要从更高位借位时，OF 置 1。

为对上述状态标志有更具体的了解，举两个例子。

比如，执行下面两个数的加法：

0010	0011	0100	0101
+0011	0010	0001	1001
0101	0101	0101	1110

由于运算结果的最高位为 0，所以，SF=0；而运算结果本身不为 0，所以，ZF=0；低 8 位所含的 1 的个数为 5 个，即有奇数个 1，所以，PF=0；由于最高位没有产生进位，所以，CF=0；又由于第三位没有往第四位产生进位，所以，AF=0；由于低位没有往最高位产生进位，最高位往前也没有进位，所以，OF=0。

又比如，执行下面两个数的加法：

0101	0100	0011	1001
+0100	0101	0110	1010
1001	1001	1010	0011

显然，由于运算结果的最高位为 1，所以，SF=1；由于运算结果本身不为 0，所以 ZF=0；由于低 8 位所含的 1 的个数为 4 个，即含有偶数个 1，所以，PF=1；由于最高位没有往前产生进位，所以，CF=0；运算过程中，第三位往第四位产生了进位，所以，AF=1；由于低位往最高位产生了进位，而最高位没有往前产生进位，所以 OF=1。

当然，在绝大多数情况下，一次运算后，并不对所有标志进行改变，程序也并不需要对所有的标志作全面的关注。一般只是在某些操作之后，对其中某个标志进行检测。

控制标志有 3 个，即 DF、IF、TF。

方向标志 DF (Direction Flag)：这是控制串操作指令用的标志。如果 DF 为 0，则串操作过程中地址会不断增值；反之，如果 DF 为 1，则串操作过程中地址会不断减值。

中断标志 IF (Interrupt Enable Flag)：这是控制可屏蔽中断的标志。如果 IF 为 0，则 CPU 不能对可屏蔽中断请求作出响应；如果 IF 为 1，则 CPU 可以接受可屏蔽中断请求。

跟踪标志 TF (Trap Flag)：如果 TF 为 1，则 CPU 按跟踪方式执行指令。

这些控制标志一旦设置之后，便对后面的操作产生控制作用。

2.1.3 总线接口部件和执行部件的动作管理

总线接口部件和执行部件并不是同步工作的，但是，两者的动作管理仍然是有原则的，体现在下面几个方面：

① 每当 8086 的指令队列中有 2 个空字节，或者 8088 的指令队列中有 1 个空字节时，总线接口部件就会自动把指令取到指令队列中。

② 每当执行部件准备执行一条指令时，它会从总线接口部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者输入/输出设备，那么，执行部件就会请求总线接口部件进入总线周期去完成访问内存或者输入/输出端口的操作；如果此时总线接口部件正好处于空闲状态，那么，会立即响应执行部件的总线请求。但有时会遇到这样的情况，执行部件请求总线接口部件访问总线时，总线接口部件正在将某个指令字节取到指令队列中，此时，总线接口部件将首先完成这个取指令的总线周期，然后再去响应执行部件发出的访问总线的请求。

③ 当指令队列已满,而且执行部件对总线接口部件又没有总线访问请求时,总线接口部件便进入空闲状态。

④ 在执行转移指令、调用指令和返回指令时,下面要执行的指令就不是在程序中紧接着排列的那条指令了,而总线接口部件往指令队列装入指令时,总是按顺序进行的,这样,指令队列中已经装入的字节就没有用了。遇到这种情况,指令队列中的原有内容被自动清除,总线接口部件会接着往指令队列中装入另一个程序段中的指令。

为了更深入地了解 8086 和 8088 的工作特点,我们来比较一下 8086/8088 系统与传统的计算机在工作方式上有什么不同。

传统的计算机都是按照下面这样的步骤来工作的:

① 从指令指针所指的内存单元中取一条指令送到指令寄存器。

② 对指令进行译码,而指令指针进行增值,以指向下一条指令。

③ 执行指令。如果所执行的是转移指令、调用指令或者返回指令,则重新设置指令指针的值,以指向下一条要执行的指令。

可见,传统的计算机在执行指令时,总是相继地进行提取指令和执行指令的动作,也就是说,指令的提取和执行是串行进行的。

相比之下,在 8086/8088 中,指令的提取和执行是分别由总线接口部件和执行部件完成的,总线控制逻辑和指令执行逻辑之间既互相独立又互相配合。正是这种互相配合但又非同步的工作方式,使得 8086/8088 可以在执行指令的同时进行提取指令的操作。在 8086 或 8088 CPU 中,执行部件可以不停地执行事先已经进入指令队列中的指令。只有当遇到转移指令、调用指令或返回指令时,或者当某一条指令的执行过程中,需要访问内存的次数过于频繁,以至于总线接口部件没有空闲从内存将指令提取到指令队列中时,才需要执行部件等待总线接口部件提取指令。而这些情况相对来说是较少发生的。

8086/8088 CPU 中,总线接口部件和执行部件的这种并行工作方式,有力地提高了工作效率,这也正是 8086/8088 成功的原因之一,并被用在更高档 CPU 的设计中。

2.1.4 8086 的总线周期的概念

为了取得指令或传送数据,就需要 CPU 的总线接口部件执行一个总线周期。为了便于叙述后面的内容,在此,先对总线周期的概念作一个介绍。在讲完 8086 的基本配置以后,再详细地讲解总线操作。

在 8086/8088 中,一个最基本的总线周期由 4 个时钟周期组成,时钟周期是 CPU 的基本时间计量单位,它由计算机主频决定。比如,8086 的主频为 5MHz,1 个时钟周期就是 200ns;8086-1 的主频为 10MHz,1 个时钟周期为 100ns。在 1 个最基本的总线周期中,习惯上将 4 个时钟周期分别称为 4 个状态,即 T_1 状态、 T_2 状态、 T_3 状态和 T_4 状态。

① 在 T_1 状态,CPU 往多路复用总线上发出地址信息,以指出要寻址的存储单元或外设端口的地址。

② 在 T_2 状态,CPU 从总线上撤消地址,而使总线的低 16 位浮置成高阻状态,为传输数据作准备。总线的最高 4 位 ($A_{19} \sim A_{16}$) 用来输出本总线周期状态信息。这些状态信息用来表示中断允许状态、当前正在使用的段寄存器名等。

③ 在 T_3 状态,多路总线的高 4 位继续提供状态信息,而多路总线的低 16 位 (8088 则为低 8 位) 上出现由 CPU 写出的数据或者 CPU 从存储器或端口读入的数据。

④ 在有些情况下，外设或存储器速度较慢，不能及时地配合 CPU 传送数据。这时，外设或存储器会通过“READY”信号线在 T_3 状态启动之前向 CPU 发一个“数据未准备好”信号，于是 CPU 会在 T_3 之后插入 1 个或多个附加的时钟周期 T_w 。 T_w 也叫等待状态，在 T_w 状态，总线上的信息情况和 T_3 状态的信息情况一样。当指定的存储器或外设完成数据传送时，便在“READY”线上发出“准备好”信号，CPU 接收到这一信号后，会自动脱离 T_w 状态而进入 T_4 状态。

⑤ 在 T_4 状态，总线周期结束。

需要指出，只有在 CPU 和内存或 I/O 接口之间传输数据，以及填充指令队列时，CPU 才执行总线周期。可见，如果在 1 个总线周期之后，不立即执行下 1 个总线周期，那么，系统总线就处在空闲状态，此时，执行空闲周期。

在空闲周期中，可以包含 1 个时钟周期或多个时钟周期。这期间，在高 4 位上，CPU 仍然驱动前一个总线周期的状态信息，而且，如果前一个总线周期为写周期，那么，CPU 会在总线低 16 位上继续驱动数据信息；如果前一个总线周期为读周期，则在空闲周期中，总线低 16 位处于高阻状态。

图 2.2 表示了一个典型的总线周期序列。




图 2.2 典型的 8086 总线周期序列

2.2 8086 的引脚信号和工作模式

2.2.1 最小模式和最大模式的概念

为了尽可能适应各种各样的使用场合，在设计 8086/8088 CPU 芯片时，使它们可以在两种模式下工作，即最小模式和最大模式。

所谓最小模式，就是在系统中只有 8086 或者 8088 一个微处理器。在这种系统中，所有的总线控制信号都直接由 8086 或 8088 产生，因此，系统中的总线控制电路被减到最少。这些特征就是最小模式名称的由来。

最大模式是相对最小模式而言的。最大模式用在中等规模的或者大型的 8086/8088 系统中。在最大模式系统中，总是包含有两个或多个微处理器，其中一个主处理器就是 8086 或者 8088，其他的处理器称为协处理器，它们是协助主处理器工作的。

和 8086/8088 配合的协处理器有两个，一个是数值运算协处理器 8087，一个是输入/输出协处理器 8089。

8087 是一种专用于数值运算的处理器，它能实现多种类型的数值操作，比如高精度的整数和浮点运算，也可以进行超越函数（如三角函数、对数函数）的计算。在通常情况下，这

些运算往往通过软件方法来实现，而 8087 是用硬件方法来完成这些运算的，所以，在系统中加入协处理器 8087 之后，会大幅度地提高系统的数值运算速度。

8089 在原理上有点像带有两个 DMA 通道的处理器，它有一套专门用于输入/输出操作的指令系统，但是，8089 又和 DMA 控制器不同，它可以直接为输入/输出设备服务，使 8086 或 8088 不再承担这类工作。所以，在系统中增加协处理器 8089 后，会明显提高主处理器的效率，尤其是在输入/输出频繁的场所。

关于 8086/8088 到底工作在最大模式还是最小模式，这完全由硬件决定。

2.2.2 8086/8088 的引脚信号和功能

图 2.3 是 8086 和 8088 的引脚信号图。




图 2.3 8086/8088 的引脚信号 (括号中为最大模式时引脚名)

(a) 8086 的引脚信号; (b) 8088 的引脚信号

对于 8086/8088 的引脚信号，首先要注意下列几点：

① 8086/8088 的数据线和地址线是复用的，所以常把 8086/8088 的总线称为多路总线，即某一时候总线上出现的是地址，另一时候，总线上出现的是数据。正是这种引脚的分时使用方法才能使 8086/8088 用 40 条引脚实现 20 位地址、16 位数据及众多的控制信号和状态信号的传输。不过 8086 和 8088 是有差别的，由于 8088 只能传输 8 位数据，所以 8088 只有 8 个地址引脚兼为数据引脚；而 8086 是按 16 位传输数据的，所以有 16 个地址/数据复用引脚。

② 除了第 28 腿和第 34 腿以外，8086 和 8088 的控制线引脚定义是一样的。在最小模式时，8088 的第 28 腿为 $\overline{M}/IO$ ，而 8086 的第 28 腿为 $M/\overline{IO}$ 。这是为了使 8088 和 Intel 系列的 8 位微处理器 8080/8085 兼容。8086 的第 34 腿为 $\overline{BHE}/S_7$ ，而 8088 的第 34 腿为 SS_0 。这是因

为 8086 有 16 根数据线, 可用高 8 位数据线传送 1 个字节, 也可用低 8 位数据线传送 1 个字节, 还可一次传送 1 个字, $\overline{\text{BHE}}$ 信号就是用来区分这几类传输的。8088 只能进行 8 位传输, 所以第 34 腿只用来指出状态信息, 而不作复用。

③ 第 21 腿 (RESET) 是输入复位信号用的。大部分计算机系统中都有一根对系统进行启动的复位线, 复位线和系统中所有的部件相连。在系统开机时, 有一个脉冲发送到复位线上, 表示现在系统进行启动, 此时, CPU 和各部件都会接收到这个复位脉冲; 此外, 在操作员按下 RESET 键时, 也会有一个复位脉冲发送到复位线上, 使系统重新启动。复位脉冲的有效电平为高电平。

当然, 我们很关心 CPU 的启动状态到底是什么样的。

在 8086/8088 系统中, CPU 被启动后, 处理器的标志寄存器、指令指针寄存器 IP、段寄存器 DS、SS、ES 和指令队列都被清除, 但是代码段寄存器 CS 被设置为 FFFFH。因为 $\text{IP} = 0000$, 而 $\text{CS} = \text{FFFFH}$, 所以, 此后, 8086/8088 将从地址 FFFF0H 开始执行指令。通常, 在安排内存区域时, 将高地址区作为只读存储区, 而且, 在 FFFF0H 单元开始的几个单元中放一条无条件转移指令, 转到一个特定的程序中。这个程序往往实现系统初始化、引导监控程序或者引导操作系统等功能, 这样的程序叫做引导和装配程序。

④ 第 22 引腿用于从内存或 I/O 接口往 CPU 输入“准备好” (READY) 信号。“准备好”信号用来告诉 CPU, 在下一个时钟周期中, 内存或外设接口将在总线上放一个输入数据; 或者将在下一个时钟周期中, 内存或外设完成从数据总线上接收一个数据。不管是输入还是输出, CPU 和总线控制逻辑电路都会在下一个时钟周期后, 完成当前的总线周期。有关时钟周期和总线周期的含义, 已在前面说明。

⑤ 第 23 腿 ($\overline{\text{TEST}}$) 是在多处理器系统中使用的, 后面我们再作具体讲述。第 32 腿 ($\overline{\text{RD}}$) 指出当前要执行一个输入操作。在最小模式中, 第 32 腿还和第 28 腿 (8086 中为 $\text{M}/\overline{\text{IO}}$, 8088 中为 $\overline{\text{M}}/\text{IO}$) 一起使用, 以区分当前进行的是 CPU 和内存之间的数据传输还是 CPU 和 I/O 接口之间的数据传输。第 29 腿在最小模式中用来指出将要执行一个输出操作, 并且和第 28 腿 ($\text{M}/\overline{\text{IO}}$ 或 $\overline{\text{M}}/\text{IO}$) 一起指出是往内存单元写数据还是往 I/O 接口写数据。

⑥ 高 4 位地址和状态线复用。在总线周期的前一部分时间, $\text{A}_{19}/\text{S}_6 \sim \text{A}_{16}/\text{S}_3$ 腿用来输出高 4 位地址, 在总线周期的其余部分时间, 则用来输出状态信息。

下面, 我们逐一介绍 8086/8088 各引腿信号。

1. GND、 V_{CC} , 地和电源

第 1、20 腿为地; 第 40 腿为电源, 8086 和 8088 均用单一的 +5V 电压。

2. $\text{AD}_{15} \sim \text{AD}_0$ (Address Data Bus) 地址/数据复用引腿, 双向工作

第 2~16 腿分别为 $\text{AD}_{14} \sim \text{AD}_0$, 第 39 腿为 AD_{15} 。需要说明, 在 8088 中, 高位地址线实际上不作复用, 它们只用来输出地址, 称为 $\text{A}_{15} \sim \text{A}_8$ 。

作为复用引腿, 在总线周期的 T_1 状态用来输出要访问的存储器或 I/O 端口的地址, $\text{T}_2 \sim \text{T}_3$ 状态, 对读周期来说, 是处于浮空状态, 而对写周期来说, 则是传输数据。

需要特别指出, 在 8086 系统中, 常将 AD_0 信号作为低 8 位数据的选通信号, 因为每当 CPU 和偶地址单元或偶地址端口交换数据时, 在 T_1 状态, AD_0 引腿传送的地址信号必定为低电平, 在其他状态, 则用来传送数据。而 CPU 的传输特性决定了只要是和偶地址单元或偶地址端口交换数据, 那么, CPU 必定通过总线低 8 位即 $\text{AD}_7 \sim \text{AD}_0$ 传输数据。可见, 如果在总线周期的 T_1 状态, AD_0 为低电平, 实际上就指示了在这一总线周期中, CPU 将用总线低 8 位

和偶地址单元或偶地址端口交换数据。因此，AD₀和下面讲到的 $\overline{\text{BHE}}$ 类似，可以用来作为接于数据总线低 8 位上的 8 位外设接口芯片的选通信号。这一点，在后面讲述接口芯片的章节中会作进一步的说明。

AD₁₅~AD₀在 CPU 响应中断时，以及系统总线“保持响应”时，都被浮置为高阻状态。

3. A₁₉/S₆~A₁₆/S₃ (Address/Status) 地址/状态复用引腿，输出

第 35~38 腿分别为 A₁₉/S₆~A₁₆/S₃，这些引腿在总线周期的 T₁状态，用来输出地址的最高 4 位，在总线周期的 T₂、T₃、T_w和 T₄状态时，用来输出状态信息。

其中 S₆为 0 用来指示 8086/8088 当前与总线相连，所以，在 T₂、T₃、T_w和 T₄状态，8086/8088 总是使 S₆等于 0，以表示 8086/8088 当前连在总线上。

S₅表明中断允许标志的当前设置，如为 1，表示当前允许可屏蔽中断请求，如为 0，则禁止一切可屏蔽中断。

S₄和 S₃合起来指出当前正在使用哪个段寄存器，具体规定如表 2.1 所示。

表 2.1 S₄、S₃的代码组合和对应的含义

S ₄	S ₃	含 义
0	0	当前正在使用 ES
0	1	当前正在使用 SS
1	0	当前正在使用 CS，或者未用任何段寄存器
1	1	当前正在使用 DS

当系统总线处于“保持响应”状态时，A₁₉/S₆~A₁₆/S₃被浮置为高阻状态。

4. $\overline{\text{BHE}}$ /S₇ (Bus High Enable/Status) 高 8 位数据总线允许/状态复用引腿，输出

在总线周期的 T₁状态，8086 在 $\overline{\text{BHE}}$ /S₇引腿输出 $\overline{\text{BHE}}$ 信号，表示高 8 位数据线 D₁₅~D₈上的数据有效；在 T₂、T₃、T₄及 T_w状态， $\overline{\text{BHE}}$ /S₇引腿输出状态信号 S₇，不过，在当前的芯片 (8086、8086-1、8086-2) 设计中，S₇并未被赋予任何实际意义。

$\overline{\text{BHE}}$ 信号和 A₀合起来告诉连接在总线上的存储器和接口，当前的数据在总线上将以何种格式出现。归纳起来，一共有如表 2.2 所示的 4 种格式。

表 2.2 $\overline{\text{BHE}}$ 和 A₀的代码组合和对应的操作

$\overline{\text{BHE}}$	A ₀	操 作	所用的数据引腿
0	0	从偶地址开始读/写一个字	AD ₁₅ ~AD ₀
1	0	从偶地址单元或端口读/写一个字节	AD ₇ ~AD ₀
0	1	从奇地址单元或端口读/写一个字节	AD ₁₅ ~AD ₈
0	1	从奇地址开始读/写一个字	AD ₁₅ ~AD ₈
1	0	(在第一个总线周期，将低 8 位数字送到 AD ₁₅ ~AD ₈ ，在第二个总线周期，将高 8 位数字送到 AD ₇ ~AD ₀)	AD ₇ ~AD ₀

在 8086 系统中, 如果要读/写从奇地址单元开始的一个字, 需要用 2 个总线周期, 这是特别要指出的一点。

在 8088 中, 第 34 腿不是 $\overline{\text{BHE}}/\text{S}_7$, 而是被赋予另外的信号。在最大模式时, 此引脚恒为高电平; 在最小模式中, 则为 $\overline{\text{SS}}_0$, 它和 $\text{DT}/\overline{\text{R}}/\overline{\text{M}}/\text{IO}$ 一起决定了 8088 芯片当前总线周期的读/写动作。

5. NMI (Non-Maskable Interrupt) 非屏蔽中断输入引脚

非屏蔽中断信号是一个由低到高的上升沿。这类中断不受中断允许标志 IF 的影响, 也不能用软件进行屏蔽。每当 NMI 端进入一个正沿触发信号时, CPU 就会在结束当前指令后, 执行对应于中断类型为 2 的非屏蔽中断处理程序。

6. INTR (Interrupt Request) 可屏蔽中断请求信号输入

第 18 腿为可屏蔽中断请求信号输入端。可屏蔽中断请求信号为高电平有效。CPU 在执行每条指令的最后一个时钟周期会对 INTR 信号进行采样, 如果 CPU 中的中断允许标志为 1, 并且又接收到 INTR 信号, 那么, CPU 就会在结束当前指令后, 响应中断请求, 执行一个中断处理子程序。

7. $\overline{\text{RD}}$ (Read) 读信号输出

第 32 腿为读信号输出端, 此信号指出将要执行一个对内存或 I/O 端口的读操作。具体到底是读取内存单元中的数据还是 I/O 端口中的数据, 这决定于 $\text{M}/\overline{\text{IO}}$ 信号。在一个执行读操作的总线周期中, $\overline{\text{RD}}$ 信号在 T_2 、 T_3 和 T_w 状态均为低电平。在系统总线进入“保持响应”期间, $\overline{\text{RD}}$ 引脚被浮置为高阻状态。

8. CLK (Clock) 时钟输入

第 19 腿为时钟输入端, 8086 和 8088 要求时钟信号的占空比为 33%, 即 1/3 周期为高电平, 2/3 周期为低电平。8086 和 8088 的时钟频率要求为 5MHz, 8086-1 的时钟频率为 10MHz, 8086-2 的时钟频率则为 8MHz。时钟信号为 CPU 和总线控制逻辑电路提供定时手段。

9. RESET (Reset) 复位信号输入

第 21 腿为复位信号输入端, 高电平有效。8086/8088 要求复位信号至少维持 4 个时钟周期的高电平才有效。复位信号来到后, CPU 便结束当前操作, 并对处理器标志寄存器、IP、DS、SS、ES 及指令队列清零, 而将 CS 设置为 FFFFH。当复位信号变为低电平时, CPU 从 FFFF0H 开始执行程序。

10. READY (Ready) “准备好” 信号输入

第 22 腿为“准备好”信号输入端。“准备好”信号是由所访问的存储器或者 I/O 设备发来的响应信号, 高电平有效。“准备好”信号有效时, 表示内存或 I/O 设备准备就绪, 马上就可进行一次数据传输。CPU 在每个总线周期的 T_3 状态开始对 READY 信号进行采样。如果检测到 READY 为低电平, 则在 T_3 状态之后插入等待状态 T_w 。在 T_w 状态, CPU 也对 READY 进行采样, 如 READY 仍为低电平, 则会继续插入 T_w , 所以, T_w 可以插入 1 个或多个。直到 READY 变为高电平后, 才进入 T_4 状态, 完成数据传送过程, 从而结束当前总线周期。

11. $\overline{\text{TEST}}$ (Test) 测试信号输入

第 23 腿为测试信号输入端, 低电平有效。 $\overline{\text{TEST}}$ 信号是和指令 WAIT 结合起来使用的, 在 CPU 执行 WAIT 指令时, CPU 处于空转状态进行等待; 当 8086 的 $\overline{\text{TEST}}$ 信号有效时, 等待状态结束, CPU 继续往下执行被暂停的指令。后面, 我们要讲到, WAIT 指令是用来使处理器与外部硬件同步用的。

12. $MN/\overline{MX}$ (Minimum/Maximum Mode Control) 最小/最大模式控制信号输入

第 33 腿为最小模式和最大模式的选择控制端, 它决定了 8086/8088 到底工作在最小模式, 还是工作在最大模式。如果此引腿固定接为 +5V, 则 CPU 处于最小模式; 如果接地, 则 CPU 处于最大模式。

上述信号是 8086/8088 工作在最小模式和最大模式时都要用到的。此外, 8086/8088 第 24~31 腿还有 8 个控制信号, 它们在最小模式和最大模式下有不同的名称和定义。

2.2.3 最小模式

当 8086/8088 的第 33 腿 $MN/\overline{MX}$ 固定接到 +5V 时, 就处于最小工作模式。在最小模式下, 第 24~31 腿的信号含义如下。

1. $\overline{INTA}$ (Interrupt Acknowledge) 中断响应信号输出

在最小模式下, 第 24 腿作为中断响应信号的输出端, 用来对外设的中断请求作出响应。对于 8086/8088 来讲, $\overline{INTA}$ 信号实际上是位于连续周期中的两个负脉冲, 在每个总线周期的 T_2 、 T_3 和 T_w 状态, $\overline{INTA}$ 端为低电平。第一个负脉冲通知外部设备的接口, 它发出的中断请求已经得到允许; 外设接口收到第二个负脉冲后, 往数据总线上放中断类型码, 从而 CPU 便得到了有关此中断请求的详尽信息。

2. ALE (Address Latch Enable) 地址锁存允许信号输出

第 25 腿在最小模式下为地址锁存允许信号输出端, 这是 8086/8088 提供给地址锁存器 8282/8283 的控制信号, 高电平有效。在任何一个总线周期的 T_1 状态, ALE 输出有效电平, 以表示当前在地址/数据复用总线上输出的是地址信息, 地址锁存器将 ALE 作为锁存信号, 对地址进行锁存。要注意的是 ALE 端不能浮空。

3. $\overline{DEN}$ (Data Enable) 数据允许信号

第 26 腿在最小模式下作为数据允许信号输出端。在用 8286/8287 作为数据总线收发器时, $\overline{DEN}$ 为收发器提供一个控制信号, 表示 CPU 当前准备发送或接收一个数据。总线收发器将 $\overline{DEN}$ 作为输出允许信号。

$\overline{DEN}$ 信号的电平输出情况如下: 在每个存储器访问周期和 I/O 访问周期为低电平, 即有效电平; 在中断响应周期, 也为有效电平。不过, 如果是读周期或者是中断响应周期, $\overline{DEN}$ 在 T_2 状态的中间开始有效, 并且一直保持到 T_4 状态的中间; 如果是写周期, $\overline{DEN}$ 在 T_2 状态的一开始就成为有效电平, 并且, 一直保持到 T_4 状态的中间。在 DMA 方式时, $\overline{DEN}$ 被浮置为高阻状态。

4. $DT/\overline{R}$ (Data Transmit/Receive) 数据收发信号输出

第 27 腿在最小模式中作为数据收发方向的控制信号。在使用 8286/8287 作为数据总线收发器时, $DT/\overline{R}$ 信号用来控制 8286/8287 的数据传送方向。如果 $DT/\overline{R}$ 为高电平, 则进行数据发送; 如果 $DT/\overline{R}$ 为低电平, 则进行数据接收。在 DMA 方式时, $DT/\overline{R}$ 被浮置为高阻状态。

5. $M/\overline{IO}$ (Memory/Input and Output) 存储器/输入输出控制信号输出

第 28 腿在最小模式下作为区分 CPU 进行存储器访问还是输入/输出访问的控制信号。在 8086 中, 如为高电平, 表示 CPU 和存储器之间进行数据传输; 如为低电平, 表示 CPU 和输入/输出端口之间进行数据传输。一般在前一个总线周期的 T_4 状态, $M/\overline{IO}$ 就成为有效电平, 然后开始一个新的总线周期。在此周期中, $M/\overline{IO}$ 一直保持有效电平, 直到本周期的 T_4 状态为止。在 DMA 方式时, $M/\overline{IO}$ 被浮置为高阻状态。在 8088 中, 此引腿的电平状态与 8086 相反。