


CPU/SOC 及外围电路应用设计 —— 基于 FPGA/CPLD

林容益 编著



北京航空航天大学出版社



内附光盘

CPU/SOC 及外围电路应用设计 ——基于 FPGA/CPLD

林容益 编著

北京航空航天大学出版社

内 容 简 介

本书详尽介绍了简易 8 位 CPU(含 RISC)架构体系开发、设计及模拟测试的方法,各种 CPU 的外围设计模拟测试和 CPU 连接架构成单片机及 SOC 的方法。同时也对现代高速 16/32 位 CPU 架构体系开发测试和实例以及现代 SOPC 发展平台作了详尽的介绍分析,并配有例题程序光盘一张,方便读者学习使用。

本书可作为电子、电机、计算机、控制等专业的学生和从事 VLSI、CPU、SOC 芯片设计应用的科研人员的参考用书。

图书在版编目(CIP)数据

CPU/SOC 及外围电路应用设计:基于 FPGA/CPLD/林容益编著. —北京:北京航空航天大学出版社,2004.7

ISBN 7-81077-432-8

I. C… II. 林… III. 微处理器—电路设计
IV. TP332

中国版本图书馆 CIP 数据核字(2004)第 047168 号

本书中文简体字版由台湾全华科技图书股份有限公司独家授权,仅限于中国大陆地区出版发行。
北京市版权局著作权合同登记号 图字:01-2003-7744

CPU/SOC 及外围电路应用设计——基于 FPGA/CPLD

林容益 编著

责任编辑 朱伟锋

*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(100083) 发行部电话:010-82317024 传真:010-82328026

<http://www.buaapress.com.cn> E-mail: bhpress@263.net

涿州市新华印刷有限公司印装 各地书店经销

*

开本:787×1092 1/16 印张:32.5 字数:832 千字

2004 年 7 月第 1 版 2004 年 7 月第 1 次印刷 印数:5 000 册

ISBN 7-81077-432-8 定价:55.00 元(含光盘 1 张)

序 言

现代数字电路的发展速度很快,尤其是高速度大容量的可编程逻辑元件装置不断的推陈出新,对应延时为 200 万门纳秒,采用 $0.13\ \mu\text{m}$ 技术的 PLD 元件不断的开发推出,使得数字电路规划设计及实现相当简洁方便。各种高速外围如 VGA 显示器、PCI Bus、MAC 网络、USB、I²C、SCI 等等外围接口的规划设计或芯片化的合成都显得一蹴可及。尤其对简易 8 位或 16 位单片机结构设计与发展,进而对于 32 位高功能的 CPU 开发设计,采用这种高集成度的 CPLD/FPGA 搭配各种高性能开发纠错软件的方法,是开始电子科技扎根的必要开发技术,因而成为主要的发展目标。

数字通信、医疗影像、数字电视、高传真多声道数字音响 AC3、MPEG 3/4、语音压缩解压缩、数字影像处理、辨识系统、雷达声纳、地震检测分析、各种矿产探勘等,以及工业控制、电力控制等,这些领域都可以采用数字信号处理技术。举一个很明显的例子,若要将类似的影音加以压缩是难以实现的或许会相当麻烦,但是转成数字信号后,就可根据数码格式加以分析运算来压缩数据进行保存或交流。这样不但节省空间时间,且可采用数字滤波器使得干扰性较少。这些应用领域都采取了数字信号控制处理的技术,其特有的数学演算技巧,都是 DSP 处理器的重要提升领域,但在哪个频率范围开始跨入数字化处理呢?若是以一般 MCU 来串行处理最多也仅可达到 1 MHz 的信号,高于此频率则需要大量的硬件来平行运算处理。因此使用一个高速运算的 MCU 搭配硬件构成的各种元件合成在一个芯片内,这就是现代 SOC(System On a Chip)所追求的主要技术发展方向,并包括外围的驱动操作系统 OS(Operation System)以及应用驱动软件构成,实为现代数字化高科技化的不可或缺的应用装置。

针对各种数字化所需要的大量运算处理,例如快速傅立叶转换运算(FFT)、有限脉冲(FIR)、无限脉冲(IIR)以及数字前向误差校正(FEC)、维特比(Viterbi)调制解调,以及 PID 控制器、编码器运算、功率检测运算处理等等,都需要极高速的乘加运算能力,并具有存储器数据指针移位运算的能力。各种数字信号演算方法的相继提出使得数字运算更加简洁快速。像这样需要高速、高精确度的运算器,必须以 CPLD/FPGA 硬件直接执行平行运算处理,但成本相当高,或是采用多个的运算专用(如 FFT、FIR 芯片)硬件模块来执行。

由以上得到一个结论,就是极高速必须采用硬件直接予以运算处理,或用芯片组来构成,中高速则采用多个 DSP MCU 作平行运算处理,一般的语音处理则采用较新的单个 DSP MCU 就绰绰有余了。假如将高效率运算的 DSP MCU 再搭配高速可平行运算的高灵活性硬件 CPLD/FPGA 则能发挥更高的效率,就如同 PC 中的 CPU 搭配高速外围的芯片组一样。对应较高速的信号可由 CPLD/FPGA 作前导取指或初步处理运算后,再交给 DSP CPU 来处理,或者是 DSP CPU 处理前后的信号可交给此 CPLD/FGPA 对外处理以便分摊 CPU 的工作,提高信号处理的效率,这也是近代数字化电路架构的主流。作者所设计规划的就是高集成度 FPGA/CPLD 微控器及其外围设计开发控制系统,这也是本系统设置及本书阐述的最主要目的。

要达到良好的数字信号处理功能,首先必须对高速,且灵活性极强的现代可编程硬件结构

电路 CPLD/FPGA 有相当的认识,本书利用 FPGA/CPLD 进行各种简易 8/16 位 CPU 的设计开发模拟和测试实验,接着介绍各种接口电路的设计规划和模拟测试,然后再详细说明了 CPU 作存储器映射或独立的 I/O 作连接规划控制的方法,紧跟着介绍现代各种单片机的架构及其规划应用,令读者了解现代各种单片机 MCU 的设计开发方法及其将来的发展方向。使用这些微控器来编写应用及控制程序,若能以其架构为着眼点来进入当然是驾轻就熟,实在是开发或应用单片机不可或缺的技术入门基础。

本书对现代多功能的 16/32 位 CPU,如 MIPS、ARM、TI 的 TMS320C5000 或 TMS320C600 系列等具有平行运算能力的 CPU 等架构都进行了详细的分析说明。尤其对 ARM 的架构分析、SOC 系统芯片的开发硬件及软件开发平台等都进行了详细的介绍,更列举了现代数字广播系统 DAB 对应于 TI 的专用 SOC 芯片 DRE200 的应用,并介绍了 TI 的 ARM9 和 TMS320C55 及各种外围元器件所构成的 SOC 芯片 OMAP5910/19 等的功能。而针对要自行发展 SOC 硬件架构的设计开发平台,则介绍 ALTERA 的 Excalbur 芯片组及高速 AD/DA 接口的 SOPC 开发硬件平台和 QUTAS 的 SOPC 硬件(SOPCP Builder)开发软件工具等,是组成一个开发现代高速数字化 SOPC 的最佳途径。

本书对 32 位的 MIPS CPU 由简化架构的规划设计及模拟测试,到 5 层管线节架构下其对应所产生的数据冒险(Hazard)、程序转移的指令停止(Stall)等技术性处理及模拟测试都进行了深入的分析说明,并配合作者所设计的 SN-CPLDE3 实验测试平台和 EP1K100QC208-3 的 FPGA 主机板,以及显示监控模块,进行实验检测验证,读者将可快速地进入 CPU 微控器及外围和 SOC 芯片设计开发及应用控制领域。事半功倍是作者秉持的一贯原则。

本书内容共分成五大部分,说明如下:

1. 简易 8 位单片机的架构(含管线节)开发设计和测试实验。
2. 各种外围如 GPIO、CTC、PWM、UART、SCI、I²C、QEP、DB、VGA 及 ADC/DAC 等简易外围的设计开发和测试模拟。
3. 现代各种档次单片机微控器的架构功能及其发展应用。
4. 16/32 位 CPU(MIPS)及流水线等架构设计开发和模拟测试及应用。
5. 现代高性能平行处理 CPU 及 ARM 和 SOC 等芯片的架构分析及其开发硬件和软件平台介绍。

本书是台湾第一本针对 CPU 的架构及外围等设计开发测试技术的专业科技书。以引导方式深入浅出予以说明和模拟检测,相信是从事 CPU/SOC 芯片设计、VLSI 开发等的专业科技人员不可或缺的经典参考书。

编纂匆匆!虽一再地编校,缪误难免,祈请不吝指正!不胜感谢!

谨志于

正弦电子工业有限公司

移动电话(0939)-285809

台北市双园街十八巷二号一楼(02)2302-2574

集电公司

台北县三重市自强路四段八号五楼(02)2286772

2003/09/28

林容益 敬上

第 1 章 简单片机结构及其开发模拟测试	1
1-1 CPLD 设置 CPU 的 HDL 描述硬件结构说明	2
1-1-1 CPLD 设置 CPU 的 HDL 使用 LPM 模块简介	2
1-1-2 CPLD 设置 CPU 的 HDL 使用寄存器简介	3
1-1-3 程序存储器的设置设计及取指(Fetch)	4
1-1-4 程序存储器的取指(Fetch)	7
1-1-5 CPU 内部寄存器及数据的运算控制示意图	7
1-1-6 CPU 的 HDL 描述 I/O 设置及 PROM 设置控制	10
1-1-7 RISCPU3. TDF 完整电路描述	11
1-2 RISCPU3. TDF 电路测试及模拟	16
1-3 RISCPU3 结构特性讨论	22
1-4 流水线处理结构的高速 RISCPU4 简介	24
1-4-1 RISCPU4 流水线的指令取指 Fetch/Dec 解码	25
1-4-2 RISCPU4 流水线的运算单元读取及解码(OP/RD)电路	27
1-4-3 RISCPU4 流水线解码(OP/RD)控制信号输出电路	28
1-4-4 RISCPU4 流水线执行 EXE 控制电路	30
1-4-5 RISCPU4 流水线完整电路描述	31
1-4-6 RISCPU4 流水线电路功能的模拟检测	41
1-4-7 数据相依冒险的自动检测处理	44
1-4-8 实 例	46
1-4-9 结 论	47
第 2 章 灵活性指令码的单片机结构及开发模拟测试	50
2-1 16 位 PD 程序存储器 44 个精简指令 RISC 单片机指令结构简介	50
2-2 44 个精简指令 RISC 单片机的 I/O 构建及其与 CPU 的连接简介	54
2-2-1 16 位具输入比较和捕捉功能的计数计时器 CTC	54
2-2-2 12 位的脉冲宽调变 PWM 外围电路	56
2-2-3 PPIO 外围电路及 CNTP16 和 PWM12 对应 I/O 寄存器寻址联结控制	57
2-2-4 中断的处理及连接	58
2-3 具有相当功能的单片机 RISCPU8 电路设计与描述	61
2-3-1 RISCPU8. TDF 的 ALU 运算处理	62
2-3-2 RISCPU8. TDF 的解码及控制 Control 信号运算处理	65
2-3-3 RISCPU8. TDF 的程序转移及寄存器数据回写 WB 运算处理	66
2-4 RISCPU8. TDF 的完整程序描述处理	69
2-5 RISCPU8. TDF 的程序编写及模拟测试	80

2-6	RISCPU8. TDF 的程序编写及实例测试	89
2-6-1	EP1K50TC144-3 主机板和 SN-CPLDE3 测试实验器介绍	89
2-6-2	RISCPU8 的程序编写及实例测试	91
第 3 章	SOC 及强化外围的单片机结构和开发模拟测试	95
3-1	SOC 强化外围模块电路精简指令 RISC 单片机简介	95
3-2	硬件乘除法器及外加存储器的读写设置及连接和模拟测试	95
3-2-1	硬件乘除法器的设计设置及连接	95
3-2-2	外加存储器的读写控制设置及连接	98
3-2-3	乘除法器及外加存储器的读写模拟测试	100
3-2-4	精简指令 RISCPUA 的整体架构	104
3-2-5	讨 论	105
3-3	键盘扫描及 7 段 LED 显示和 LCD 字形显示器接口电路	106
3-3-1	硬件键盘扫描接口电路的设计	107
3-3-2	4 位 7 段 LED 扫描显示及硬件键盘扫描接口电路的连接	112
3-3-3	LCD 显示模块的驱动接口电路及其连接	115
3-4	简易的 VGA 屏幕显示控制接口电路	125
3-4-1	简易的色条产生器(Color Bar Generator)	128
3-4-2	简易的字形显示器(Character Generator)	129
3-5	简易串行非同步 UART 接口电路	134
3-5-1	波特率产生器(Baudrate Generator)	135
3-5-2	UART 的发送 TX 控制电路	138
3-5-3	UART 的接收 RX 控制电路	141
3-5-4	UART 的整合电路	146
3-6	I ² C 串行同步传输电路	157
3-7	SCI 串行同步传输电路	170
3-8	模拟比较器	175
3-9	ADC 转换电路	176
3-10	高速的 ADC 转换读取及寄存	181
3-10-1	ADC 的转换及读取控制设置	181
3-10-2	ADC 转换读取并予解码扫描显示于 7 段 LED 的控制	183
3-10-3	高速的 ADC 纪录储存后予以输出显示控制	185
3-11	电路的测试及实例	188
3-12	结 论	193
第 4 章	JTAG 及 DMA 和 QEP,DB 死区接口电路	194
4-1	JTAG 接口电路简介	194
4-1-1	JTAG 的边界电路扫描(Boundary Scan)	194
4-1-2	JTAG 的电路结构	198

4-1-3	简易的 JTAG 的电路结构设计及模拟	200
4-2	直接存储器读写 DMA(Direct Memory Access)接口电路	212
4-3	四象限编码器 QEP 检测及死区(Dead Band)控制接口电路	226
4-3-1	四象限编码器 QEP(Quard Encoder Port)检测	226
4-3-2	死区(Dead Band)控制设置电路	230
4-3-3	四象限编码器 QEP(Quard Encoder Port)检测计数接口电路	232
4-4	实验测试与实例	236
第 5 章	通用型单片机指令架构分析及特性简介	239
5-1	通用型单片机	239
5-2	改良型 8051 单片机系列	239
5-3	强化型 RISC AVR 单片机系列	241
5-4	全世界 8 位 MCU 居于第二位的 PIC 系列产品	248
5-4-1	含有模拟放大器 OPA 及 DAC 接口的特殊 PIC 单片机	252
5-4-2	含有 CAN 及 ADC, PWM 控制运算的 MCU 单片机	254
5-4-3	具有 DSP 的运算的 DSP MCU 单片机	256
5-5	TI 单片机 MSP430 芯片系列	268
5-5-1	MSP430F14X 的电路结构简介	269
5-5-2	MSP430F14X 的指令模态结构简介	270
5-5-3	MSP430F14X 特殊外围电路简介	277
5-6	DSP 单片机龙头 TI 的 TMS320C54X 系列	279
5-6-1	TMS320C542 的 CPU 结构	280
5-6-2	TMS320C542 寻址模式及其对应数据转载指令格式分析和分类	282
5-6-3	TMS320C54X 的流水线(Pipeline)指令运算	284
5-6-4	TMS320C54X 的外围电路	285
5-6-5	一个好的 DSP 开发软件	286
5-7	新加坡商 Cypress 的第一个含有 USB 外围单片机	287
5-7-1	USB 接口简介	291
5-7-2	新加坡 Cypress 的 PSoC 单片机	291
5-8	专为机电控制的 TMS320F24X DSP 单片机简介	294
5-9	练习	299
第 6 章	多重周期 CPU 的架构设计开发及模拟测试	300
6-1	SMCU 的架构设计设置及模拟测试	300
6-2	实际 SMCU 的 40 个指令以 VHDL 设计设置	302
6-3	实际 SMCU 的测试程序编辑及其对应模拟波形	314
6-4	SMCU6 的综合讨论	322
6-5	加入一个 16 位乘或除 16 位运算的 CPU	324
6-5-1	以 MAXPLUS2 的 MegaWinzard Plug-In Manager 建立乘除法器元	

件库	325
6-5-2 引入乘法器的电路描述	326
6-5-3 引入乘法器的电路模拟及测试	330
6-6 讨论及实例	332
第 7 章 MIPS 单一执行周期 CPU 架构设计设置及模拟测试	333
7-1 MIPS CPU 的指令架构说明	333
7-2 简化的 MIPS CPU 架构设计描述	336
7-2-1 Fetch 取指指令运算描述	337
7-2-2 Decode 指令解码运算描述	339
7-2-3 Control 控制信号的解码输出描述	341
7-2-4 Dmemory 数据寄存器的读写控制描述	343
7-2-5 指令执行 Exe 的执行描述	344
7-2-6 完整的简化 MIPS 组构描述	349
7-3 测试程序的编写	356
7-4 在 MAXPLUS2 的波形编辑模拟环境下作指令执行检测	357
7-5 练习和实例	363
第 8 章 流水线 MIPS 设计及转移冒险的处理和测试	365
8-1 简介	365
8-2 MIPS 流水线处理及设计描述	367
8-2-1 MIPS 流水线的取指 Fetch 及程序计数器 PC 的运算	370
8-2-2 MIPS 流水线的指令解码 ID 及寄存器内容的读写	374
8-2-3 MIPS 流水线的指令控制信号 Control 输出电路设计描述	378
8-2-4 MIPS 流水线的指令执行 Execute 电路设计描述	381
8-2-5 MIPS 流水线的数据存储器的读写控制 Dmemoryp 电路设计描述	386
8-2-6 MIPS 流水线的整合描述 MIPS2T.VHD 的电路设计描述	388
8-3 MIPS 流水线 CPU 的功能模拟及检测	394
8-4 流水线对应于数据序执行所产生的数据冒险(Harazard)	402
8-5 流水线数据冒险(Harazard)自动处理的电路结构描述及检测	408
8-5-1 在第 4 层的数据存储器读出 LW 运算流水线数据冒险自动处理	416
8-5-2 如 LW 运算流水线数据冒险的 STALL 寄存运算模拟测试	421
8-6 练习与实例	424
第 9 章 32 位存储器及寄存器的流水线 MIPS 结构	426
9-1 32 位存储器及寄存器的流水线 MIPS 简介	426
9-1-1 取指的 IFETC2TT4.VHD 的修改	426
9-1-2 指令解码及寄存器的数据读写 IDECODTT4.VHD 的修改	427
9-1-3 数据存储器读写 DMEMORYT4.VHD 的修改	428

9-1-4	程序执行的 EXECUTTT. VHD 的修改	428
9-1-5	主构 MIPS4TT. VHD 电路的描述	430
9-1-6	程序执行模拟测试	437
9-2	32 位流水线及冒险处理的 MIPS4TT. VHD 电路特性	443
9-3	LW 运算流水线数据冒险做暂停 STALL 处理	444
9-4	练习与实例	446
第 10 章	高级 MCU 结构分析及 ARM 简介	448
10-1	TMS320C67X DSP 单片机结构简介	448
10-1-1	TMS320C67X DSP 单片机流水线运算结构简介	451
10-1-2	TMS320C6X 系列 DSP 单片机指令运算码	455
10-2	当代极省电且为可变化指令架构的新一代 CPU 代表 ARM 简介	458
10-2-1	EARM 7TDMI 的特性	458
10-2-2	ARM 7TDMI 的电路架构	459
10-3	ARM 7TDMI 的指令运算架构	462
10-4	ARM 7TDMI 的指令架构	465
10-4-1	对应以 2 到 3 个运算寄存器作数据处理指令	466
10-4-2	对应以寄存器作数据读写及寻址索引指令	470
10-4-3	对应以寄存器进行半字符数据及带符号的数据读写及寻址索引指令	474
10-4-4	寄存器群进行字符区块对应 Rn 进行存储器间接寻址及索引内容数据 读写	475
10-4-5	以 Rn 进行内存间接寻址读取数据写入 Rd 后再被 Rm 写入的 SWP 指令	478
10-4-6	ARM 的乘法器及其乘加器指令	479
10-4-7	ARM 差值转移(Branch), Rx 间接转移和 PC 连接(Link)转移指令	480
10-4-8	间接寻址内存数据与寄存器内容数据互换 SWP 指令	483
10-4-9	ARM 的软件中断 SWI 指令	483
10-4-10	ARM 的协同处理器(Coprocessor)及其对应指令	485
10-5	THUMB 指令群	488
10-5-1	THUMB 的 ALU 运算指令群	491
10-5-2	THUMB 的立即数据运算指令群	493
10-5-3	THUMB 的寄存器内容数据移位后的数据载存指令	493
10-5-4	内存数据与寄存器内容数据载存指令	495
10-5-5	以寄存器内容为内存寻址与寄存器内容作读写指令	495
10-5-6	以 SP(R13)内容为内存寻址与寄存器内容进行读写指令	498
10-5-7	以 SP(R13)或 PC(R15)内容加上 10 位偏移值来设置寄存器指令	499
10-5-8	连续的对应多个寄存器和内存执行数据存取和 PUSH/POP 指令	500
10-5-9	有条件和无条件的程序转移(Branch)	501
10-5-10	软件设置程序中断 SWI 指令	503

10-6 涵盖 ARM 的系统芯片 SOC 简介 503

10-6-1 ATMEL 的 AT91M404XX 系列嵌入式 ARM 芯片 504

10-6-2 TI 的 TMS320VC5472 系列嵌入式 ARM 及 DSP 54X 系列 SOC
芯片 504

10-6-3 三星电子的 KS320C5000 系列嵌入式 ARM 系统 SOC 芯片 507

10-7 练习 509

第 1 章

简易单片机的结构及其开发模拟测试

16 位 PD 程序存储器 16 个精简指令 RISC 单片机简介

以 16 个双读取—写入的 DARAM 作为寄存器的操作单元(Operator),因此需要以 4 位来寻址,在 16 位的程序存储器 PD 中,其操作指令设计设置下列 3 种模式。

- 采用 3 个操作单元,即 RS,RT 和 RD 等会占用 12 位,而指令则仅有 4 位,最多的操作指令则有 16 种,为简化 CPU 结构以便说明,故此种参运算元指令大都是 ALU 的运算,如 ADD,SUB,AND,OR,XOR 等 5 个指令,其格式为

OP RT,RS,RD

- 寄存器与直接数据的操作模式,寄存器若为 8 位数据,则可直接与 8 位数据操作,因此单一操作单元 4 位与 8 位数据可直接作运算,如 ADD,SUB,AND,OR 等共 4 个,其格式为

OP Rd, Imm

- 分支程序:没有运算单元的指令,故除了 4 位的指令外分支程序寻址就有 12 位,分成条件的转移,如 JZ,JNZ,JC,JNC 等 4 种,以及无条件的转移,如 JMP 和子程序调用 CALL 和 RET 回主程序等共 7 种程序转移指令。

以上 16 个精简指令操作功能及格式如表 1-1 所列。

指令储存于程序存储器内,要达到上述的操作功能,则程序存储器必须有一个可更改,或可预设或递增的程序计数器来对应程序存储器作寻址,以便读取指令。寄存器的寻址以及立即数据或是转移的程序地址,程序数据以及寄存器的寻址等皆由程序存储器予以取指,因此 MCU 的第一个动作需要由程序存储器—程序计数器的寻址予以取指,称之为取指(Fetch)动作。

由程序存储器取指到的数据或寄存器的寻址,则必须一次由寄存器库内读取数据,以便于 MCU 作运算、数据读写,或条件判断,因此这个步骤称为读(Read)动作。

读取到寄存器或存储器的数据后便可进行 ALU 的运算,或不作运算,仅单纯的读写动作,故这个步骤称为执行(Execute)动作。

当执行 MCU 操作后,操作结果可能需要将其写入寄存器或存储器,或结果作为条件的执行程序转移,这个步骤称为写(Write)动作。

以上 4 个步骤,将依次分别详细分析,对应 HDL 的描述设计及模拟测试如下:

表 1-1 16 个 RISC 精简指令格式及对应说明

序	指令及操作单元格式				指令符号	指令功能说明	标志
0	0000	xxxx	yyyy	zzzz	XORX, Y, Z	X 与 Y 相异或放入 Z 寄存器	
1	0001	----	----	----	RET	回主程序	
2	0010	aaaa	aaaa	aaaa	JMP AAAH	无条件跳到 AAH 相对地址	
3	0011	cccc	cccc	cccc	CALL CCCH	无条件调用 CCCH 相对地址	
4	0100	zzzz	zzzz	zzzz	JZ ZZZH	当 Zf=1 跳到 ZZZH 相对地址	
5	0101	zzzz	zzzz	zzzz	JNZ ZZZH	当 Zf=0 跳到 ZZZH 相对地址	
6	0110	cccc	cccc	cccc	JC CCCH	当 Cf=1 跳到 CCCH 相对地址	
7	0111	cccc	cccc	cccc	JNC ZZZH	当 Cf=0 跳到 CCCH 相对地址	
8	1000	xxxx	yyyy	zzzz	ADD X, Y, Z	X 与 Y 内容相加放入 Z 寄存器	Zf, Cf
9	1001	xxxx	yyyy	zzzz	SUB X, Y, Z	X 与 Y 内容相减放入 Z 寄存器	Zf, Cf
10	1010	xxxx	yyyy	zzzz	AND X, Y, Z	X 与 Y 相和放入 Z 寄存器	Zf
11	1011	xxxx	yyyy	zzzz	OR X, Y, Z	X 与 Y 相或放入 Z 寄存器	Zff
12	1100	xxxx	dddd	dddd	ADD X, #DD	X 与数据 DD 直接相加放入 X	Zf, Cf
13	1101	xxxx	dddd	dddd	SUB X, #DD	X 与数据 DD 直接相减放入 X	Zf, Cf
14	1110	xxxx	dddd	dddd	AND X, #DD	X 与数据 DD 直接 AND 放入 X	Zf
15	1111	xxxx	dddd	dddd	OR X, #DD	X 与数据 DD 直接 OR 放入 X	Zf

1-1 CPLD 设置 CPU 的 HDL 描述硬件结构说明

1-1-1 CPLD 设置 CPU 的 HDL 使用 LPM 模块简介

本系统使用到 LPM 模块的“LPM_MUX”，以大小 LPM_SIZE=SS 设置多路组数，及 LPM_WIDTH=WW 多路位宽和输入选择控制码位宽 LPM_WIDTHS=SW 等参数设置。输入为 MUX.DATA[]，输出为 MUX.RESULT[]及控制选择输入的 MUX.SEL[]等 3 个输入输出矩阵接口端。多路器共有 muxa, muxb 及 muxstk 等 3 组，另外使用 LPM 模块的“LPM_ADD_SUB”作 ALU 的 ADD 及 SUB 等加减运算和 PC 寻址、跳转及递增等运算控制。pcadd 其参数是 LPM_WIDTH=12 位宽及 LPM_DIRECTION =“ADD”为加法运算方向设置，输入为 pcadd.dataa[]及 pcadd.datab[]2 组 12 位输入，输出 pcadd.result[]为运算结果。另外一个模块是 FLEX 10KXX 系列 EAB 模块仅有的“LPM_ROM”程序存储器模块。以参数 LPM_WIDTH=16 设置其 ROM 是 16 位，而地址宽则以 LPM_WIDTHAD=8 设置，地址为 A7~A0 共 8 位。其 ROM 的内容由 LPM_FILE=“prog2.mif”予以写入。另外需设置寻址输入控制模式是否需以寄存器予以锁存或不为寄存器模式的 LPM_ADDRESS_CONTROL =“UNREGISTERED”，同样输出数据设置为寄存器式的“REGISTERED”或非寄存器 LPM_OUTDATA=“UNREGISTERED”模式，寻址的输入 prom.addr[7..0]=pc[7..0]作输入设置，而输出数据设置为 pd[15..0]=prom.q[15..0]。详细的 LPM 模块的参数设置及输入输

出的编写设置可参照 ALTERA 公司的 HELP 文档内的 Megafunction /LPM。

1-1-2 CPLD 设置 CPU 的 HDL 使用寄存器简介

CPU 内部所需使用的运算的寄存器共有 16 组 8 位寄存器,故需以 D 型反向器担任,即 rgg[15..0][7..0]宣告其为 DFF,共有 $16 \times 8 = 128$ 个寄存器,程序计数器共 12 位,故也需 12 个 DFF,即 pc[11..0]。另外由 rgg[][] 所取出的数据在加入运算前必须先予以寄存,故需 rqab[7..0] 及 rqbb[7..0] 等 2 组 8 位 DFF 寄存器,共需 16 个 DFF。ALU 运算结果需将其寄存,也要一个 8 位 DFF 寄存器 rdi[7..0] 作数据寄存。另外程序内容即 prom.q[15..0] 必需在第一时间将其寄存于 pdx[] 内,接着第 2 时序来临将 pdx[] 内容转存于 pdy[], 当然 pdx[] 内容又会被新的 prom.q[] 写入,因此, pdx[] 及 pdy[] 共需使用 2 个 16 位寄存器作数据锁存。程序计数器的寻址共 12 位也需要加以锁存寄存,以便推入堆栈或递增或进行相对地址计算跳转等控制。以 pcx[11..0] 随时对 PC 值加以锁存备用,16 个 0~F 寻址的通用寄存器需要 4 位寄存器 ws[3..0] 作运算单元 X, Y, Z 等寄存器的寻址设置。堆栈共有 4 组,各为 12 位寄存程序计数器地址,故 stk[3..0][11..0] 共需 $4 \times 12 = 48$ 个 DFF 反向器寄存取 PC 的 CALL 及 RET 使用。堆栈寻址指针寄存器 sp[1..0] 需 2 个 DFF 反向器。故以上总计需 $128 + 12 + 16 + 32 + 12 + 4 + 48 + 2 = 264$ 个 DFF 反向器。另外寄存器写入使能标志 wen, wenx, weny 等需 3 个 DFF 反向器, PC 寻址控制设置标志 pcmx, pcmxx, pcadm, pcadmxx 等 4 个 DFF 寄存器及堆栈状态 pushst 和其寄存标志 pushstx 等 2 个 DFF 反向器, 及 ALU 的运算方向 aldb 寄存器等共 9 个 DFF, 组合成 $264 + 9 = 273$ 个 DFF 寄存器。当然 FLEX 10KXX 内还有 128×8 位 RAM 可用。

另外程序内容由 prom.q[] 所取得的数据 d15~d0 可暂放于 pd[15..0] 节点 NODE。ALU 运算结果的输出也需由 alo[7..0] 节点取得,再输入 rdi[7..0] 作锁存输入。多路器 MUXB 由寄存器 rgg[][] 取得后需,以 rqb[7..0] 作节点再输入 rqbb[7..0] 寄存器锁存寄存。跳转改变 PC 地址的条件,设置为 tcmd 节点控制和零值 ZF 标志节点 rzz 等,都是内部临时运算节点而非直接的输入输出接口端。

预留有 $4 \times 8 = 32$ 个 I/O 接口 iopt[3..0][7..0], 由寄存器 BH~FH 加以设置控制,并作双向的输入输出,故称其为 BIDIR 模式。系统主脉冲由 sysclk 端予以输入,故此 CPLD 组成的单片机仅有输入 sysclk 的脉冲输入引脚,及 $4 \times 8 = 32$ 个可双向设置的 BIDIR 作输入输出端引脚,因此使用 84 引脚的 FLEX 10K10LC84-4 的 CPLD 是足足有余了。

上述的 LPM 声明或参数输入设置及各 DFF 反向器和节点 NODE 的声明是以 VARIABLE 指令声明的,整个声明如下:

```

INCLUDE "lpm_mux";
INCLUDE "lpm_add_sub";
INCLUDE "lpm_rom";
INCLUDE "lpm_ram_dq";
SUBDESIGN riscpu3
(
    sysclk, RST      : INPUT;
    iopt[3..0][7..0] : BIDIR;

```

```

AT[7..0];output;)
VARIABLE
rgg[15..1][7..0]      : DFF;
muxa,muxb             : lpm_mux
WITH(LPM_SIZE=16,LPM_WIDTH=8,LPM_WIDTHHS=4);
muxstk               : lpm_mux
WITH(LPM_SIZE=4,LPM_WIDTH=12,LPM_WIDTHHS=2);
pc[11..0],cntp[1..0]  : DFF;
pcadd                : lpm_add_sub
WITH(LPM_WIDTH=12,LPM_DIRECTION="ADD");
pd[15..0],rqb[7..0],alo[8..0],tcnd,rzr,t[3..0],aldb        : NODE;
rqab[7..0],rqbb[7..0],rdi[7..0],alox[7..0],alox8          : DFF;
wen,swen,dff;
pcadm,pcmx,pushst     : NODE;
pdx[15..0],ws[3..0]  : DFF;
stk[3..0][11..0],sp[1..0] : DFF;
prom                  : lpm_rom WITH(LPM_WIDTH=16,LPM_WIDTHHAD=8,LPM_FILE="prog5p1.mif"
,LPM_ADDRESS_CONTROL="UNREGISTERED",LPM_OUTDATA="UNREGISTERED");
sram                  : lpm_ram_dq WITH(LPM_WIDTH=8,LPM_WIDTHHAD=8,LPM_INDATA="REGISTERED"
,LPM_ADDRESS_CONTROL="UNREGISTERED",LPM_OUTDATA
="UNREGISTERED");
    
```

CPLD 设置 CPU 的 HDL 描述设计说明

如前面所介绍的 CPLD 设置 CPU 的 HDL 描述由 3 个部分组成,即寄存器数据运算控制部分、程序计数器运算控制部分、程序内容数据运算控制部分,再加上指令解码控制、条件判断、标志设置 I/O 数据及方向设置程序内容 PROM 的设置等 7 大部分,现将分别依次介绍如下。

1-1-3 程序存储器的设置设计及取指(Fetch)

对应程序计数器 PC 的递增加一,或 JMP 指令的跳转改到任意 A11~A0 地址,或条件跳转指令“JP CC,ADR”当 CC 条件的 JZ,JNZ,JC,JNC 等成立时就需将程序计数器改到 PC+ADR 相对地址端。也就是说将 PC 值与 ADR 地址相加产生程序分支功能,而对应 CALL 及 RET 指令则在 CALL 指令将下一个 PC 存于堆栈 STK 内,再跳转到相对值 PC+ADR 地址,当执行 RET 指令时需由 STK 的寄存器内取回原 CALL 时存入的下一个 PC 地址值而跳回主程序。程序计数器 PC 运算控制流程如图 1-1 所示。

图 1-1 示意图中可见当执行 JMP,JP CC,ADR 等指令时,以 pcadm 寄存器的锁存状态判别及确认 PC 要转移地址。也就是说必须确认状态 pcadm 处于条件解码(本指令第 3 时序)CC 都成立时,令 tcnd=1,同时在此指令解码后的第 3 个时序作相对地址 ADR 的运算跳转。因此改变 PC 指令是在第 3 个时序后才转变了 PC 值出现。若是 CALL 指令时必须令 pushst=1 堆栈标志在转移 pcadm=1 状态下,由 pushst=1 标志对应执行下一个 pcx[11..0]=ADR 即主程序的下一个地址值,锁存入 SP 堆栈指针所指的 sp[i][11..0]存储器内,并令


```
,LPM_ADDRESS_CONTROL="UNREGISTERED",LPM_OUTDATA="UNREGISTERED");
prom. address[]=pc[7..0];--程序计数器寻址 PROM 的地址线
pd[]=prom. q[]; --PROM 的数据读出置放于 PD[]寄存器内
pc[]. clk=sysclk; --程序计数器由系统 SYSCLK 予以锁存
IF RST THEN PC[]=0 ;--若系统受 RST 输入 1 重设则 PC=00
ELSIF (pcmx & t3) THEN --否则若执行 RET 指令则在 T3 时序 PC 由堆栈
    pc[]=muxstk. result[];--多路输出予以送入以便回主程序
ELSE
    pc[]=pcadd. result[]; --若不是 RET 则由程序计数器的加法输出予以送入
END IF;
pcadd. dataa[]=pc[];--程序计数器的加法输入 A 端 pcadd. dataa 由 PC 送入
IF (pcadm & t3 & tcnd) THEN--若跳转条件成立时在 T3 时序
    pcadd. datab[]=pdx[11..0]; --将程序中的相对地址设置值 pdx[11..0]送入
        --程序计数器的加法输入 B 端 pcadd. datab
ELSIF t3 THEN --否则在 T3 时执行正常的程序递加 1 故令 pcadd. datab=1
    pcadd. datab[]=B"000000000001";
ELSE pcadd. datab[]=0;--都不是则程序计数器不变因此令 pcadd. datab=0
END IF;
```

对应程序存储器由堆栈多路选择器 muxstk. result[]予以读取,或是程序跳转的相对程序地址加法器输出端的 pcadd. result[]予以送入,或者是正常的递增执行的 AHDL 电路。描述如下列所述。

若是 RET 指令则由标志 PCMX 以多路选择辨识,从堆栈指针内容值读回主程序,电路描述如下:

```
pc[]. clk=sysclk;
IF RST THEN PC[]=0 ;
ELSIF (pcmx & t3) THEN
    pc[]=muxstk. result[];
ELSE
    pc[]=pcadd. result[];--非 RET 指令则由程序计数器的加法输出端送入
END IF;
pcadd. dataa[]=pc[];
IF (pcadm & t3 & tcnd) THEN
--程序跳转条件成立时,由直接寻址 PD[11..0]送入 PC 作为 PC+PD[]跳转地址
--计算到程序所设置地址
    pcadd. datab[]=pdx[11..0];
ELSIF t3 THEN
    pcadd. datab[]=B"000000000001";
--不是相对地址差值跳转则以 01 作递加运算
else pcadd. datab[]=0;
END IF;
```