



普通高等教育“十一五”国家级规划教材  
普通高等院校计算机类专业规划教材·精品系列

# 数字逻辑 (第三版)



朱 勇 主编

微课版

中国铁道出版社  
CHINA RAILWAY PUBLISHING HOUSE

SHUZI LUOJI



“十一五”国家级规划教材  
普通高等院校计算机类专业规划教材·精品系列

# 数字逻辑

(第三版)

朱 勇 主 编

王 君 姜志鹏 副主编

中国铁道出版社  
CHINA RAILWAY PUBLISHING HOUSE

## 内 容 简 介

本书根据普通高等学校计算机专业教学大纲精神，以及数字电路与逻辑设计课程的特点编写而成，全面系统地阐述了数字电路与逻辑设计的基本理论、基本概念、基本方法以及现代逻辑设计技术。全书共分 8 章：数制与编码、逻辑代数基础、组合逻辑、同步时序逻辑、脉冲产生电路、数/模与模/数转换电路、编程逻辑及数字系统综合设计。本版增加了小视频和图片，升级为立体教材。

本书的编者是长期从事高校数字逻辑课程教学的骨干教师，并有丰富的数字系统设计经验与相关项目工程背景。书中不仅对经典逻辑理论作了详细地论述，同时也考虑到当今数字电路与逻辑设计的发展趋势，介绍了当今先进的逻辑设计方法与技术，如 PLD（可编程逻辑器件）、HDL（硬件描述语言）、SoC（片上系统）、EDA（电子设计自动化）技术等。

本书理论联系实际，适合作为高等学校计算机及其相关专业本科教材，也可作为相关专业高职高专教材和工程科研人员的参考用书。

### 图书在版编目（CIP）数据

数字逻辑/朱勇主编. —3 版. —北京：中国铁道出版社，2019.1  
普通高等院校计算机类专业规划教材. 精品系列 普通高等教育“十一五”国家级规划教材  
ISBN 978-7-113-25303-5

I. ①数… II. ①朱… III. ①数字逻辑—高等学校—教材 IV. ①TP302. 2

中国版本图书馆 CIP 数据核字（2018）第 295164 号

---

书 名：数字逻辑（第三版）  
作 者：朱 勇 主编

---

策 划：周海燕 读者热线：(010) 63550836  
责任编辑：周海燕  
封面设计：刘 颖  
责任校对：张玉华  
责任印制：郭向伟

---

出版发行：中国铁道出版社（100054，北京市西城区右安门西街 8 号）  
网 址：<http://www.tdpress.com/51eds/>  
印 刷：三河市航远印刷有限公司  
版 次：2007 年 12 月第 1 版 2019 年 1 月第 3 版 2019 年 1 月第 1 次印刷  
开 本：787mm×1092 mm 1/16 印张：18.25 字数：440 千  
书 号：ISBN 978-7-113-25303-5  
定 价：49.00 元

---

版权所有 侵权必究

凡购买铁道版图书，如有印制质量问题，请与本社教材图书营销部联系调换。电话：(010) 63550836  
打击盗版举报电话：(010) 51873659

# 第三版前言

PREFACE >>>

《数字逻辑》伴随着读者厚爱，走过了风风雨雨十年历程。本次改版（第三版）使该书升级为多媒体立体化教材：全书多处增加了小视频和图片。读者只要扫描书中二维码就可以得到相关概念、芯片、实验以及实例讲解，如同编者亲临。此外，将原 Altera 实践环节改编为 Modelsim 仿真软件，使得读者可以通过仿真软件学习逻辑设计，以适应更多专业的学生；原 Altera 部分作为附录，保持了版本的兼容性。

数字逻辑课程的主旨在于训练学生的逻辑思维能力，掌握运用形式化方法来描述客观世界，为学习计算机硬件课程打下扎实基础。本书着眼于培养读者分析问题和解决问题的能力。对每一个逻辑问题的讲述做到条理清晰、深入浅出，尽量避免就事论事，从而达到举一反三的效果。每章均列举了相当数量的例题，以加深读者对基本概念的理解，掌握基本方法的运用。最终以 MIPS CPU 综合逻辑描述与设计作为总结，期望能对学生能力有质的提高，同时为计算机系统设计打下基础。

本教材除了全面详尽地论述经典数字逻辑外，还具有以下四个特色：

- (1) 可编程逻辑技术：介绍业界 PLD 领军企业 Xilinx 和 Altera (Intel 收购) 的 CPLD、FPGA 硬件芯片，以及 HDL 逻辑设计语言。
- (2) EDA 仿真：介绍业界最流行的仿真软件 Modelsim 及其仿真应用。
- (3) CPU 设计实例：阐述学界经典 CPU MIPS 基本设计原理及其逻辑仿真。
- (4) 小视频：生动地讲解了相关概念、芯片、实验以及实例，增加读者的感性认识。

全书共分 8 章，主要包括数制与编码、逻辑代数基础、组合逻辑、同步时序逻辑、脉冲产生电路、数/模与模/数转换电路、编程逻辑和数字系统综合设计。

全书由朱勇任主编，王君、姜志鹏任副主编。具体分工如下：朱勇编写数制与编码、编程逻辑及数字系统综合设计部分，高晓清编写同步时序逻辑、脉冲产生电路和数/模与模/数转换电路部分，曾西洋编写逻辑代数基础与组合逻辑部分，王君负责实验视频录制以及文档管理工作，姜志鹏编写 Modelsim 仿真软件使用及其实例仿真。还要感谢吴官东、黄潇、孙爱珂、杨慧鑫提供 CPU 逻辑仿真以及视频解说和图片处理工作。

对于教材中的不妥之处，敬请同仁和读者批评指正。

编 者

2018 年 10 月于金陵

# 第一版前言

PREFACE >>>

随着 IC (集成电路) 工艺和计算机硬件技术的飞速发展以及两者的相互渗透, 数字逻辑设计方法发生了很大的变化: 元件规模从简单逻辑功能的分离器件到实现复合逻辑以及通用功能的中大规模 IC, 器件类型从通用逻辑器件到 ASIC (专用集成电路) 以及 PLD 半用户定制电路, 设计模式也从传统的以基本具体的逻辑单元搭建数字电路的方式到采用硬件语言抽象描述数字系统的 EDA 设计环境。因此《数字逻辑》教程必须顺应当前主流技术的发展, 达到与时俱进。

数字逻辑教程的主旨在于训练学生的逻辑思维能力, 掌握运用形式化方法描述客观世界的能力, 为学习计算机硬件课程打下扎实基础。本书着眼于培养读者分析问题和解决问题的能力。对每一个逻辑问题的讲述做到条理清晰、深入浅出, 尽量避免就事论事, 从而达到举一反三的效果。每章均列举了相当数量的例题, 以加深基本概念的理解, 掌握基本方法的运用。

本教材除了全面详尽地论述经典数字逻辑外, 还增添了非常具有实用价值的三个特色部分:

(1) 可编程逻辑。可编程逻辑器件及其设计方法是对逻辑设计的一个重要补充, 而且发展相当迅猛。纵观最新出版的数字逻辑教材, 这部分的分量越来越重。笔者非常认同当前现状, 结合多年的可编程逻辑研究与设计经验, 详细阐述了可编程原理、可编程器件和可编程设计方法。避免了某些教科书只蜻蜓点水地介绍一些抽象的可编程原理, 或罗列几个可编程器件的表面文章做法。

(2) EDA 设计。在校学生学完课程后往往动不了手, 极大地影响了学习兴趣, 这也是为什么同学们学习软件的兴趣高于硬件的原因之一。本书以国内最为流行的 Protel 设计环境为例, 讲述电路的整个设计流程, 使得在学完数字逻辑基础知识后, 就可以设计、制作数字电路 PCB 了。

(3) 综合实例。最能体现实用性的内容就是本书最后给出的两个设计实例。它们贯穿了整个数字逻辑设计的完整过程, 不仅仅是理论上的, 而且包括实践过程。可以说, 如果读者完全掌握这个过程, 他就已经能够担任产品研发工程师了。同时, 这两个实例也可以作为数字逻辑课程的设计题目。

全书共分 9 章: 数制与编码、逻辑代数基础、组合逻辑、同步时序逻辑、异步时序逻辑、脉冲产生电路、数/模与模/数转换电路、编程逻辑和 EDA 设计。全书由朱勇教授主编, 并编写数制与编码、编程逻辑及 EDA 部分, 高晓清编写同步时序逻辑、异步时序逻辑、脉冲产生电路和数/模与模/数转换电路部分, 曾西洋编写逻辑代数基础与组合逻辑部分。还要感谢王文斌、周湜、杨琳、陈笑春、计臣、周游、李泾、施静、夏玲为本教材的出版提供了帮助。

对于教材中的不妥之处, 敬请同仁和读者批评指正。

编 者

2007 年 11 月

# 第二版前言

◀◀◀ PREFACE

本书第一版被教育部评为普通高等教育“十一五”国家级规划教材。

随着 IC(集成电路)工艺和计算机硬件技术的飞速发展以及两者的相互渗透,数字逻辑设计方法发生了很大的变化:元件规模从简单逻辑功能的分离器件到实现复合逻辑的中大规模 IC 以及 SoC,器件类型从通用逻辑芯片到 ASIC 以及 PLD 半用户定制电路,设计模式也从传统的以基本具体的逻辑单元搭建数字电路的方式到采用硬件语言抽象描述和软硬件协同设计的 EDA 设计环境。因此,《数字逻辑》教程必须顺应当前主流技术的发展,与时俱进。

数字逻辑课程与教材在不同的学校有不同的名称,不同的专业有不同的侧重点。编者经历了二十多年的一线教学,参与教材编写也已逾十年,深刻体会到这门课程的发展。与 IT 相关的专业,如计算机、电子、通信、自动化等中,硬件系统都是一个重要内容。如何在有限的篇幅里,让学生掌握数字系统逻辑设计的基础知识与主流技术,具有综合应用能力,是编者的责任所在。

本教材全面详尽地论述经典数字逻辑(组合逻辑和时序逻辑)和现代逻辑设计(编程逻辑),具有以下三个特色:

(1) 可编程逻辑。可编程逻辑器件及其设计方法是对经典逻辑设计的一个重要补充,而且发展相当迅猛。笔者非常认同当前现状,结合多年的 SoC 研究与设计经验,以较大的篇幅详细阐述了可编程原理、可编程器件和可编程设计方法。避免了某些教科书只蜻蜓点水地介绍一些抽象的可编程原理,或罗列几个可编程器件的表面文章做法。

(2) HDL 设计语言与 EDA 环境。HDL 是当今 SoC 设计的主流技术。教材全面介绍了 VHDL 语言基础以及典型用法,并给出了在 Quartus 环境下的设计流程。VHDL 语法介绍条理清楚,应用实例由浅入深,设计环境图文并茂。

(3) CPU 综合数字系统。“单周期 CPU 描述与设计”实例将数字逻辑和计算机微结构很好地融合在一起。数字逻辑是微处理器的设计基础,后者又为前者提供了广阔的应用和设计空间。可以说,如果读者完全掌握这个过程,就具有担任产品研发工程师的实力了。同时,这些实例也可以作为数字逻辑课程的设计题目。

本教材共分 9 章:数制与编码、逻辑代数基础、组合逻辑、同步时序逻辑、异步时序逻辑、脉冲产生电路、数/模与模/数转换电路、编程逻辑和数字系统综合设计。全书由朱勇教授主编,由高晓清、曾西洋副教授任副主编。其中,朱勇教授编写数制与编码、编程逻辑及数字系统综合设计部分,高晓清副教授编写同步时序逻辑、异步时序逻辑、脉冲产生电路和数/模与模/数转换电路部分,曾西洋副教授编写逻辑代数基础与组合逻辑部分。汪玉蓉、王文斌、周湜、周游、杨琳、陈笑春、李泾为本教材的出版提供了帮助,在此一并表示感谢。

本教材适合作为高校计算机、电子信息、自动化等相关专业教材,以及从事相关领域工程技术人员的参考书。

对于教材中的不妥之处,敬请同仁和读者批评指正。

编 者

2013 年 7 月

# 目 录

CONTENTS >>>

|                           |    |
|---------------------------|----|
| <b>第1章 数制与编码</b> .....    | 1  |
| 1-1 数字逻辑概述 .....          | 1  |
| 1-1-1 数字系统 .....          | 1  |
| 1-1-2 片上系统 .....          | 3  |
| 1-2 数制及其转换 .....          | 5  |
| 1-2-1 十进制 .....           | 5  |
| 1-2-2 二进制 .....           | 6  |
| 1-2-3 八进制 .....           | 6  |
| 1-2-4 十六进制 .....          | 6  |
| 1-2-5 数制转换 .....          | 7  |
| 1-3 带符号二进制数的代码表示 .....    | 12 |
| 1-3-1 机器码与真值 .....        | 12 |
| 1-3-2 原码 .....            | 12 |
| 1-3-3 反码 .....            | 13 |
| 1-3-4 补码 .....            | 14 |
| 1-3-5 数码运算 .....          | 15 |
| 1-4 编码 .....              | 17 |
| 1-4-1 BCD 码 .....         | 17 |
| 1-4-2 格雷码 .....           | 18 |
| 1-4-3 奇偶检验码 .....         | 20 |
| 1-4-4 CRC 码 .....         | 20 |
| 1-4-5 ASCII 码 .....       | 21 |
| 小结 .....                  | 22 |
| 习题 .....                  | 22 |
| <b>第2章 逻辑代数基础</b> .....   | 23 |
| 2-1 逻辑代数的基本定理和规则 .....    | 23 |
| 2-1-1 逻辑代数公理 .....        | 23 |
| 2-1-2 逻辑代数定理 .....        | 23 |
| 2-1-3 逻辑代数规则 .....        | 25 |
| 2-2 逻辑函数的表示方法 .....       | 27 |
| 2-2-1 逻辑表达式 .....         | 27 |
| 2-2-2 真值表 .....           | 27 |
| 2-2-3 逻辑图 .....           | 28 |
| 2-3 逻辑函数表达形式与变换 .....     | 28 |
| 2-3-1 积之和 .....           | 29 |
| 2-3-2 和之积 .....           | 29 |
| 2-3-3 最小项标准形式 .....       | 29 |
| 2-3-4 最大项标准形式 .....       | 31 |
| 2-4 逻辑函数的化简 .....         | 34 |
| 2-4-1 与或式的化简 .....        | 34 |
| 2-4-2 或与式的化简 .....        | 36 |
| 2-5 卡诺图 .....             | 37 |
| 2-5-1 卡诺图构成 .....         | 37 |
| 2-5-2 典型卡诺圈 .....         | 39 |
| 2-5-3 卡诺图化简 .....         | 42 |
| 2-5-4 无关项的卡诺图表示 .....     | 45 |
| 小结 .....                  | 46 |
| 习题 .....                  | 47 |
| <b>第3章 组合逻辑</b> .....     | 49 |
| 3-1 门电路 .....             | 49 |
| 3-1-1 二极管、三极管门电路 .....    | 49 |
| 3-1-2 TTL 门电路 .....       | 53 |
| 3-1-3 CMOS 门电路 .....      | 57 |
| 3-2 组合逻辑分析 .....          | 59 |
| 3-2-1 分析步骤 .....          | 59 |
| 3-2-2 分析实例 .....          | 60 |
| 3-3 组合逻辑设计 .....          | 62 |
| 3-3-1 设计步骤 .....          | 62 |
| 3-3-2 问题的描述 .....         | 62 |
| 3-3-3 设计实例 .....          | 65 |
| 3-3-4 不完全项设计 .....        | 68 |
| 3-4 组合逻辑电路的险象 .....       | 70 |
| 3-4-1 险象的产生 .....         | 70 |
| 3-4-2 险象的判断 .....         | 71 |
| 3-4-3 险象的解决 .....         | 72 |
| 3-5 常用的中规模组合逻辑构件的使用 ..... | 73 |
| 3-5-1 译码器 .....           | 74 |

|                                 |            |                                |            |
|---------------------------------|------------|--------------------------------|------------|
| 3-5-2 编码器 .....                 | 81         | 5-1-1 TTL 环形振荡器 .....          | 161        |
| 3-5-3 多路选择器 .....               | 83         | 5-1-2 MOS 多谐振荡器 .....          | 163        |
| 3-5-4 比较器 .....                 | 88         | 5-2 单稳态触发器 .....               | 164        |
| 3-5-5 加法器 .....                 | 90         | 5-3 施密特触发器 .....               | 166        |
| 3-5-6 ALU .....                 | 93         | 5-4 555 定时器及其应用 .....          | 168        |
| 小结 .....                        | 98         | 5-4-1 555 定时器 .....            | 168        |
| 习题 .....                        | 99         | 5-4-2 单稳态触发器 .....             | 169        |
| <b>第 4 章 同步时序逻辑 .....</b>       | <b>102</b> | 5-4-3 多谐振荡器 .....              | 170        |
| 4-1 时序逻辑结构模型 .....              | 102        | 5-4-4 施密特振荡器 .....             | 171        |
| 4-1-1 结构模型 .....                | 102        | 小结 .....                       | 172        |
| 4-1-2 时序电路的分类 .....             | 104        | 习题 .....                       | 172        |
| 4-2 触发器 .....                   | 104        | <b>第 6 章 数/模与模/数转换电路 .....</b> | <b>174</b> |
| 4-2-1 RS 触发器 .....              | 104        | 6-1 数/模转换电路 .....              | 174        |
| 4-2-2 D 触发器 .....               | 107        | 6-1-1 权电阻网络 DAC .....          | 174        |
| 4-2-3 JK 触发器 .....              | 109        | 6-1-2 倒 T 形电阻网络 DAC .....      | 175        |
| 4-2-4 T 触发器 .....               | 113        | 6-1-3 DAC 的主要技术指标 .....        | 176        |
| 4-2-5 不同类型时钟触发器间的<br>转换 .....   | 113        | 6-1-4 集成 DAC 举例 .....          | 177        |
| 4-2-6 集成触发器的参数 .....            | 118        | 6-1-5 DAC 转换器应用举例 .....        | 179        |
| 4-3 同步时序逻辑分析 .....              | 119        | 6-2 模/数转换电路 .....              | 181        |
| 4-3-1 特性函数 .....                | 119        | 6-2-1 逐次比较型 ADC .....          | 184        |
| 4-3-2 激励表 .....                 | 119        | 6-2-2 双积分型 ADC .....           | 187        |
| 4-3-3 状态图、状态表 .....             | 119        | 6-2-3 ADC 的主要技术指标 .....        | 189        |
| 4-3-4 波形图 .....                 | 121        | 6-2-4 集成 ADC 举例 .....          | 189        |
| 4-3-5 分析实例 .....                | 121        | 6-2-5 ADC 应用举例 .....           | 191        |
| 4-4 同步时序逻辑设计 .....              | 126        | 小结 .....                       | 193        |
| 4-4-1 原始状态图和状态表 .....           | 127        | 习题 .....                       | 193        |
| 4-4-2 状态表化简 .....               | 131        | <b>第 7 章 编程逻辑 .....</b>        | <b>195</b> |
| 4-4-3 状态分配 .....                | 137        | 7-1 阵列示意图 .....                | 195        |
| 4-4-4 设计实例 .....                | 141        | 7-1-1 ROM .....                | 195        |
| 4-5 常用的中规模同步时序逻辑<br>构件的使用 ..... | 145        | 7-1-2 阵列示意图概述 .....            | 196        |
| 4-5-1 寄存器 .....                 | 145        | 7-2 CPLD .....                 | 198        |
| 4-5-2 计数器 .....                 | 148        | 7-2-1 PLA .....                | 198        |
| 小结 .....                        | 157        | 7-2-2 PAL .....                | 199        |
| 习题 .....                        | 158        | 7-2-3 GAL .....                | 200        |
| <b>第 5 章 脉冲产生电路 .....</b>       | <b>161</b> | 7-2-4 CPLD 简介 .....            | 201        |
| 5-1 多谐振荡器 .....                 | 161        | 7-2-5 CPLD 编程原理 .....          | 203        |
|                                 |            | 7-3 FPGA .....                 | 204        |
|                                 |            | 7-3-1 FPGA 编程原理 .....          | 204        |

|              |                             |            |
|--------------|-----------------------------|------------|
| 7-3-2        | Altera FPGA 典型结构.....       | 205        |
| 7-3-3        | Xilinx FPGA 典型结构.....       | 209        |
| 7-4          | VHDL .....                  | 212        |
| 7-4-1        | VHDL 概述 .....               | 212        |
| 7-4-2        | VHDL 基本结构 .....             | 213        |
| 7-4-3        | VHDL 数据类型与<br>表达式.....      | 214        |
| 7-4-4        | VHDL 基本语句 .....             | 219        |
| 7-4-5        | ModelSim 仿真.....            | 225        |
| 7-4-6        | 组合逻辑设计实例.....               | 231        |
| 7-4-7        | 时序逻辑设计实例.....               | 238        |
| 小结 .....     | .....                       | 245        |
| 习题 .....     | .....                       | 246        |
| <b>第 8 章</b> | <b>数字系统综合设计.....</b>        | <b>247</b> |
| 8-1          | 设计流程.....                   | 247        |
| 8-2          | 七段 LED 显示.....              | 248        |
| 8-2-1        | LED 显示原理 .....              | 248        |
| 8-2-2        | 电路设计 .....                  | 249        |
| 8-2-3        | VHDL 设计 .....               | 250        |
| 8-3          | 交通灯控制 .....                 | 252        |
| 8-3-1        | 系统需求 .....                  | 252        |
| 8-3-2        | 状态分析 .....                  | 253        |
| 8-3-3        | 系统设计 .....                  | 253        |
| 8-3-4        | 模块 VHDL 描述 .....            | 253        |
| 8-3-5        | 仿真与运行结果.....                | 258        |
| 8-4          | ADC 0804 数据采集 .....         | 258        |
| 8-4-1        | ADC 0804 时序 .....           | 258        |
| 8-4-2        | 原理图 .....                   | 259        |
| 8-4-3        | VHDL 设计 .....               | 259        |
| 8-5          | 单周期 CPU 描述 .....            | 261        |
| 8-5-1        | MIPS 处理器概述 .....            | 261        |
| 8-5-2        | 指令描述 .....                  | 262        |
| 8-5-3        | 微结构 .....                   | 263        |
| 8-6          | 单周期 CPU 设计 .....            | 265        |
| 8-6-1        | 指令执行步骤.....                 | 265        |
| 8-6-2        | 取指令 ( IF ) 逻辑设计....         | 265        |
| 8-6-3        | 指令译码 ( ID )<br>逻辑设计.....    | 266        |
| 8-6-4        | 指令执行 ( EXE )<br>逻辑设计.....   | 270        |
| 8-6-5        | 存储器访问 ( MEM )<br>逻辑设计.....  | 270        |
| 8-6-6        | 结果写回 ( WB )<br>逻辑设计.....    | 270        |
| 8-6-7        | 系统逻辑设计及仿真 .....             | 271        |
| 小结 .....     | .....                       | 273        |
| 习题 .....     | .....                       | 274        |
| <b>附录 A</b>  | <b>逻辑符号对照表.....</b>         | <b>275</b> |
| <b>附录 B</b>  | <b>Quartus II 开发环境.....</b> | <b>278</b> |
|              | <b>参考文献.....</b>            | <b>282</b> |

# 第1章 | 数制与编码

数字系统包含两种类型的运算，即逻辑运算和算术运算。不论哪种运算都与数的关系十分密切，因此了解数的表示形式和基本特征是大有必要的。计算机是数字系统中最常见、最有代表性的设备，因此必须了解数在计算机系统中的表示方法和特征。

数字系统所处理的信息都是离散元素，这些离散元素可以有不同的表示形式，如十进制数字、字母、标点符号等。现实生活中人类通常采用十进位计数制来表示数，但计算机不能直接接受十进制。因此需要选择一种进位计数制来确定小数点及数的正、负符号在计算机中的表示，同时人-机通信也需要进行数制转换。

本章重点介绍数字系统中数据的表示形式——数制与编码。

## 1-1 数字逻辑概述

### 1-1-1 数字系统

客观世界存在着各种物理信号，按其变化规律可以分为两种类型：一种是连续信号，另一种是离散信号。

所谓连续信号是指在时间上和数值上均作连续变化的物理信号，例如温度、压力等。在工程应用中为了便于处理和传输，通常用某一种连续信号去模拟另一种连续信号，例如用电压的变化代替温度的变化等。因此，连续信号又称模拟信号，简称模拟量。直接对模拟量进行处理的电子线路称为模拟电路。

所谓离散信号是指信号的变化在时间上和数值上都是离散的，或者说是不连续的。例如，学生成绩记录、产品统计、电路开关的状态等。离散信号的变化可以用不同的数字表示，所以又称数字信号，简称数字量。直接对数字量进行处理的电子线路称为数字电路，由于数字电路的各种功能是通过逻辑运算和逻辑判断来实现的，所以又称数字逻辑电路或者逻辑电路。

通常以正弦波为例来说明模拟信号和数字信号。正弦波既能用连续方式表示也能用离散方式表示，图 1-1 是其两种表示方式。




图 1-1 正弦波的模拟表示和离散表示

图 1-1 (b) 中的离散信号可以表示为如表 1-1 所示的数字值。

数字系统已经成为日常生活中重要的组成部分。在人们周围可以发现无数个数字硬件的例子，如自动播音器、CD 播放机、电话系统、PC 以及视频游戏机等，这样的例子举不胜举。

简单地说，数字系统是一个能对数字信号进行加工、传输和存储的实体，它由实现各种功能

的数字逻辑电路相互连接而成。数字系统是仅仅用数字来“处理”信息以实现计算和操作的电子网络。但是，数字系统中所用的数字是来自于特别的数制系统，该数制系统只有两个值：0和1。此特征定义了二进制系统中数字的本身(0和1)，称为比特(bit)，简称“二进制数字”。虽然这似乎十分简单，但是由于只使用0和1来完成所有的计算和操作，所有数字系统的设计实际上是相当复杂的。

表 1-1 正弦波的离散数字值(X坐标单位为度)

| X  | Y    | X   | Y    | X   | Y     | X   | Y     |
|----|------|-----|------|-----|-------|-----|-------|
| 0  | 0    | 90  | 1    | 180 | 0     | 270 | -1    |
| 18 | 0.31 | 108 | 0.95 | 198 | -0.31 | 288 | -0.95 |
| 36 | 0.59 | 126 | 0.81 | 216 | -0.59 | 306 | -0.81 |
| 54 | 0.81 | 144 | 0.59 | 234 | -0.81 | 324 | -0.59 |
| 72 | 0.95 | 162 | 0.31 | 252 | -0.95 | 342 | -0.31 |

数字系统必须完成如下任务：

- ① 将现实世界的信息转换成数字系统可以理解的二进制“语言”。
- ② 仅用数字0和1完成所要求的计算和操作。
- ③ 将处理的结果以用户可以理解的方式返回给现实世界。

数字系统模型如图1-2所示。




图 1-2 数字系统模型

整个系统划分为控制电路和受控电路两大部分。

① 控制电路是数字系统模型的核心部分，由记录当前逻辑状态的时序电路和进行逻辑运算的组合电路组成。它可根据控制器的外部输入信号，由受控电路送回的反馈信号以及控制电路内部的当前状态来控制逻辑运算的进程，向受控电路和系统外部发出各种控制信号。

② 受控电路(数据处理器)由一些组合电路和时序电路组成。它可根据控制电路发出的控制信号对输入的数据信号进行处理并输出，同时，还将反映受控器自身状态并将控制要求的信号反馈给控制器。控制器是数字系统的核心，根据其内部功能可以建立图1-3所示的控制器模型。

控制器的模型可清楚地表明控制器内部电路的类型及连接关系，它是逻辑电路设计的基本依据。控制器逻辑电路设计的主要任务包括：状态寄存器的选择、状态值分配、次态译码电路设计和输出译码电路设计。




图 1-3 控制器模型

## 1-1-2 片上系统

20世纪90年代末期，芯片制造工艺更加先进，集成度越来越高，不同用途的数字功能单元和处理器核心可以集成在一块芯片中实现，使得整个系统进入片上系统（System on Chip, SoC）发展时代。目前，SoC也是嵌入式系统设计与实现的一个重要技术手段。

SoC是以IP核复用为基础，以软硬件协同设计为主要设计方法的芯片设计技术。其关键是利用经过验证的IP，并成功地把IP集成到SoC系统中。



SoC

### 1. IP核设计与复用

IP核有软核和硬核两种类型。前者以可综合的硬件描述语言（HDL）代码的形式交付；后者则用制定的工艺进行了功耗、面积或者性能的优化，以GDSII格式交付。成功地开发SoC IP核结构，需要做到：

#### (1) 硬化：优化配置并使软IP硬化

IP硬化过程就是在标准规定的速度、功率和范围内以目标工艺实现IP。该实现必须能够提供准确的建模、自动化方法、工艺易于移植，以及具有基于业界标准的电子设计自动化（EDA）工具。硬化过程首先需要IP供应商提供高质量RTL（寄存器传输级）描述，并且提供一套完整的GDSII设计实现方案。

#### (2) 建模：高度精确地为硬化的软IP自动建模

典型的SoC设计流程包括：

① 功能模型必须代表系统仿真中的IP核周期特征，并且能够在门级仿真中支持精确到比特的RTL仿真和时序注释。此外，还应消除仿真器特殊结构和接口，在仿真环境中便于移植。

② 时序模型具备所有的时序特点。IEEE的IP核测试语言(CTL)，定义了嵌入式IP核和SoC的测试接口，为SoC互联和逻辑提供了可测试性。

③ 物理模型是IP核具体物理实现的抽象，必须准确表述：元件占用面积、接口引脚/端口数量、线路障碍、电源和接地。

④ 功率模型描述了IP核功耗，必须忠实反映静态和动态功耗、I/O端口和内部节点的开关状态、I/O端口和内部节点的状态、运行方式、电压和温度等条件以及电容负载和输入瞬变时间。

#### (3) 集成：将模型综合到SoC设计流程中

选择IP核时首要考虑的因素是IP与目标系统的配合程度。为了使开发的IP核能够高效地集成到新的设计中去，设计复用和标准化是必由之路。IP集成必须解决的重要问题有：在系统结构设计和模块划分时，选择合适的片上总线结构和IP库；模块间的接口协议要尽可能简单，接口定义尽可能与国际上通用的接口协议一致；慎重考虑时钟分布以及电源、地线的走线，针对关键路

径的优化要投入较大精力；注重积累集成的经验。对于成功地集成的 IP，应该进一步完善，同时记录下来形成技术文档。

#### (4) 验证：IP 核是否符合设计者的想法

IP 核验证技术包括：

① 目的性验证：目的是验证设计者所预想的功能是否在设计中得到正确实现。通常，它在最高抽象层次上完成。其最终结果是建立一个所谓的“黄金模型”，该模型可以作为整个设计过程中各种更加详细的设计视图的参考基准。

② 等效性验证：目的是验证在设计过程中生成的不同层次的设计功能是否与“黄金模型”功能相一致。

③ IP 验证：指对单个 IP 的功能进行验证的过程，即单元测试。

④ 集成验证：指对包含一个或多个 IP 的 SoC 进行功能验证的过程，即 SoC 的系统级验证。其重点放在 IP 的连接和相互作用上，验证所用模型应能精确地仿效 IP 接口。

可供复用的 IP 核既要有其功能描述文件用以说明核的功能时序要求等，还要有设计实现和验证两个方面的文件，即还应包含实现 IP 核的 RTL 源代码或网表文件，以及用于 IP 核实现后逻辑验证的仿真模型和测试向量。其设计流程主要包括设计规约与划分、子模块的规范与设计、测试台开发、时序检测和集成等步骤。在选择 IP 核时要考虑多方面的因素，如与目标系统的配合程度、成本以及上市的紧迫性、与其他模块的兼容性、系统功能、IP 核的质量及其支持性（标准的遵从程度、未来发展的蓝图、易用性获取 IP 授权效率、合作厂商的可依赖程度）集成的难度等。

## 2. 软硬件协同设计

软/硬件协同设计不仅是一种设计技术，同时也是一种新的设计方法学，其核心问题是在设计过程中协调软件子系统和硬件子系统。与传统的嵌入式系统设计方法不同，软/硬件协同设计强调软件和硬件设计开发的并行性和相互反馈，克服了传统方法中把软件和硬件分开设计所带来的种种弊端，协调软件和硬件之间的制约关系，达到系统高效工作的目的。它提高了设计抽象的层次，拓展了设计覆盖的范围；与此同时还强调利用现有资源，即重用构件和 IP 核，缩短系统开发周期，降低系统成本，提高系统性能，保证系统开发质量。嵌入式系统软/硬件协同设计方法学主要包括：系统建模、软/硬件协同综合、协同仿真、协同验证、设计功能和性能指标评价技术、SoC 测试调度技术等方面，并且还分为不同的设计层次。

### (1) 协同综合技术

嵌入式系统是软件/硬件一体化的系统，其中功能既可以由硬件来完成，也可以由软件来实现。硬件速度快，而软件成本低，这就需要权衡系统的时间、成本等性能指标之间的关系。决定系统各个模块由硬件完成或是软件实现是一项非常重要的工作，这个划分系统软/硬件的过程被称为协同综合或者协同划分。

### (2) 协同验证技术

在系统设计的各个阶段根据系统性能指标要求对设计方案综合评价，以验证系统的合理性和可行性。协同验证的研究主要有两个方向，即仿真验证和形式化验证。仿真验证方法是用硬件描述语言 HDL 完成硬件子系统的描述，完成系统软硬件的联合调试，纠正其中的设计错误；形式化验证方法是建立被验证系统的数学模型，然后用数学方法证明被验证系统的正确性以及各种性能指标是否满足要求。

### (3) 性能指标评价技术

嵌入式系统是以应用为中心、对系统功能和性能指标（成本、面积、功耗、实时性）都有严

格要求的专用计算机系统。标准评价各性能指标是保证嵌入式系统需求的必要条件。

#### (4) 测试调度问题

随着设计复杂度的增加, SoC 上重用的 IP 数量越来越多, 为了缩短芯片测试的时间, 需要尽可能并行地测试芯片上的 IP 核。将 IP 核输入/输出端动态分配到同一测试总线上, 允许它们同时进行测试, 即在设计中进行测试调度。

SoC 是将若干处理器单元和外设集成在一起的一个系统组成, 可以为应用提供高集成度的芯片解决方案。因此, 将系统调度与控制、数字信号处理等功能集成在一块芯片中实现是信息技术发展的必然趋势。

## 1-2 数制及其转换

人们常用一组符号并根据一定的规则来表示数值的大小, 这些符号和规则构成了不同的进位计数制, 简称数制。

数制在日常生活中到处可见, 例如普遍使用的十进制以及用于计时的六十进制和十二进制等。根据冯·诺依曼的“存储程序”思想, 人们在电子计算机中引入了二进制, 为了便于二进制的书写和记忆, 人们又引入了八进制和十六进制。

广义地说, 一种进位计数制包含基数和位权两个基本因素。

基数是指计数制中所用到的数字符号的个数。在基数为  $r$  的计数制中, 包含  $0, 1, \dots, r-1$ , 共  $r$  个数字符号, 进位规律是“逢  $r$  进一”, 称为  $r$  进位计数制, 简称  $r$  进制。

位权是指在一种进位计数制表示的数中, 用来表明不同数位上数值大小的一个固定常数。不同数位有不同的位权, 某一个数位的数值等于这一位的数字符号乘以与该位对应的位权。 $r$  进制的位权是  $r$  的整数次幂。例如, 十进制数的位权是 10 的整数次幂, 其个位的位权是  $10^0$ , 十位的位权是  $10^1$ , ……

一般来说, 对任意的  $r$  进制而言, 数  $N$  的表示方法有以下两种:

#### (1) 位置计数法

$$(N)_r = (a_{n-1}a_{n-2}\cdots a_1a_0.a_{-1}a_{-2}\cdots a_{-m})_r \quad (1-1)$$

#### (2) 多项式表示法, 又称按权展开式

$$\begin{aligned} (N)_r &= a_{n-1} \cdot r^{n-1} + \cdots + a_1 \cdot r^1 + a_0 \cdot r^0 + a_{-1} \cdot r^{-1} + a_{-2} \cdot r^{-2} + \cdots + a_{-m} \cdot r^{-m} \\ &= \sum_{i=-m}^{n-1} a_i \cdot r^i \end{aligned} \quad (1-2)$$

式(1-1)、式(1-2)中,  $n$  为整数部分的位数,  $m$  为小数部分的位数,  $a_i$  为数字符号 ( $0 \leq a_i \leq r-1$ ),  $r$  为进位计数制基数,  $r^i$  为  $a_i$  位上的权值。

### 1-2-1 十进制

基数  $r=10$  的进位计数制称为十进制。十进制数使用的数字符号有 10 个, 即 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 进位规律是“逢十进一”。十进制数的位权是 10 的整数次幂。

任意十进制数  $D$  可以表示为

$$\begin{aligned} (D)_{10} &= (D_{n-1}\cdots D_1D_0.D_{-1}D_{-2}\cdots D_{-m})_{10} \\ &= D_{n-1} \cdot 10^{n-1} + \cdots + D_1 \cdot 10^1 + D_0 \cdot 10^0 + D_{-1} \cdot 10^{-1} + D_{-2} \cdot 10^{-2} + \cdots + D_{-m} \cdot 10^{-m} \\ &= \sum_{i=-m}^{n-1} D_i \cdot 10^i \end{aligned} \quad (1-3)$$

式(1-3)中,  $n$ 为整数部分的位数,  $m$ 为小数部分的位数,  $D_i$ 为数字符号( $0 \leq D_i \leq 9$ ), 10为进位计数制基数,  $10^i$ 为 $D_i$ 位上的权值。

**【例1-1】**十进制数2004.98可以表示为

$$(2004.98)_{10} = 2 \times 10^3 + 0 \times 10^2 + 0 \times 10^1 + 4 \times 10^0 + 9 \times 10^{-1} + 8 \times 10^{-2}$$

### 1-2-2 二进制

基数 $r=2$ 的进位计数制称为二进制。二进制数只有0和1两个数字符号, 进位规律是“逢二进一”。二进制数的位权是2的整数次幂。任意二进制数 $B$ 可以表示为

$$\begin{aligned}(B)_2 &= (B_{n-1} \cdots B_1 B_0 . B_{-1} B_{-2} \cdots B_{-m})_2 \\&= B_{n-1} \cdot 2^{n-1} + \cdots + B_1 \cdot 2^1 + B_0 \cdot 2^0 + B_{-1} \cdot 2^{-1} + B_{-2} \cdot 2^{-2} + \cdots + B_{-m} \cdot 2^{-m} \\&= \sum_{i=-m}^{n-1} B_i \cdot 2^i\end{aligned}\quad (1-4)$$

式(1-4)中,  $n$ 为整数部分的位数,  $m$ 为小数部分的位数,  $B_i$ 为数字符号( $B_i=0, 1$ ), 2为进位计数制基数,  $2^i$ 为 $B_i$ 位上的权值。

**【例1-2】**二进制数11010.11可以表示为

$$(11010.11)_2 = 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2}$$

二进制数的运算十分简单, 其运算规则如下所示。

加法规则:  $0+0=0$      $0+1=1$                    $1+0=1$                    $1+1=0$  (进位为1)

减法规则:  $0-0=0$      $0-1=1$  (借位为1)     $1-0=1$                    $1-1=0$

乘法规则:  $0 \times 0=0$      $0 \times 1=0$                    $1 \times 0=0$                    $1 \times 1=1$

除法规则:  $0 \div 1=0$      $1 \div 1=1$

### 1-2-3 八进制

基数 $r=8$ 的进位计数制称为八进制。八进制数使用的数字符号有8个, 即0, 1, 2, 3, 4, 5, 6, 7, 进位规律是“逢八进一”。八进制数的位权是8的整数次幂。任意八进制数 $C$ 可以表示为

$$\begin{aligned}(C)_8 &= (C_{n-1} \cdots C_1 C_0 . C_{-1} C_{-2} \cdots C_{-m})_8 \\&= C_{n-1} \cdot 8^{n-1} + \cdots + C_1 \cdot 8^1 + C_0 \cdot 8^0 + C_{-1} \cdot 8^{-1} + C_{-2} \cdot 8^{-2} + \cdots + C_{-m} \cdot 8^{-m} \\&= \sum_{i=-m}^{n-1} C_i \cdot 8^i\end{aligned}\quad (1-5)$$

式(1-5)中,  $n$ 为整数部分的位数,  $m$ 为小数部分的位数,  $C_i$ 为数字符号( $0 \leq C_i \leq 7$ ), 8为进位计数制基数,  $8^i$ 为 $C_i$ 位上的权值。

**【例1-3】**八进制数204.53可以表示为

$$(204.53)_8 = 2 \times 8^2 + 0 \times 8^1 + 4 \times 8^0 + 5 \times 8^{-1} + 3 \times 8^{-2}$$

### 1-2-4 十六进制

基数 $r=16$ 的进位计数制称为十六进制。十六进制数使用的数字符号有16个, 即0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F, 进位规律是“逢十六进一”。十六进制数的位权是16

的整数次幂。任意十六进制数  $H$  可以表示为

$$\begin{aligned}
 (H)_{16} &= (H_{n-1} \cdots H_1 H_0.H_{-1} H_{-2} \cdots H_{-m})_{16} \\
 &= H_{n-1} \cdot 16^{n-1} + \cdots + H_1 \cdot 16^1 + H_0 \cdot 16^0 + H_{-1} \cdot 16^{-1} + H_{-2} \cdot 16^{-2} + \cdots + H_{-m} \cdot 16^{-m} \\
 &= \sum_{i=-m}^{n-1} H_i \cdot 16^i
 \end{aligned} \tag{1-6}$$

式(1-6)中,  $n$  为整数部分的位数,  $m$  为小数部分的位数,  $H_i$  为数字符号 ( $H_i=0\sim 9$ ,  $A\sim F$ ), 16 为进位计数制基数,  $16^i$  为  $H_i$  位上的权值。

**【例 1-4】** 十六进制数 2EB5.C9 可以表示为

$$(2EB5.C9)_{16} = 2 \times 16^3 + 14 \times 16^2 + 11 \times 16^1 + 5 \times 16^0 + 12 \times 16^{-1} + 9 \times 16^{-2}$$

表 1-2 列出了与十进制数 0~15 对应的二进制、八进制、十六进制数。

表 1-2 十进制数与二、八、十六进制数对照表

| 十进制数 | 二进制数 | 八进制数 | 十六进制数 |
|------|------|------|-------|
| 0    | 0000 | 00   | 0     |
| 1    | 0001 | 01   | 1     |
| 2    | 0010 | 02   | 2     |
| 3    | 0011 | 03   | 3     |
| 4    | 0100 | 04   | 4     |
| 5    | 0101 | 05   | 5     |
| 6    | 0110 | 06   | 6     |
| 7    | 0111 | 07   | 7     |
| 8    | 1000 | 10   | 8     |
| 9    | 1001 | 11   | 9     |
| 10   | 1010 | 12   | A     |
| 11   | 1011 | 13   | B     |
| 12   | 1100 | 14   | C     |
| 13   | 1101 | 15   | D     |
| 14   | 1110 | 16   | E     |
| 15   | 1111 | 17   | F     |

## 1-2-5 数制转换

### 1. 二、八、十六进制数转换为十进制数

二进制、八进制、十六进制数转换成十进制数非常简单, 只须采用多项式替代法, 即将  $2^n$  ( $n=1, 3, 4$ ) 进制数写成按权展开式, 再按十进制运算规则求和, 即可得到与  $2^n$  进制数等同的十进制数。

**【例 1-5】** 将二进制数 11010.11 转换成十进制数。

$$\text{解: } (11010.11)_2 = 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2} = (26.75)_{10}$$

**【例 1-6】** 将八进制数 204.5 转换成十进制数。



进制转换

$$\text{解: } (204.5)_8 = 2 \times 8^2 + 0 \times 8^1 + 4 \times 8^0 + 5 \times 8^{-1} = (132.625)_{10}$$

【例 1-7】将十六进制数 EB5.C 转换成十进制数。

$$\text{解: } (\text{EB5.C})_{16} = 14 \times 16^2 + 11 \times 16^1 + 5 \times 16^0 + 12 \times 16^{-1} = (3765.75)_{10}$$

注意: 十六进制数转换成十进制数时, 应将其字母 A~F 转换成相应的十进制数。

## 2. 十进制数转换为二、八、十六进制数

十进制数转换成  $2^n$  ( $n=1, 3, 4$ ) 进制数时, 需将待转换的数分成整数部分和小数部分, 分别按基数除法和基数乘法进行转换。

### (1) 整数转换

十进制整数部分采用基数除法, 即“除  $2^n$  取余”进行转换。把十进制整数  $N$  除以  $2^n$ , 取余数计为  $K_0$ , 作为相应  $2^n$  进制数的最低位, 把得到的商再除以  $2^n$ , 再取余数计为  $K_1$ , 作为  $2^n$  进制数的次低位, ……, 依此类推, 直至商为 0, 取余数计为  $K_{m-1}$ , 作为  $2^n$  进制数的最高位。这样可得到与十进制整数  $N$  对应的  $m$  位  $2^n$  进制整数  $K_{m-1}\cdots K_1 K_0$ 。

【例 1-8】将十进制数 45 转换为二进制数。

解:

|   |    | 余数 |             |
|---|----|----|-------------|
| 2 | 45 | …  | 1 ( $K_0$ ) |
| 2 | 22 | …  | 0 ( $K_1$ ) |
| 2 | 11 | …  | 1 ( $K_2$ ) |
| 2 | 5  | …  | 1 ( $K_3$ ) |
| 2 | 2  | …  | 0 ( $K_4$ ) |
| 2 | 1  | …  | 1 ( $K_5$ ) |
|   |    | 0  |             |

↑ 低位  
高位

$$\text{即 } (45)_{10} = (101101)_2$$

【例 1-9】将十进制数 380 转换成八进制数和十六进制数。

解:

|   |     | 余数 |             |
|---|-----|----|-------------|
| 8 | 380 | …  | 4 ( $K_0$ ) |
| 8 | 47  | …  | 7 ( $K_1$ ) |
| 8 | 5   | …  | 5 ( $K_2$ ) |
|   |     | 0  |             |

↑ 低位  
高位

$$\text{即 } (380)_{10} = (574)_8$$

|    |     | 余数 |                 |
|----|-----|----|-----------------|
| 16 | 380 | …  | 12(C) ( $K_0$ ) |
| 16 | 23  | …  | 7 ( $K_1$ )     |
| 16 | 1   | …  | 1 ( $K_2$ )     |
|    |     | 0  |                 |

↑ 低位  
高位