

数字与模拟电子线路教学小丛书

# 异步时序电路

王树堃 编

$x_1 x_2$

$y_1 y_2$

	00	01	11	10
00	0	1	1	0
01	0	1	1	1
11	0	1	1	1
10	0	1	$\emptyset$	$\emptyset$

$Y_2$

高等教育出版社

数字与模拟电子线路教学小丛书

# 异步时序电路

王树莖 编

高等教育出版社

## 内 容 简 介

本书经高等学校工科电工教材编委会电子线路编审小组委托龚之春同志主审,同意作为高等学校教学参考书出版。

本书为数字与模拟电子线路教学小丛书之一,全书共三章,分别讨论了异步时序电路的分析、设计及脉冲输入异步时序电路。均比现有数字电路教材相应章节的内容充实些,深入些,如着重讨论了异步时序电路的冒险、竞争及其解决方法,还深入浅出地介绍了系统简化法。在论述上,避开繁复的数学推导及演绎,力求概念清晰,通俗易懂。书中并给了一定数量的例题,有助于读者对基本概念的理解。

本书可供高等学校工科无线电技术、电子技术、自动化等专业师生及有关技术人员参考,也可作上述专业的选修课教材。

责任编辑 姚玉洁

数字与模拟电子线路教学小丛书

### 异 步 时 序 电 路

王 树 堃 编

\*

高等教育出版社出版

新华书店上海发行所发行

商务印书馆上海印刷厂印装

\*

开本 787×1092/32 印张 5.5 字数 113,000

1987年12月第1版 1987年12月第1次印刷

印数 00,001—2,370

书号 15010·0707 定价, 0.95 元

## 前 言

随着数字电路在通信、电子计算机及自动控制等领域中得到日趋广泛的应用，开关理论与逻辑设计课已成为高等学校工科有关专业普遍开设的基础理论课。为适应当前教学工作的需要，编者在前几年教学实践的基础上，编写了这本《异步时序电路》，以供有关专业师生参考使用。

异步时序电路是时序电路中最基本，并具有代表意义的一部分。掌握异步时序电路理论，不仅可以处理有关异步时序电路的问题，而且可以更深入地了解一般时序电路的理论和概念。本书从基本概念入手，系统地介绍了异步时序电路的分析和设计方法。特别是对于竞争和冒险、原始状态表的建立和简化、状态编码等问题都作了比较详尽的分析，并通过具体例子说明。

在编写过程中，曾得到北京邮电学院电子技术教研室有关同志的支持和帮助，在此谨致谢意。

由于水平有限，书中难免存在错误和不妥之处，欢迎读者批评指正。

编 者

1985年5月

# 目 录

## 第一章 异步时序电路的分析

§ 1.1 概述 .....	2
1.1.1 具有反馈的组合电路的记忆特性	
1.1.2 异步时序电路的基本概念	
§ 1.2 状态表 .....	9
1.2.1 状态表	
1.2.2 异步时序电路的分析步骤	
§ 1.3 异步时序电路的冒险现象 .....	20
1.3.1 静态冒险	
1.3.2 动态冒险	
1.3.3 实质冒险	
§ 1.4 异步时序电路的竞争现象 .....	35
§ 1.5 用触发器实现异步时序电路的分析 .....	39

## 第二章 异步时序电路的设计

§ 2.1 建立状态表 .....	44
§ 2.2 状态表的简化 .....	59
2.2.1 原始状态表的一般简化法	
2.2.2 系统法简化	
§ 2.3 状态编码 .....	62
2.3.1 避免临界竞争的基本方法	
2.3.2 一个转移时间编码(STT)	
§ 2.4 激励方程的推导 .....	119
§ 2.5 异步时序电路的实现 .....	122

## 第三章 脉冲输入异步时序电路

§ 3.1 脉冲方式工作 .....	141
§ 3.2 脉冲方式工作的触发器 .....	159
§ 3.3 两种方式工作的比较 .....	169

## 第一章 异步时序电路的分析

时序电路通常分为同步时序电路和异步时序电路。一般的同步时序电路受时钟脉冲的控制，其存贮电路只有在统一的时钟脉冲作用下才改变状态。在时钟脉冲作用期间所有的输入都是不变的。输入变量的变化只能限制在时钟脉冲等于0的期间发生。在这一期间，由于时钟的控制作用，电路的记忆状态不能随输入变量的变化而发生变化。因而，时钟脉冲的控制掩盖了门及导线的时间延迟；而电路的输出只有在时钟脉冲作用期间才有意义(米勒机模型)。由于这些限制，使得同步时序电路的分析和设计都比较容易。

但是在有些情况下，同步式工作要求的这些限制是不能满足的。例如，有两个同步系统  $A$  和  $B$ ，分别在两个独立的时钟脉冲控制下工作。如果我们设计的电路要求： $A$  发出中断信号使  $B$  停止工作，但是  $B$  中断工作却不能丢失在接收中断信号以前所接收的任何信息。显然，我们不能假定中断信号到达与  $B$  的时钟脉冲在时间上有任何相对的关系。因此，处理中断信号的电路，应设计成不受任何时钟脉冲控制的电路。

如果时序电路的工作不受任何时钟脉冲的控制，则该时序电路称为异步时序电路。这种电路适用于输入信号出现的时间是随机的情况。它常用作接口电路，来控制两个不同工作速度的同步时序电路之间的相互作用。例如，数字计算机和外围设备之间的接口电路就是按异步方式进行工作的。此外，有时电路按同步式工作速度太低，或者在有些情况下，按同步式

工作电路太复杂，在这些情况下也常采用异步时序电路。

本章主要分析异步时序电路的基本概念、工作特性及影响异步时序电路正确工作的冒险和竞争等问题。

## § 1.1 概 述

### 1.1.1 具有反馈的组合电路的记忆特性

时序电路的重要特征是，电路的输出不仅决定于当时的输入变量，而且与过去的输入变量也有关。这一特征要求时序电路必须具有记忆能力，能够记忆输入序列的历史情况。具有反馈的门电路就具有这种记忆能力。我们以图 1.1 所示的电路为例说明这一特性。




图 1.1

图 1.1 表示一个用与非门实现的电路，它的输出反馈回输入端构成反馈环路。为了把反馈变量和输出函数分开，图中用  $z$  和  $y$  分别表示输出函数和反馈变量（本例中， $z=y$ ；有些情况下， $z \neq y$ ）。图 1.1 所示电路的输出表达式为

$$z = x_1 x_2 + x_2 y$$

输出不仅是当时的输入变量  $x_1, x_2$  的函数，也决定于反馈变量  $y$ 。而反馈变量  $y$  又取决于过去的输入序列， $y = x'_1 x'_2 + x'_2 y'$  ( $x', y'$  表示前一次或前一刻的输入和反馈变

量)。例如,当  $x_1=0, x_2=1$  时,输出不能唯一确定,  $z$  可能为 1, 也可能为 0。如果前一次输入  $x'_1x'_2=00$ , 那么输出  $z$  就是 0; 如果前一次输入  $x'_1x'_2=11$ , 输出  $z$  就是 1。这表明电路的输出不仅决定于当时的输入状态, 也和过去的输入序列有关。过去的不同输入序列是用反馈环路变量  $y$  来表现的。它表示输入序列的累积效果, 反馈变量  $y$  称为电路的记忆状态。因此, 每一时刻电路所对应的记忆状态  $y(t)$ , 就代表了  $(t-\tau)$  以前 ( $\tau$  为电路的延迟时间) 电路所接收的输入序列。图 1.1 所示电路的上述时序特性可用表 1.1 来表示。由此可见, 反馈环路使电路具有记忆能力。

表 1.1

前一次输入 $x'_1 \ x'_2$	记忆状态 $y$	现在输入 $x_1 \ x_2$	输 出 $z$
0   0	0	0   1	0
1   1	1	0   1	1

在许多情况下, 异步时序电路使用触发器作记忆元件, 触发器本身就包含了反馈环路, 所以才具有记忆作用。一般情况下异步时序电路都可以由门电路加反馈组成。

### 1.1.2 异步时序电路的基本概念

现在我们来分析异步时序电路的基本特性。

具有反馈的组合电路是由一些门组成的。其中每一个逻辑门响应输入变量的变化总是有时间延迟的。而且各个门的时间延迟大小也不相同。为了分析方便, 通常在组合电路的每支反馈环路上用一个时延元件来模拟, 表示该反馈环路从



输入到输出的总时间延迟, 反馈环路中的逻辑门则被看作是  
没有延迟的。图 1.1 电路的模拟形式如图 1.2 所示。即将一个  
具有参数  $\tau$  的时延元件放在输出端。时延元件的输出信号  
是输入信号的精确复现, 只是相差一个时间  $\tau$ 。




图 1.2

我们定义时延元件的输出信号为时序电路的现在状态  
(它是电路的实际状态), 用小写字母  $y$  表示。时延元件的输  
入信号为时序电路的下一状态, 用大写字母  $Y$  表示。注意, 所  
谓下一状态, 是在当时的输入和电路的记忆状态  $y$  下, 预期  
电路将要变成的新状态。这个状态要经过一定时间  $\tau$ , 才能返  
回到输入端, 变成电路的实际状态。设现在时间为  $t$ , 则下一  
状态就是  $t + \tau$  时的现在状态:

$$Y(t) = y(t + \tau)$$

如果电路存在多个反馈环路, 通用的模型如图 1.3 所示。  
在每支反馈环路上都有一个模拟时延元件, 延迟参数分别用  
 $\tau_1, \tau_2, \dots, \tau_n$  表示, 一般情况下  $\tau_1 \neq \tau_2 \neq \dots \neq \tau_n$ 。在这种情况  
下, 每个反馈变量  $y_i$  就是电路的一个状态变量。图中有  $n$  个  
反馈环路, 电路就有  $n$  个状态变量。全部状态变量组成了电  
路的内状态(记忆状态), 因此任何瞬间电路的现在状态为

$$y(t) = [y_1(t) y_2(t) \dots y_n(t)]$$

电路的下一状态为

$$Y(t)=[Y_1(t)Y_2(t)\cdots Y_n(t)]$$




图 1.3

电路内部状态和输入状态合起来称为电路的全状态  $(x_1, x_2, \dots, x_m, y_1, y_2, \dots, y_n)$ 。全状态有两种情况，一种是稳定的，另一种是不稳定的。如果在某一输入状态  $I_k(x_1, x_2, \dots, x_m)$  下，电路的下一状态和现在状态相同，即对于每一个状态变量都满足关系  $Y_i(t) = y_i(t)$ ，只要输入变量继续保持不变，电路就不会发生变化，此时电路的全状态是稳定的，或者说在输入  $I_k$  条件下内状态  $y$  是稳定状态。反之，如果对于某一个(或某几个)状态变量， $Y_j(t) \neq y_j(t)$ ，则第  $j$  个状态变量还要发生变化，电路就不稳定。此时电路的全状态是不稳定的，或者说在输入  $I_k$  条件下内状态  $y$  是不稳定状态。当电路处于不稳定状态时，电路的作用将使状态  $y$  变到下一状态  $Y$  所规定的

值。经过一定延迟时间，改变了的状态又立即反馈回输入端成为新的现在状态。如果这时新的现在状态和它的下一状态仍然不相等，则电路状态将继续变化到下一状态。经过若干次反复，直到现在状态和它的下一状态相同达到稳定状态时为止。这就是异步时序电路(基本方式工作)的重要特征。例如，在图 1.2 的电路中，当  $x_1x_2=01, y=1$  时，下一状态  $Y=1$ ，所以电路是稳定的，此时电路全状态  $(x_1x_2, y)=(01, 1)$  是稳定状态。但是当输入  $x_1x_2$  从 01 变为 00 时，由于  $y=1$ ，而  $Y=0$ ，则电路的作用将使  $y$  变到 0，电路是不稳定的，此时电路的全状态  $(x_1x_2, y)=(00, 1)$  是不稳定状态。经过一定时间  $\tau$  之后，电路新的现在状态  $y$  变成 0。这时，在输入  $x_1x_2=00$ ，内状态  $y=0$  的情况下，它的下一状态  $Y$  也是 0，于是电路又达到稳定，故全状态  $(00, 0)$  是稳定状态。

上述异步时序电路状态转移的特性也可以用波形来说明。图 1.4 是某一时序电路的输入变量和状态变化的波形图。我们从左至右来分析随着输入变化电路作出的响应。当输入变量  $x_1x_2=00$  时，电路状态为  $y_1y_2=00$ ，这是稳定状态，用加有小圆圈的 ① 表示；当输入  $x_1$  由 0 变为 1 时，电路状态要发生变化，经过一个  $\tau$  的延迟后， $y_1y_2$  变为 10，即由稳定状态①转移至稳定状态②，而在  $\tau$  期间内，电路处在变化过程中，是不稳定的，此状态称为不稳定状态，用它的下一状态(不加圆圈)命名；当  $x_2$  从 0→1 时，电路不响应，仍处于稳定状态②； $x_1$  从 1→0 时，电路也不响应，状态不变；而当  $x_2$  从 1→0 时，又发生状态转移，经过一段延迟时间回到①状态。输入变量继续发生变化，类似的分析如图 1.4 所示。从图中看出，电路处于稳定状态时，只要输入变量保持不变，电路一直是稳定的。电路状态的变化仅在输入发生变化时才可能发生。并且，

当输入变化导致电路状态发生变化时，必须经过一定的延迟时间才能完成。在这一期间内(图中时间 $\tau$ )，电路状态要发生一次或多次变化，是不稳定的，即电路处于不稳定状态。因此，不稳定状态的持续时间仅为电路的延迟时间，所以是极短的。




图 1.4

必须指出，时间延迟有着重要意义，正是因为有时间延迟，才引入异步时序电路理论的基本概念：稳定状态、不稳定状态及记忆能力的特性。时间延迟通常是反馈环路中固有的时间延迟，模型中的时延元件是为分析方便而引入的模拟元件。但是，有时由于某种需要，也可能是外加的(见 §2.5)。

如果某一状态变量  $y=x$ ，则输出必须加时延元件。图 1.5 所示的电路就是一例。




图 1.5

## § 1.2 状 态 表

分析时序电路外部特性的有效工具是状态表。在这一节中，首先讨论异步时序电路的状态表，其次讨论分析方法。

### 1.2.1 状 态 表

图 1.6(a) 所示为一个异步时序电路。为了分析电路的工作特性，我们可将反馈环路暂时断开，如图 1.6(b) 所示，则电路变成组合电路。运用组合电路真值表的分析方法，将状态变量  $y$  视为组合电路的一个输入变量，下一状态  $Y$  视为组合电路的输出函数，作出真值表 1.2。

然后将反馈环路闭合，则电路的作用将建立  $y=Y$ 。如

果表中  $y=Y$ ，则电路状态不发生变化，是稳定状态。如果  $Y \neq y$ ，则电路状态将转向下一状态规定的值，电路就不稳定。例如，表 1.2 中的第 1 行， $Y=y=0$ ，是稳定状态，表中用方框圈起表示；第 2 行  $y=1, Y=0$ ，所以是不稳定状态，状态  $y$  要从 1 变到 0，即转向输入  $x_1x_2=00, y=0$  的行，即是表 1.2 中的第 1 行，表中用箭头表示转移方向；另一个不稳定状态在第 5 行，它应转至第 6 行；其余都是稳定状态。把这个表改写成矩阵形式，如表 1.3 所示。列表示输入状态，行表示内状态，每一格内给出电路的下一状态。此表称为转移表。因此，转移表就是将下一状态  $Y$  与电路输入 ( $x_1x_2$ ) 及现在状态  $y$  之间的关系用表格形式表示出来。为了分析方便，将相应的输出  $z$  也写在对应格内。

如果进一步将电路的内状态用符号表示，例如，用字母  $a$




图 1.6

表示  $y=0$  的状态, 字母  $b$  表示  $y=1$  的状态, 表 1.3 就变成表 1.4 的形式。表 1.4 称为状态表。转移表和状态表的意义是相同的, 只是前者的状态用二进制表示, 后者的状态用符号表示。

表 1.2

	$x_1$	$x_2$	$y$	$Y$
1	0	0	0	0
2	0	0	1	0
3	0	1	0	0
4	0	1	1	1
5	1	0	0	1
6	1	0	1	1
7	1	1	0	0
8	1	1	1	1

表 1.3

	$x_1 x_2$			
$y$	00	01	11	10
0	ⓐ,1	ⓐ,1	ⓐ,1	1,1
1	0,1	ⓐ,0	ⓐ,0	ⓐ,1

$Y, z$

表 1.4

		$x_1 x_2$			
$s$		00	01	11	10
$a$		@,1	@,1	@,1	b,1
$b$		a,1	Ⓟ,0	Ⓟ,0	Ⓟ,1

$S, s$

必须强调指出，这种状态表描述时序电路的工作是按基本方式工作的。其特点是输入信号每次新的变化，必须在电路达到稳定状态之后才能允许进行。

在异步时序电路中，当输入变量改变后，电路要发生状态转移。一定要经过不稳定状态才能进入另一个稳定状态。如果输入变量变化非常快，电路处在不稳定状态时输入变量又发生新的变化，电路响应的情况如何呢？仍以图 1.6(a) 所示电路为例，从状态表 1.4 可以看出，如果电路处于 10 列、 $a$  行，则电路状态是不稳定状态，内状态将转向下一状态  $b$ 。如果这时  $x_2$  又变到 1，则在 11 列最后达到的稳定状态将取决于  $x_2$  变化以前电路在不稳定状态停留了多长时间。如果从状态  $a$  向状态  $b$  的转移刚刚开始，则最后进入稳定状态  $a$  的可能性大；如果从状态  $a$  向状态  $b$  的转移接近于完成，则最后到达稳定状态  $b$  的可能性大。这样，就无法预言它的下一状态。人们为了能够掌握状态转移规律，使状态转移按规定的方向进行，必须对输入变量的变化在时间上加以限制。这个限制应该是，每一个输入变量持续的时间必须足以使电路达到稳定状态。也就是说，输入变量每次新的变化必须在电路进入稳定状态后方能允许进行。这是异步时序电路按基本方式工作的重要特征。

除此之外，基本方式工作通常还限制每次输入只有一个



变量发生变化。对于图 1.6 所示的时序电路,其输入变量的变化可以是

00 → 01 → 11 → 10

而不允许

00 → 11 或 01 → 10

这是因为如果两个以上的输入变量同时变化(实际上,两个变量绝对同时发生变化是不可能的),总有一先一后,而且先后的次序也是随机的,因此也可能出现不能按规定的下一状态转移的情况。所以,一般对每次变化的输入变量个数也需加以限制。

实际上,我们遇到的异步时序电路多数是符合这一要求的,只有在一些高速工作的异步时序电路中才会出现多个输入变量同时变化的情况。本书仅限于讨论只有一个输入变量发生变化的电路的分析和设计方法。

现在我们根据上述基本方式工作的特点,运用状态表 1.4 来分析图 1.6 时序电路的工作特性。

在分析外部特性时,我们可以给定任意一个输入序列,看其输出的响应。例如,给定输入序列  $x_1x_2$  为 00 → 10 → 11 → 01 → 00。当输入变量  $x_1x_2=00$  时,由表 1.4 可知,电路应处于 00 列的唯一稳定状态  $a$ , 此时输出  $z=1$ ; 当输入变为 10 时,电路的工作点(即指全状态)水平移动到 10 列,由表 1.4 可见,下一状态和现在状态不同,电路状态是不稳定的,状态  $a$  应转向状态  $b$ , 因此在 10 列工作点继续移动到  $b$  行,由于全状态 (10,  $b$ ) 是稳定状态,于是电路就稳定地处于状态  $b$ , 输出  $z=1$ ; 从全状态 (10,  $b$ ) 出发,输入  $x_1x_2$  变为 11 时,工作点水平移动到 11 列,由于下一状态也是  $b$ , 故是稳定状态,电路便稳定地处于全状态 (11,  $b$ ), 输出  $z=0$ ; 输入变量进一步