


digital RISC 64 位微处理器

DEC Alpha 21064

微处理器结构与应用

张 宁 吴 湘 编著
张报昌 主审



北京航空航天大学出版社

TP332
5

DEC Alpha 21064

微处理器结构与应用

张 宁 吴 湘 编著
张报昌 主审

北京航空航天大学出版社

(京)新登字 166 号

内 容 简 介

DEC Alpha 是美国数字设备公司开发出的新一代 RISC 体系结构。Alpha 采用了 $0.75\mu\text{m}$ 的 CMOS-4 工艺技术和超标量超流水线结构,成功地实现了 64 位寻址空间和简单定长的指令系统等。从而使它成为一种高性能、长寿命的计算机体系结构。

Alpha 的第一个实现——DEC chip 21064 微处理器,工作频率达 200MHz。它可在一个机器周期内发出两条指令,其峰值速度可达到 400 MIPS,是当今速度最快的单片微处理器。本书从硬件、软件和应用三方面,共 12 章,介绍了这种微处理器。读者能通过 21064,对 Alpha 的基本设计思想和结构有进一步的了解。

本书可供高等院校计算机专业的学生和研究生阅读,也可供从事计算机教学和计算机开发、应用等工作的教师和工程技术人员参考。

- 书 名: DEC Alpha 21064 微处理器结构与应用
- 编 著 者: 张宁 吴湘
- 责任编辑: 肖之中
- 出 版 者: 北京航空航天大学出版社
- 印 刷 者: 朝阳科普印刷厂
- 发 行: 新华书店总店科技发行所
- 经 售: 全国各地新华书店
- 开 本: 787×1092 1/16
- 印 张: 17.75
- 字 数: 451 千字
- 印 数: 5000 册
- 版 次: 1994 年 11 月第 1 版
- 印 次: 1994 年 11 月第一次印刷
- 书 号: ISBN 7-81012-535-4/TP·142
- 定 价: 19.20 元

前 言

80年代中期开始在计算机界兴起的精简指令系统计算机 RISC(Reduced Instruction Set Computer)结构是计算机体系结构的一场革命。它将对计算机产业产生巨大的影响。采用 RISC 结构的计算机系统将风靡世界计算机市场。

世界闻名的美国数字设备公司(DEC)1992年推出的 RISC Alpha 64 位微处理器——DEC chip 21064,是当今采用 RISC 结构的最先进的 64 位微处理器。它已被列入 1992 年版的《吉尼斯世界记录》。该芯片采用 0.75 微米 CMOS-4 工艺及超标量超流水线结构。其时钟频率可达 200MHz,峰值指令执行速度可达 4 亿条/秒(400 MIPS)。基于 21064 芯片研制出的计算机系统,从 DEC PC 微机、工作站到中、小型计算机和大型数据中心等,将成为数据处理、科学计算、金融服务、图形图像处理等领域中的最佳平台。DEC chip 21064 是 Alpha 的首次实现,其后继产品和派生产品已经并将陆续推出。

本书作者张宁应邀在美国麻州工作期间,从 1993 年初开始,与作者吴湘(Linda Wu)一起整理资料、调试程序等,并着手将 Alpha 通过中文介绍给祖国。在本书编著过程中,曾反复讨论、研究,并几易其稿。

本书分 12 章(另有附录 A、B、C)介绍了 DEC Alpha 21064 的硬件、软件和应用。其中第 1 章为概论,第 2~11 章介绍了 21064 的结构(硬、软件),第 12 章为应用程序设计。

我们编著此书的目的在于将最新的 RISC 实现——Alpha 介绍给祖国。使读者能对 DEC Alpha 21064 64 位微处理器的设计思想、体系结构和应用有一个全面的了解。然而,对于 DEC 公司历时 5 年,投资数亿美元研制出的高性能、高速度而又极富创造性的 21064 微处理器,靠一本书是很难全面介绍它的特点的。更由于时间仓促和我们的水平所限,书中还可能存在许多不妥之处。我们仅希望该书的出版能对促进我国 RISC 技术的发展和 DEC 各类计算机系统的应用起到微薄的作用。

本书第 12 章主要由吴湘执笔,其余各章由张宁完成。DEC 公司的张报昌先生(Mr. Clement Zhang)多次与作者讨论、研究,提出修改意见并主审。参加本书编著、审校等工作的还有王云霞、艾拉、葛存中、周叶生、孙晓方、张籍等。

在本书编著和出版过程中,得到了 DEC(Digital)公司总部和中国公司各方面的支持。特别是得到了 Mr. Bobby Choonavala、Mr. Paul Chan 和 Mr. Edward Chiu 的关注。中国公司的弓红志(Ms. Tina Gong)专员给予了许多具体的帮助。此外,Mr. Dave Telliev、

Mr. Paul Larochelle、Mr. Stan Havackiewicz 也曾给予过帮助。在此一并表示衷心感谢。我们同时还要感谢北京航空航天大学出版社对本书出版所给予的支持。

作 者

一九九四年五月

目 录

1	概 论	(1)
1.1	从 VAX 到 Alpha	(1)
1.1.1	历史的回顾	(1)
1.1.2	Alpha 与 VAX 比较	(2)
1.2	RISC 体系结构及其技术特点	(3)
1.2.1	计算机体系结构的发展	(3)
1.2.2	RISC 技术的特点	(3)
1.3	DEC Alpha	(5)
1.3.1	Alpha 是真正的 64 位体系结构	(5)
1.3.2	超高速运算	(5)
1.3.3	巧妙地处理字节操作	(5)
1.3.4	Alpha 处理算术陷阱的方法	(6)
1.3.5	Alpha 控制多处理器共享存储器的方法	(6)
1.3.6	PAL code——Alpha 非常灵活的特权软件库	(6)
1.3.7	Alpha 和编程语言	(7)
1.4	DEC chip 21064 64 位微处理器特点	(7)
1.5	符号表示与约定	(8)
2	内部结构	(11)
2.1	中央控制部件 Ibox	(12)
2.1.1	转移预测逻辑	(12)
2.1.2	指令转换缓冲器(ITB)	(13)
2.1.3	中断逻辑	(13)
2.1.4	性能计数器	(14)
2.2	整数执行部件 Ebox	(14)
2.3	地址部件 Abox	(15)
2.3.1	数据转换缓冲器(DTB)	(15)
2.3.2	总线接口部件(BIU)	(15)
2.3.3	装入缓冲仓	(16)
2.3.4	写缓冲器	(17)
2.4	浮点部件 Fbox	(17)
2.5	高速缓存(cache)组织	(18)

2.5.1	数据高缓(Dcache)	(18)
2.5.2	指令高缓(Icache)	(18)
2.6	流水线组织	(19)
2.6.1	流水线结构的特点	(19)
2.6.2	超流水线超标量结构	(19)
2.6.3	Alpha 流水线结构	(20)
2.7	指令分类	(22)

3 Alpha 寄存器 (25)

3.1	处理器寄存器	(25)
3.1.1	程序计数器(PC)	(25)
3.1.2	整数寄存器	(25)
3.1.3	浮点寄存器	(26)
3.1.4	锁寄存器	(26)
3.1.5	可选寄存器	(27)
3.2	处理器内部寄存器	(27)
3.2.1	Ibox 处理器内部寄存器	(27)
3.2.2	Abox 处理器内部寄存器	(39)
3.2.3	PAL-TEMP 处理器内部寄存器	(46)
3.2.4	处理器内部寄存器复位状态	(51)

4 存储器管理系统 (53)

4.1	Alpha 基本的存储器特性	(53)
4.1.1	存储器访问的一致性	(54)
4.1.2	存储器访问的粒度	(54)
4.1.3	存储器访问的宽度	(54)
4.1.4	类存储器特性	(55)
4.2	虚拟地址空间	(55)
4.2.1	虚拟地址格式	(56)
4.3	实地址空间	(57)
4.4	转换缓冲器和虚高缓	(57)
4.5	高缓和写缓冲器	(58)
4.6	页表条目(PTE)及其更换	(59)
4.6.1	页表条目	(59)
4.6.2	更换页表条目	(61)
4.7	存储器保护	(61)
4.7.1	处理器的访问方式与保护	(62)
4.7.2	处理器状态	(62)
4.7.3	保护码	(63)

4.7.4	访问违章故障	(63)
4.8	地址转换	(64)
4.8.1	页表条目的实地址访问	(64)
4.8.2	页表条目的虚地址访问	(65)
4.9	存储器管理故障	(66)
4.10	Open VMS PAL code 指令	(66)

5 数据类型和指令格式 (69)

5.1	数据的排列次序	(69)
5.2	数据类型	(70)
5.2.1	字节、字、长字、四字	(70)
5.2.2	VAX 浮点格式	(71)
5.2.3	IEEE 浮点格式	(73)
5.2.4	浮点部件中的长字整数格式	(76)
5.2.5	浮点部件中的四字整数格式	(76)
5.2.6	Alpha 硬件不支持的数据类型	(77)
5.3	指令的表示法	(77)
5.3.1	操作数的表示	(78)
5.3.2	指令操作数的表示	(78)
5.3.3	运算符	(80)
5.3.4	符号使用说明	(82)
5.4	指令格式	(82)
5.4.1	存储器指令格式	(83)
5.4.2	转移指令格式	(83)
5.4.3	运算指令格式	(84)
5.4.4	浮点操作指令格式	(85)
5.4.5	PAL 码(PAL code)的指令格式	(86)

6 指令系统 (87)

6.1	存储器整数装入/存储指令	(88)
6.1.1	装入地址	(88)
6.1.2	存储器数据装入整数寄存器	(89)
6.1.3	未对齐的存储器数据装入整数寄存器	(89)
6.1.4	存储器数据装入加锁的整数寄存器	(90)
6.1.5	整数寄存器数据有条件地存入存储器	(91)
6.1.6	整数寄存器数据存入存储器	(92)
6.1.7	未对齐的整数寄存器数据存入存储器	(93)
6.2	控制指令	(93)
6.2.1	条件转移	(94)
6.2.2	无条件转移	(95)

6.2.3	跳转	(96)
6.3	整数算术运算指令	(97)
6.3.1	长字加	(97)
6.3.2	带比例的长字加	(98)
6.3.3	四字加	(98)
6.3.4	带比例的四字加	(99)
6.3.5	带符号的整数比较	(99)
6.3.6	整数无符号比较	(100)
6.3.7	长字乘	(100)
6.3.8	四字乘	(101)
6.3.9	无符号的四字高位乘	(101)
6.3.10	长字减	(102)
6.3.11	带比例的长字减	(102)
6.3.12	四字减	(103)
6.3.13	带比例的四字减	(103)
6.4	逻辑和移位指令	(104)
6.4.1	逻辑运算	(104)
6.4.2	条件传送整数	(105)
6.4.3	逻辑移位	(106)
6.4.4	算术移位	(106)
6.5	字节处理指令	(107)
6.5.1	字节比较	(108)
6.5.2	抽取字节	(109)
6.5.3	插入字节	(111)
6.5.4	屏蔽字节	(112)
6.5.5	字节清0	(114)
6.6	浮点指令概述	(115)
6.6.1	浮点指令与格式	(115)
6.6.2	浮点故障	(115)
6.6.3	浮点数据编码	(116)
6.6.4	浮点舍入方式	(116)
6.6.5	浮点陷阱方式	(117)
6.6.6	浮点异常陷阱	(119)
6.6.7	浮点控制寄存器(FPCR)和动态舍入方式	(120)
6.7	存储器格式浮点指令	(122)
6.7.1	装入F浮点	(122)
6.7.2	装入G浮点	(123)
6.7.3	装入S浮点	(124)
6.7.4	装入T浮点	(124)
6.7.5	存储F浮点	(125)
6.7.6	存储G浮点	(125)
6.7.7	存储S浮点	(126)

6.7.8	存储 T 浮点	(126)
6.8	浮点条件转移指令	(127)
6.9	浮点操作格式指令	(128)
6.9.1	拷贝符号	(129)
6.9.2	整数到整数的转换	(130)
6.9.3	条件传送浮点	(131)
6.9.4	取自/送入浮点控制寄存器	(131)
6.9.5	VAX 浮点加	(132)
6.9.6	IEEE 浮点加	(132)
6.9.7	VAX 浮点比较	(133)
6.9.8	IEEE 浮点比较	(134)
6.9.9	将 VAX 浮点转换为整数	(134)
6.9.10	将整数转换为 VAX 浮点	(135)
6.9.11	将一种 VAX 浮点转换为另一种 VAX 浮点	(135)
6.9.12	将 IEEE 浮点转换为整数	(136)
6.9.13	将整数转换为 IEEE 浮点	(137)
6.9.14	将一种 IEEE 浮点转换为另一种 IEEE 浮点	(137)
6.9.15	VAX 浮点除	(138)
6.9.16	IEEE 浮点除	(139)
6.9.17	VAX 浮点乘	(140)
6.9.18	IEEE 浮点乘	(140)
6.9.19	VAX 浮点减	(141)
6.9.20	IEEE 浮点减	(142)
6.10	VAX 兼容指令	(142)
6.11	其它指令	(143)
6.11.1	调用特权结构库(PAL)	(144)
6.11.2	预取数据	(144)
6.11.3	存储器障碍	(145)
6.11.4	读进程周期计数器	(145)
6.11.5	陷阱障碍	(146)

7 特权结构库代码(PAL code) (147)

7.1	PAL code 及其功能	(147)
7.2	PAL code 环境及特殊的 PAL mode 指令	(148)
7.2.1	HW-MFPR 和 HW-MTPR 指令	(149)
7.2.2	HW-LD 和 HW-ST 指令	(151)
7.2.3	HW-REI 指令	(151)
7.3	PAL code 调用	(152)
7.3.1	硬件调用	(152)
7.3.2	CALL-PAL 指令调用	(153)
7.4	PAL code 入口点	(154)

7.5	必须的 PAL code 指令	(155)
7.5.1	排除异常中止	(156)
7.5.2	暂停处理器	(156)
7.5.3	指令流存储器障碍	(157)

8 异常情况处理 (159)

8.1	处理器状态	(160)
8.1.1	处理器状态寄存器和栈中 PS	(160)
8.1.2	程序计数器 PC	(161)
8.2	保护方式与处理器栈	(161)
8.2.1	保护方式	(161)
8.2.2	处理器栈和栈帧	(161)
8.3	系统控制块 SCB	(162)
8.3.1	故障的 SCB 项	(163)
8.3.2	算术陷阱的 SCB 项	(163)
8.3.3	异步系统陷阱 (AST) 的 SCB 项	(163)
8.3.4	数据对位陷阱的 SCB 项	(163)
8.3.5	其它同步陷阱的 SCB 项	(164)
8.3.6	处理器软件中断的 SCB 项	(164)
8.3.7	处理器硬件中断的 SCB 项	(165)
8.3.8	I/O 设备中断的 SCB 项	(165)
8.3.9	机器检查的 SCB 项	(166)
8.4	硬件特权进程关联	(166)
8.5	一般异常情况	(167)
8.5.1	故障	(167)
8.5.2	算术陷阱	(168)
8.5.3	同步陷阱	(169)
8.6	中断	(170)
8.7	机器检查异常	(172)
8.8	异常情况处理中的 PAL code 支持	(172)
8.8.1	启动	(172)
8.8.2	压栈	(173)
8.8.3	堆栈驻留	(173)
8.8.4	堆栈对齐	(173)

9 21064 引脚信号功能 (175)

9.1	DEC chip 21064 引脚信号概要	(175)
9.2	信号功能描述	(177)
9.2.1	时钟	(177)
9.2.2	初始化	(177)

9.2.3	Icache 初始化/串行 ROM 接口	(178)
9.2.4	外部总线接口	(180)
9.2.5	外部 cache 控制	(181)
9.2.6	外部周期控制	(185)
9.2.7	内部 cache/一级 cache 无效	(191)
9.2.8	中断	(191)
9.2.9	性能监视	(192)
9.2.10	其它信号	(192)

10 系统设计..... (195)

10.1	电源和输入时钟.....	(196)
10.1.1	21064 的最大工作范围	(196)
10.1.2	电源和输入/输出电平	(197)
10.1.3	输入电平检测	(197)
10.1.4	输入时钟	(198)
10.2	21064 自举	(199)
10.3	外部后备高速缓存 (Bcache)	(201)
10.3.1	Bcache 的结构	(202)
10.3.2	可高缓与不可高缓	(204)
10.3.3	Bcache 控制	(204)
10.3.4	加锁装入和条件存储	(206)
10.3.5	直接存储器访问 DMA	(208)

11 外部处理..... (211)

11.1	复位.....	(211)
11.2	快速外部 cache 读命中	(213)
11.3	快速外部 cache 写命中	(214)
11.4	读块 (READ-BLOCK)	(214)
11.5	写块 (WRITE-BLOCK)	(216)
11.6	加锁装入 (LDL-L/LDQ-L)	(218)
11.7	条件存储 (STL-C/STQ-C)	(218)
11.8	故障 (BARRIER)	(218)
11.9	预取 (FETCH/FETCH-M)	(219)

12 Alpha 应用程序设计 (221)

12.1	I/O 空间访问	(221)
12.1.1	本地 I/O 空间访问	(222)
12.1.2	远程 I/O 空间访问	(222)

12.1.3	远程 I/O 空间读访问	(225)
12.1.4	远程 I/O 空间写访问	(227)
12.1.5	远程 I/O 空间读/写程序示例	(228)
12.2	异常情况与中断处理	(228)
12.2.1	算术陷阱异常情况处理	(229)
12.2.2	异步系统陷阱 (AST) 中断处理	(232)
附录 A	DEC chip 21064 -AA 芯片引脚	(237)
附录 B	指令编码	(245)
附录 C	名词解释	(255)
主要参考资料		(269)

1

概 论

1.1 从 VAX 到 Alpha

1.1.1 历史的回顾

17 年前,一种新型的计算机体系结构——VAX 问世。之后,以该结构命名的 VAX 系列计算机风行世界。它以完善的设计和性能的优异而著称。在我国,从政府机关到大专院校,从科研院所到大型企业、公司,VAX 计算机已为许多人所熟悉,也是我国引进最多的一种中、小型计算机。

从 VAX 问世以来,世界计算机技术发生了巨大变化:

- 微处理器的速度提高了 1000 多倍。
- 半导体存储器的集成度提高了 1000 多倍。
- 磁记录设备记录密度提高了 500 多倍。

·
·
·

今天,微处理器芯片的处理速度可达到、甚至超过了 10 年前一般大型机的处理速度。而微型计算机则采用某些中、小型机,甚至是大型机的体系结构。与此同时,VLSI 技术和精密加工技术也在突飞猛进地发展。在一个很小的处理器芯片上集成上百万只晶体管已成为可能。

另一方面,科学技术的迅猛发展,对计算机科学提出了新的挑战。要求新一代计算机系统能解决计算量更大、复杂程度更高的问题,要求它们必须具备前所未有的处理能力及可靠性、灵活性。

面对新的挑战,在 VAX 问世后 15 年,即 1992 年,DEC 公司正式推出划时代的 Alpha 体系结构和该结构的第一个实现——DEC chip 21064。

Alpha 的设计目标是高性能、长寿命和运行 VMS、UNIX 等多个操作系统。Alpha 设计寿命为 25 年,即为跨入 21 世纪的芯片。在 25 年中,要使 Alpha 及其发展型号的性能一直保持优势,必须采取许多措施才能达到。在结构上,Alpha 采用的是全 64 位体系结构。在工艺技术上,

Alpha 采用了高集成度的 VLSI 技术,即 0.75 微米 CMOS-4 工艺技术。CMOS-4 是 DEC 最新的工艺技术,它是在 1991 年开始采用的。几种 CMOS 工艺技术的比较,见表 1-1。

表 1-1 DEC CMOS 技术概况

项 目	CMOS-1	CMOS-2	CMOS-3	CMOS-4
制造时间(年)	1985	1987	1989	1991
最小线宽	2.0 μ m	1.5 μ m	1.0 μ m	0.75 μ m
最大芯片尺寸	0.9cm ²	1.2cm ²	1.4cm ²	2.0cm ²
电 压	5.0V	5.0V	3.3V	3.3V
晶体管数目	0.2M	0.4M	0.8M	1.7M
速 度	CISC	12MHz	37MHz	66MHz
	RISC		66MHz	100MHz
			100MHz	200MHz

Alpha 是一种 RISC 体系结构,它采用超标量、超流水线的结构方案。每个机器周期可执行两条指令,而每秒种可处理的指令达 4 亿条。Alpha 还具有 64 位虚拟地址空间和较大的页面(8K~64K)。在 Alpha 扩展的虚拟地址空间,可直接处理 10 亿甚至万亿字节为单位的数据,从而为文字与图象处理、数据库管理、语音处理等带来方便。

不仅如此,Alpha 还允许应用多处理器实现指定的功能。

1.1.2 Alpha 与 VAX 比较

Alpha 与 VAX 在体系结构上的不同处见表 1-2。

表 1-2 Alpha 与 VAX 在体系结构上的不同

项 目	VAX	Alpha
体系结构	CISC(复杂指令系统计算机)结构	RISC(精简指令系统计算机)结构
虚拟地址长度	32 位	最大 64 位
页面大小	512 字节	8K~64K 字节
指令长度	1~51 字节	4 字节(32 位)
通用寄存器(个数×位)	16×32 位	64×64 位
寻址方式	21 种	3 种
指令集	通用	装入/存储
数据类型	整数、浮点数、位字段、队列、字符串、十进制数串	整数、浮点数

1.2 RISC 体系结构及其技术特点

1.2.1 计算机体系结构的发展

80 年代中、后期出现的精简指令系统计算机(RISC)结构是计算机体系结构发展史上又一次重大的变革。RISC 结构为计算机系统带来了巨大的性能/价格比优势,深刻地改变了整个计算机工业的面貌。作为计算机发展的必然趋势,未来的处理器芯片都要向 RISC 设计靠拢和发展。

从 80 年代中期至今,单 CPU RISC 计算机平均每隔 12 个月至少将运算速度翻一番。从 1986 年的 10 MIPS 发展到 1991 年的 100 MIPS。而 1992 年出现的 DEC chip 21064 甚至达到 400 MIPS。这是计算机发展史上性能提高最快的时期。目前,RISC 结构的计算机系统性能已全面超过了复杂指令系统计算机(CISC)。

传统的体系结构设计思想一直认为计算机的指令系统越丰富、越复杂,功能越强,处理程序设计语言的能力也越强。在这种指导思想之下设计出的计算机系统越来越复杂和庞大。许多计算机系统都具有 300 条以上的指令。如著名的 VAX 11/780 系统,具有 303 条指令,而每条指令都具有多种寻址方式。因此,有总共多达上千种不同的指令操作。

70 年代中、后期,美国的一批科学家曾对各种计算机中,指令的使用率进行了大量的统计分析。经过对大量的程序实际运行的分析,发现一个典型程序的运行过程中,所使用的 80% 的指令只占处理器指令系统的 20%,而指令系统中 80% 的指令是很少使用的指令,即只占使用指令的 20%。同时还发现使用最频繁的指令是数据传送、算术运算等最简单的指令。这就说明长期以来致力于复杂指令系统的设计,实际上是在设计一种大量指令很少使用的指令系统。它不仅带来结构上的复杂性,同时使微程序设计更为复杂,致使出错的概率增加。此外,加之大量使用操作复杂的存储器——存储器操作指令,因此很难大幅度提高计算机的效率。这些都促使 RISC 结构出现并得到迅速发展。

进入 90 年代以来,RISC 技术的发展仍然很快,许多大计算机公司都投入大量资金和人力、物力进行开发。到 1992 年,已开始推出第三代 RISC 微处理器。其主要特点是采用超标量、超流水线等指令级并行处理技术,使整数运算和浮点运算部件各自的指令流水线均可在每个时钟周期内执行两条指令。从而使运算速度达到 300~400 MIPS。目前 RISC 技术已将处理器芯片的性能/价格比提高到一个新的水平。从目前的发展趋势看,到 2000 年,单 CPU 微处理器的性能可达到 1000MIPS,甚至更高。

1.2.2 RISC 技术的特点

RISC 结构,顾名思义,其最大的特点是指令系统简单。RISC 的设计原则是使系统设计达到最高的有效速度。为此,首先简化硬件设计,排除那些实现复杂功能的复杂指令,而保留经验证能提高机器性能且使用最频繁的指令。

RISC 设计的基本目的是使计算机结构更加简单、更加合理、更加有效。指令系统精简后的计算机体系结构自然趋于简单。再加之其它措施的配合,必然使计算机执行速度更快,从而使性能得到提高。

RISC 技术的主要特点有:

1. 采用高效的流水线操作

流水线技术已为现代计算机体系结构所采用,以达到高速执行指令的目的。而 RISC 技术要高速地处理数据和指令就必须采用流水线技术,使指令在流水线中并行地操作,从而提高处理速度。

经多年实践,RISC 结构的流水线技术日趋成熟。不仅流水级增多,而且出现超标量和超流水线的结构,使流水线的效率不断提高。例如 DEC chip 21064 就是具有 7 级整数操作流水级和 10 级浮点操作流水级的超标量超流水线的 RISC 结构,体现了当前最新的流水线技术。

2. 面向寄存器堆的指令

在传统的 CISC 设计中,大量设置存储器-存储器操作指令。这类指令虽然可以有较强的功能,但实际执行的效率较低。RISC 结构采用大量的寄存器-寄存器操作指令,使指令系统更为精简,控制部件更为简化,指令执行速度更快。此外,80 年代以来,VLSI 技术的迅速发展,使得在一个芯片上做大量的寄存器成为可能。这也促进了 RISC 结构的实现。例如,RISC 的 DEC chip 21064 中就有专门的整数寄存器堆(IRF)和浮点寄存器堆(FRF),集中了大量寄存器供指令使用。

3. 装入/存储指令结构

如前述,频繁地访问内存,将会使执行速度降低。RISC 结构的指令系统中,只有装入/存储(load/store)指令可访问内存。其它指令均在寄存器之间对数据进行运算。

load 指令从内存中将数据取出送到寄存器。在寄存器之间对数据进行快速处理,并将它暂存在那里,以便再有需要时,不必再次访问内存。在适当的时候,一条 store 指令再将这个数据送回内存。采用这种方法无疑可提高指令的执行速度。

4. 采用指令高缓(Icache)和数据高缓(Dcache)

RISC 结构采用了较大的片上指令高速缓冲存储器(Icache)和片上数据高速缓冲存储器(Dcache),用以提高指令和数据的传输速率。这两种高速存储器包含着处理器最近使用的指令和数据拷贝。采用分开的指令缓存和数据缓存可提高 cache 的命中率。因此,保存在 Icache 和 Dcache 中的指令和数据比采用单一 cache 中的数据和指令更可能被重复使用。从而提高了指令的执行速度。

5. 指令格式的简单化、规格化

为与 RISC 流水线结构相适应且提高流水线的效率,指令格式必须趋向简单和固定的格式。要求指令基本上都采用 32 位固定长度(4 字节),并且指令中的操作码字段、操作数字段都应尽可能具有统一的格式。此外,寻址方式一般不超过 3 种,从而使硬件逻辑部件简化且缩短

译码时间。

正是由于 RISC 设计采用简单而又规格化的指令系统和较少的寻址方式,使指令可直接在硬件中执行,从而省略了 CISC 设计中的微码转换环节,提高了机器执行效率和可靠性。

1.3 DEC Alpha

DEC Alpha 是美国数字设备公司(DEC)历时 5 年多,投资数亿美元开发出的新一代 RISC 体系结构。Alpha 的设计者们研究和分析了当前和可预见到的 RISC 体系结构的设计要素,采纳了可能影响若干年后 RISC 结构的因素,采用全新的设计,力求使 Alpha 成为一种全 64 位、跨入 21 世纪的体系结构。

Alpha 在设计中,特别注意避免局限于任何特定的操作系统或编程语言。同时也考虑到与传统的 VAX 的兼容问题。Alpha 没有采用微码处理方式,而是创造性地采用了 PAL code 来解决这类问题。

采用 Alpha 结构的产品既可作为单处理器工作站,也可作为多机并行处理服务器。

1.3.1 Alpha 是真正的 64 位体系结构

Alpha 是真正的 64 位体系结构。它的所有寄存器都是 64 位宽。它决不是扩展成 64 位的 32 位体系结构。但对 Alpha 的某种实现,可能并未用到 64 位。这如同一幢设计为 64 个房间的建筑中,可能有一部分房间空闲不用。

1.3.2 超高速运算

Alpha 改变了 VAX 的微码处理结构而代之以全新的超标量超流水线结构。对于整数操作和存储器访问指令,在 7 级流水线中进行。而对于浮点操作指令,则是在 10 级浮点操作流水线中进行。

Alpha 结构采用的是简化的指令系统。它的所有指令均为 32 位,仅有少量规格化的指令格式。存储器操作是装入/存储。所有的数据操作均在寄存器之间进行。特别是 Alpha 结构没有专用寄存器和条件码,从而便于指令的流水线处理。

正由于采取了种种措施,才使 Alpha 成为一种可超高速运算的体系结构。理论上 Alpha 结构可在一个机器周期内发出两条指令。因此,它的峰值速度可达到 400MIPS。

1.3.3 巧妙地处理字节操作

Alpha 结构用一般的 64 位寄存器到寄存器指令进行字节移位和屏蔽,从而使指令保持简短。

Alpha 没有单字节存储指令。这有以下几个优点: