


现代体系结构 上的 UNIX 系统

—内核程序员的 SMP 和 Caching 技术

[美] Curt Schimmel 著
张 辉 译



现代体系结构上的 UNIX 系统

——内核程序员的 SMP 和 Caching 技术

[美] Curt Schimmel 著

张 辉 译

人民邮电出版社

图书在版编目 (CIP) 数据

现代体系结构上的 UNIX 系统：内核程序员的 SMP 和 Caching 技术 / (美) 希梅尔 (Schimmel,C.) 著；张辉译。—北京：人民邮电出版社，2003.4

ISBN 7-115-10876-5

I. 现... II. ①希... ②张... III. UNIX 操作系统 IV. TP316.81

中国版本图书馆 CIP 数据核字 (2003) 第 016159 号

版权声明

Authorized translation from the English language edition, entitled

UNIX Systems for Modern Architectures, 1st Edition, ISBN: 0201633388, by Curt Schimmel, published by Pearson Education, Inc, publishing as Addison Wesley, Copyright © 1994 by Curt Schimmel.

All rights reserved. No part of the book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information storage retrieval system, without permission from Pearson Education, Inc.

CHINESE SIMPLIFIED language edition published by Posts & Telecommunications Press.

本书英文版由 Addison Wesley 出版。人民邮电出版社取得授权翻译出版中文简体版。未经出版者许可，对本书任何部分不得以任何方式或任何手段复制和传播。

版权所有，侵权必究

现代体系结构上的 UNIX 系统

—— 内核程序员的 SMP 和 Caching 技术

◆ 著 [美] Curt Schimmel

译 张 辉

责任编辑 李 际

◆ 人民邮电出版社出版发行 北京市崇文区夕照寺街 14 号

邮编 100061 电子函件 315@ptpress.com.cn

网址 <http://www.ptpress.com.cn>

读者热线 010-67132705

北京汉魂图文设计有限公司制作

北京鸿佳印刷厂印刷

新华书店总店北京发行所经销

◆ 开本：787×1092 1/16

印张：19.25

字数：460 千字 2003 年 4 月第 1 版

印数：1-4 000 册 2003 年 4 月北京第 1 次印刷

著作权合同登记 图字：01-2002-2768 号

ISBN 7-115-10876-5/TP • 3195

定价：39.00 元

本书如有印装质量问题，请与本社联系 电话：(010) 67129223

内容提要

本书首先回顾了与全书其他内容切实相关的 UNIX 系统内幕。回顾的目的是增进读者对 UNIX 操作系统概念的了解，并且定义随后使用的术语。本书接下来的内容分为 3 个部分。第一部分“高速缓存存储系统”介绍了高速缓存体系结构、术语和概念，详细考察了 4 种常见的高速缓存实现——3 种虚拟高速缓存的变体和物理高速缓存。第二部分“多处理机系统”讨论了调整单处理机内核的实现，使之适合于紧密耦合、共享存储多处理机上运行时所面临的问题和设计事宜，还研究了几种不同的实现。最后一部分介绍多处理机高速缓存一致性，这一部分通过研究高速缓存加入到一个紧密耦合、共享存储器多处理机系统时出现在操作系统和高速缓存体系结构上的问题，从而将前两个部分的内容结合到一起。

本书适合于大学计算机及相关专业高年级本科生或者研究生使用。每一章都包含有一组练习题，问题都需要采用这一章所提供的信息以及一些额外学到的知识来解答，习题大都建立在这一章中所出现的例子的基础之上。在本书的末尾有选择地给出了习题的答案。

序

本书的目标在于，为了让操作系统能够在采用了高速缓存（cache memory）以及（或者）多处理机（multiprocessor）技术的现代计算机系统上运行，就若干必须要解决的问题提供实用的信息。在撰写本书的时候，已经有一些讲述 UNIX 系统实现的书籍，但是却没有一本书详细描述应该如何管理高速缓存和多处理机。许多计算机体系结构方面的书籍都是从硬件方面介绍高速缓存和多处理机的，但是却没有一本书能够成功地解决这些现代体系结构给操作系统所带来的问题。本书的意图就是通过建立计算机体系结构和操作系统之间的桥梁来填补这些缺憾。

本书是为操作系统开发人员编写的，它从系统程序员的角度阐述了高速缓存和多处理机的操作。虽然本书的读者对象是 UNIX 系统程序员，但是本书的编写形式使之能够适用于任何操作系统，其中包括所有的 UNIX 变体。通过概念层次上阐述的问题和解决方案，并且使用 UNIX 系统服务（system service）为例来展示这些问题出现的地方，从而达到了这一效果。所以本书提供的解决方案也可以应用到相应环境下的其他操作系统上。

本书打算采取两种途径向操作系统开发人员提供帮助。首先，读者将学习如何调整现有的操作系统，使之能够在现代体系结构上运行。为了做到这一点，本书从操作系统的角度来详细研究这些体系结构的操作，并且阐述了操作系统要管理这些体系结构必须做什么。其次，读者将学习现代体系结构在不同方法之间进行抉择时所涉及的若干权衡考虑。在投身于采用高速缓存和多处理机的新型计算机系统设计工作时，这会给予操作系统开发人员所需要的背景知识。

本书假定读者熟悉 UNIX 系统调用接口（system call interface）和 UNIX 内核原理的高级概念。读者还应该熟悉计算机体系结构（computer architecture）和计算机系统组织（computer system organization）在这两方面应该具备计算机科学系本科生水平的课程所教授的知识。

本书扩充了为计算机产业界的 UNIX 系统专业人员所开发的 I 级课程（course I）。在过去的 4 年中，这门课一直在美国的 USENIX 大会和欧洲的 UKUUG 大会上讲授。由于它是一门为期

2 序

一天的辅导课，因而在所含材料的数量上就有所限制。本书更为细致地涵盖了有关高速缓存和多处理机课程的所有材料，并且还包含了其他主题。

本书适合于大学高年级本科生或者研究生使用。每一章都包含有一组练习题。选出的问题都需要采用这一章所提供的信息以及一些额外学到的知识来解答，并不是简单地模仿他人的材料来出题。在许多情况下，习题都建立在这一章中所出现的例子的基础之上。答案往往采取一小段话的形式（大多数情况下有 4~5 句话，有时会长一些）。希望读者能够尝试解答所有的问题，以此增进对所学概念的掌握。在本书的末尾有选择地给出了习题的答案。

我们首先回顾了与本书其他内容切实相关的 UNIX 系统内幕。回顾的目的是增进读者对 UNIX 操作系统概念的了解，并且定义随后使用的术语。本书接下来分成 3 个部分：高速缓存存储系统(cache memory system)、多处理机 UNIX 实现以及多处理机高速缓存一致性(cache consistency)。第一部分“高速缓存存储系统”介绍了高速缓存体系结构、术语和概念。接下来详细讲述了 4 种常见的高速缓存实现：3 种虚拟高速缓存(virtual cache)的变体和物理高速缓存(physical cache)。第二部分“多处理机系统”讨论了调整单处理机(uniprocessor)内核的实现，使之适合于在紧密耦合(tightly-coupled)、共享存储多处理机(shared memory multiprocessor)上运行时所面临的问题和设计事宜，还研究了几种不同的实现。最后一部分介绍多处理机高速缓存一致性，这一部分通过研究高速缓存加入到一个紧密耦合、共享存储器多处理机系统时所出现的操作系统和高速缓存体系结构上的问题，从而将前两个部分的内容结合到一起。

本书因地制宜地使用一组经过挑选的现代多处理机体系结构来举例说明相关的概念。其中 Motorola 68040 和 Intel 80X86 系列(80386、80486 和 Pentium)代表了传统的 CISC(complex instruction set computer, 复杂指令集计算机)处理器。RISC(reduced instruction set computer, 精简指令集计算机)方法则以 MIPS 系列(R2000、R3000 和 R4000)、Motorola 88000 以及来自德州仪器公司(Texas Instruments, TI)的 SPARC v8 兼容处理器(MicroSPARC 和 SuperSPARC)为代表。另外还出现了其他几个例子，包括 Sun 和 Apollo 工作站和 Intel i860。在附录 A 中可以找到这些处理器特性的一份汇总介绍。

我要向在本书付梓之前耗费时间评审书稿的人士表示我的感激之情。特别要感谢下面这些人：Steve Albert、Paul Borman、Steve Buroff、Clement Cole、Peter Collinson、Geoff Collyer、Bruce Curtis、Mukesh Kacker、Brian Kernighan、Steve Rago、Mike Scheer、Brian Silverio、Rich Stevens、Manu Thapar、Chris Walquist 和 Erez Zarok。我也要向 Addison-Wesley 公司的员工们表示感谢，感谢他们在本书出版的过程中所提供的帮助和建议，特别要感谢 Kim Dawley、Kathleen Duff、Tiffany Moore、Simone Payment、Marty Rabinowitz 和 John Wait。他们的帮助使得这本书比我一个人努力的结果要好得多。我还要感谢许多在上辅导课期间花时间填写课程评语，从而提供其深思熟虑后的反馈意见的人士。

符号约定

本部分举例说明在本书的示例中所采用的符号约定。

常数（constant）

十进制、八进制和十六进制常数都以 C 编程语言的标准记法来表示。十进制常数总是以数字 1~9 中的一个开头。八进制常数以 0 开头。十六进制常数以字符序列 “0x” 开头。这里是一些例子：

12345	十进制常数
07654	八进制常数
0x3af	十六进制常数

字长（word size）

存储器中的一个字（word）为 4 字节（byte）。每字节 8bit，所以每一个字是 32bit。

字节顺序（byte order）

存储器最容易想成是字的数组（array）。要引用一个字中的单个字节，需要有一种给它们编号的约定。所有展示存储器中字节排列的例子都使用了高字节结尾（big-endian）的字节顺序。这意味着每个字的最高有效字节（Most Significant Byte, MSB）拥有最低的地址，而最低有效字节（Least Significant Byte, LSB）拥有最高的地址。在字中的字节是从左到右读取的，首先读取最高有效字节。例如，下面的字节编号方式会运用到字长为 4 字节的机器上：

	MSB	LSB		
字 0	字节 0	字节 1	字节 2	字节 3
字 1	字节 4	字节 5	字节 6	字节 7
字 2	字节 8	字节 9	字节 10	字节 11

Motorola 的处理器、Sun SPARC 兼容类型的处理器以及 IBM 的处理器（IBM PC 的处理

器除外) 都使用高字节结尾的字节顺序。DEC 和 Intel 处理器使用低字节结尾 (little-endian) 的字节顺序, 在这类处理器中, 一个字里面的字节是按照逆序编号的。MIPS 处理器可以配置成任何一种字节顺序, 在生产基于 MIPS 处理器的系统的所有厂商中, 除了 DEC 之外, 都选择高字节结尾的字节顺序。

比特位顺序 (bit order)

在一个字或者字节内, 各个比特位的顺序遵循低字节结尾的顺序, 这意味着最低有效比特位 (least significant bit, LSb) 的编号为 0 位, 而 4 字节长的字中, 最高有效比特位 (most significant bit, MSb) 是 31 位。最高有效比特位始终在最左边。在需要用比特位的编号来说清楚一个例子的时候, 就在一个字节或者字的上方给出比特位的编号来。例如, 下面的字显示出了每个字节内的最高和最低有效比特位, 每个字节则按照字内的比特位顺序进行编号。

31	24 23	16 15	8 7	0
字节 0	字节 1	字节 2	字节 3	

比特位范围 (bit range)

有时需要从一个字或者字节中引用一串连续的比特位, 这就称为比特位范围 (bit range)。比特位范围可以用尖括号括起范围两端的比特位号来表示。例如, 在上面所示的一个字中, 构成字节 2 的比特位序列被表示成“比特位<15..8>”。最高有效比特位号始终出现在左边, 右边跟着最低有效比特位号。这种记法所表示的范围始终包括这两个比特位的位置本身。

存储器大小的单位 (memory size unit)

千字节 (kilobyte) 被缩写成 K 或者 KB, 它包含 1024 字节。兆字节 (megabyte) 被缩写成 M 或者 MB, 它包含 1024KB。吉字节 (gigabyte) 被缩写成 G 或者 GB, 它包含 1024MB。例如, 4KB 是 4096 字节, 而 8MB 是 8 388 608 字节。存储器大小始终是以字节来衡量的。K、KB、M、MB、G 和 GB 等缩写均会在本书中使用。

前 言

在计算机系统发展历史中的许多时期，构建整体上速度更快的系统的愿望都集中在系统的三大组成部分——CPU、存储子系统和 I/O 子系统——的速度都更快上面。通过提高时钟速度就可以制造出更快的 CPU。通过降低存取时间就可以制造出更快的存储子系统。通过提高数据传输速率就可以制造出更快的 I/O 子系统。但是，随着时钟速度和传输速率的提高，要提高系统的整体速度就变得越来越困难了，因此要设计和构建这样的系统，成本也变得越来越高。随着速度的提高，传输延迟 (propagation delay)、信号上升时间 (signal rise time)、时钟同步和分发 (clock synchronization and distribution) 等等都变得越发重要起来。这类高速设计的高成本更难获得有效的性能价格比。

因为受这样和那样的因素影响，系统设计人员扩大了他们的关注范围，以找出提高系统整体性能的其他途径。精简指令集计算机 (Reduced Instruction Set Computer, RISC) 系统的概念就是其成果之一，在 RISC 系统中对 CPU 指令集进行了简化，从而让一个低成本的快速硬件实现就能完成这些指令。另一项成果是高速缓存存储系统的发展。高速缓存通过把程序中引用最频繁的数据和指令保存在一小块高速存储器中，以此降低主存储系统的负载，从而提高系统的性能。通过增加一小块成本划算、高速度的高速缓存而不是一个成本高、规模大的高速主存储子系统就能加速存储器整体存取速度。采用高速缓存存储器有可能带来更快的存储器整体存取时间，这对于 RISC 系统来说尤为重要，因为要完成相同的任务，使用精简的指令集通常要求 RISC CPU 比传统的 CPU 体系结构取得和执行更多的指令。一般而言，RISC 系统需要更高的带宽来以峰值性能运行。

通过并行运行更多台设备而不是提高任何单台设备的速度就能获得更高的 I/O 传输速率。这就导致了诸如廉价磁盘冗余阵列 (Redundant Arrays of Inexpensive Disks, RAID) 之类设备的发展，在 RAID 中，多块磁盘并行运行以提供更高的整体传输率。通过增加一个系统中 CPU 的数量来构建多处理机，这样的技术也可以用于提高 CPU 的速度。多处理机把系统负载分散到多个处理器上来增加整个系统的吞吐率。

2 前言

多处理机和高速缓存是密切相关的。紧密耦合多处理机系统（*tightly coupled multiprocessor system*）有一个共享的主存储子系统，随着处理器数量的增加，它需要更高的主存储带宽，因为每个处理器在取得和执行一条独立的指令流的同时，都必须在存储器中访问一组独立的数据。将一块高速缓存和每个处理器进行耦合，从高速缓存而不是共享的主存储器来满足处理器大部分的存储器访问请求，就可以降低主存储器的负载。这是一种颇为划算的提高系统性能的途径。

虽然高速缓存能够在多处理机中增加有效的存储器带宽，但是高速缓存结构对于管理它所需要的操作系统开销有很大的影响，这又反过来影响了系统的整体性能。

总而言之，构建速度更快的计算机系统不仅仅是一件诸如提高 CPU 时钟速度这样的事。虽然这样的技术实际上造就了更快的系统，但是它们不一定就是经济上划算的解决方法。通过集中研究如何利用现有的系统部件来提供更高的系统性能，人们已经发现高速缓存和多处理机是划算的解决方案。因此，我们就从这里开始研究高速缓存和多处理机的体系结构，以及它们给操作系统带来的问题。

目 录

第1章 回顾 UNIX 内核原理	1
1.1 引言	1
1.2 进程、程序和线程	2
1.3 进程地址空间	4
1.3.1 地址空间映射	5
1.4 现场切换	6
1.5 存储管理和进程管理的系统调用	7
1.5.1 系统调用 fork	7
1.5.2 系统调用 exec	9
1.5.3 系统调用 exit	10
1.5.4 系统调用 sbrk 和 brk	10
1.5.5 共享存储	10
1.5.6 输入输出操作	11
1.5.7 映射文件	11
1.6 小结	11
1.7 习题	12
1.8 进一步的读物	13

第一部分 高速缓存存储系统

第2章 高速缓存存储系统概述	17
2.1 存储器层次结构	17
2.2 高速缓存基本原理	19
2.2.1 如何存取高速缓存	19
2.2.2 虚拟地址还是物理地址	21
2.2.3 搜索高速缓存	21
2.2.4 替换策略	22
2.2.5 写入策略	22
2.3 直接映射高速缓存	25
2.3.1 直接映射高速缓存的散列算法	26
2.3.2 直接映射高速缓存的实例	28
2.3.3 直接映射高速缓存的缺失处理和替换策略	30

2.3.4	直接映射高速缓存的总结	31
2.4	双路组相联高速缓存	32
2.4.1	双路组相联高速缓存的总结	33
2.5	n 路组相联高速缓存	34
2.6	全相联高速缓存	34
2.7	n 路组相联高速缓存的总结	35
2.8	高速缓存冲洗	35
2.9	无高速缓存操作	36
2.10	独立的指令高速缓存和数据高速缓存.....	37
2.11	高速缓存的性能.....	38
2.12	如何区分不同的高速缓存结构.....	39
2.13	习题.....	40
2.14	进一步的读物.....	42
第 3 章	虚拟高速缓存	45
3.1	虚拟高速缓存的操作	45
3.2	虚拟高速缓存的问题	47
3.2.1	歧义	47
3.2.2	别名	48
3.3	管理虚拟高速缓存	51
3.3.1	现场切换	51
3.3.2	fork	52
3.3.3	exec.....	54
3.3.4	exit	54
3.3.5	brk 和 sbrk	55
3.3.6	共享存储器和映射文件	55
3.3.7	输入输出	56
3.3.8	用户-内核数据的歧义	59
3.4	小结	60
3.5	习题	60
3.6	进一步的读物	62
第 4 章	带有键的虚拟高速缓存	63
4.1	带有键的虚拟高速缓存的操作	63
4.2	管理带有键的虚拟高速缓存	64
4.2.1	现场切换	64
4.2.2	fork	65
4.2.3	exec.....	67
4.2.4	exit	68

4.2.5 brk 和 sbrk	68
4.2.6 共享存储和映射文件	68
4.2.7 输入输出	71
4.2.8 用户-内核数据的歧义	71
4.3 在 MMU 中使用虚拟高速缓存	71
4.4 小结	72
4.5 习题	73
4.6 进一步的读物	74
第 5 章 带有物理地址标记的虚拟高速缓存	75
5.1 带有物理标记的虚拟高速缓存的组成	75
5.2 管理带有物理标记的虚拟高速缓存	78
5.2.1 现场切换	78
5.2.2 fork	78
5.2.3 exec	79
5.2.4 exit	79
5.2.5 brk 和 sbrk	80
5.2.6 共享存储和映射文件	80
5.2.7 输入输出	80
5.2.8 用户-内核数据的歧义	80
5.3 小结	81
5.4 习题	81
5.5 进一步的读物	82
第 6 章 物理高速缓存	83
6.1 物理高速缓存的组成	83
6.2 管理物理高速缓存	85
6.2.1 现场切换	85
6.2.2 fork	85
6.2.3 exec、exit、brk 和 sbrk	85
6.2.4 共享存储和映射文件	86
6.2.5 用户-内核数据的歧义	86
6.2.6 输入输出和总线监视	86
6.3 多级高速缓存	91
6.3.1 带有次级物理高速缓存的主虚拟高速缓存	92
6.3.2 带有物理标记的主虚拟高速缓存和次级物理高速缓存	93
6.4 小结	95
6.5 习题	95
6.6 进一步的读物	96

第 7 章 高效的高速缓存管理技术	98
7.1 引言	98
7.2 地址空间布局	98
7.2.1 虚拟索引的高速缓存	98
7.2.2 动态地址绑定	101
7.2.3 物理索引高速缓存	103
7.3 受限于高速缓存大小的冲洗操作	104
7.4 滞后的高速缓存无效操作	104
7.4.1 带有键的虚拟高速缓存	105
7.4.2 没有总线监视机制的物理标记高速缓存	106
7.5 按高速缓存对齐数据结构	106
7.6 小结	108
7.7 习题	109
7.8 进一步的读物	110
 第二部分 多处理机系统	
第 8 章 多处理机系统概述	113
8.1 引言	113
8.1.1 MP 操作系统	114
8.2 紧密耦合、共享存储的对称多处理机	115
8.3 MP 存储器模型	116
8.3.1 顺序存储模型	117
8.3.2 原子读和原子写	117
8.3.3 原子读-改-写操作	119
8.4 互斥	121
8.5 回顾单处理机 Unix 系统上的互斥	123
8.5.1 短期互斥	123
8.5.2 和中断处理程序的互斥	123
8.5.3 长期互斥	124
8.6 在 MP 上使用 UP 互斥策略的问题	126
8.7 小结	127
8.8 习题	128
8.9 进一步的读物	130
第 9 章 主从处理机内核	132
9.1 引言	132
9.2 自旋锁	133

9.3 死锁	134
9.4 主从处理机内核的实现	136
9.4.1 运行队列的实现	136
9.4.2 从处理器的进程选择	139
9.4.3 主处理器的进程选择	140
9.4.4 时钟中断处理	140
9.5 性能考虑	141
9.5.1 主从处理机内核的改进	142
9.6 小结	142
9.7 习题	143
9.8 进一步的读物	145
第 10 章 采用自旋锁的内核	147
10.1 引言	147
10.2 巨型上锁	147
10.3 不需要上锁的多线程情况	149
10.4 粗粒度上锁	150
10.5 细粒度上锁	152
10.5.1 短期互斥	152
10.5.2 长期互斥	153
10.5.3 和中断处理程序的互斥	154
10.5.4 锁的粒度	155
10.5.5 性能	156
10.5.6 内核抢先	157
10.6 sleep 和 wakeup 对多处理机的影响	157
10.7 小结	158
10.8 习题	159
10.9 进一步的读物	162
第 11 章 采用信号量的内核	164
11.1 引言	164
11.1.1 采用信号量的互斥	165
11.1.2 采用信号量的同步	165
11.1.3 采用信号量分配资源	166
11.2 死锁	166
11.3 实现信号量	167
11.4 粗粒度信号量的实现	170
11.5 采用信号量的多线程	171
11.5.1 长期互斥	171

11.5.2 短期互斥	172
11.5.3 同步	172
11.6 性能考虑.....	173
11.6.1 测量锁争用	173
11.6.2 结对	174
11.6.3 多读锁	176
11.7 小结.....	180
11.8 习题.....	180
11.9 进一步的读物.....	181
第 12 章 其他 MP 原语	184
12.1 引言	184
12.2 管程	184
12.3 事件计数和定序器.....	186
12.4 SVR4.2 MP 的 MP 原语	188
12.4.1 自旋锁	188
12.4.2 睡眠锁	190
12.4.3 同步变量	191
12.4.4 多读锁	193
12.5 比较 MP 同步原语	194
12.6 小结.....	196
12.7 习题.....	197
12.8 进一步的读物.....	197
第 13 章 其他存储模型	200
13.1 引言	200
13.2 Dekker 算法	201
13.3 其他存储模型.....	202
13.4 TSO	204
13.5 PSO	208
13.6 作为存储层次结构一部分的 store 缓冲	210
13.7 小结.....	210
13.8 习题.....	211
13.9 进一步的读物.....	211
第三部分 带有高速缓存的多处理机系统	
第 14 章 MP 高速缓存一致性概述	217
14.1 引言.....	217

14.2 高速缓存一致性问题.....	219
14.3 软件高速缓存一致性.....	221
14.3.1 共享数据不被高速缓存	222
14.3.2 有选择性地冲洗高速缓存	224
14.3.3 处理其他存储模型	227
14.4 小结.....	227
14.5 习题.....	228
14.6 进一步的读物.....	229
第 15 章 硬件高速缓存一致性	233
15.1 引言.....	233
15.2 写-使无效协议	235
15.2.1 写直通-使无效协议	235
15.2.2 写一次协议	236
15.2.3 MESI 协议	238
15.3 写-更新协议	239
15.3.1 Firefly 协议	239
15.3.2 MIPS R4000 更新协议	240
15.4 读-改-写操作的一致性	240
15.5 多级高速缓存的硬件一致性.....	242
15.6 其他主要的存储体系结构.....	243
15.6.1 交叉开关互连	243
15.6.2 基于目录的硬件高速缓存一致性	245
15.7 对软件的影响.....	246
15.8 非顺序存储模型的硬件一致性.....	248
15.9 软件的性能考虑.....	249
15.9.1 数据结构在高速缓存内对齐	249
15.9.2 在获得自旋锁时减少对高速缓存行的争用	250
15.9.3 一致性协议与数据用途相匹配	251
15.10 小结	252
15.11 习题	253
15.12 进一步的读物	254
附录 A 体系结构汇总	259
附录 B 部分习题的答案	265