




高等學校
工科電子類 规划教材

微电子器件工艺


李乃平 主编



华中理工大学出版社

微电子器件工艺

李乃平 主编



华中理工大学出版社

(鄂)新登字第 10 号

图书再版编目(CIP)数据

微电子器件工艺/李乃平主编

—武汉:华中理工大学出版社,1995.8.

ISBN 7-5609-1121-8

I. 微

II. ①李 ②黄

III. 电子器件-微电子技术-工艺

IV. TN405

微电子器件工艺

李乃平 主编

责任编辑 傅岚亭

*

华中理工大学出版社出版发行

(武昌喻家山 邮编:430074)

新华书店湖北发行所经销

武汉市汉桥印刷厂印刷

开本:787×1092 1/16 印张:16.75 字数:401 000

1995年8月第1版 1995年8月第1次印刷

印数:1-3 000

ISBN 7-5609-1121-8/TN·35

定价:9.50元

内 容 简 介

本书特点是集工艺原理与制造技术于一体，着重阐述微电子器件工艺的基本概念、基本原理。书中以硅平面工艺为主线，同时也介绍了砷化镓和其它工艺方法。全书把整个内容归纳为四个方面：以单晶生长、晶片加工为主体的衬底制备；以外延、氧化、蒸发、化学淀积等为主体的薄膜制备；以扩散、离子注入为主体的掺杂技术；以制版、光刻为主体的图形加工技术，以及布线与组装。另外还介绍了计算机在工艺技术中的应用。书末以工艺设计的形式给出对全书知识进行综合应用的举例。

本书是微电子器件及有关专业的教材，也可供有关人员参考。

出版说明

根据国务院关于高等学校教材工作的规定,我部承担了全国高等学校和中等专业学校工科电子类专业教材的编审、出版的组织工作。由于各有关院校及参与编审工作的广大教师共同努力,有关出版社的紧密配合,从1978~1990年,已编审、出版了三个轮次教材,及时供给高等学校和中等专业学校教学使用。

为了使工科电子类专业教材能更好地适应“三个面向”的需要,贯彻国家教委《高等教育“八五”期间教材建设规划纲要》的精神,“以全面提高教材质量水平为中心,保证重点教材,保持教材相对稳定,适当扩大教材品种,逐步完善教材配套”,作为“八五”期间工科电子类专业教材建设工作的指导思想,组织我部所属的八个高等学校教材编审委员会和四个中等专业学校专业教学指导委员会,在总结前三轮教材工作的基础上,根据教育形势的发展和教学改革的需要,制订了1991~1995年的“八五”(第四轮)教材编审出版规划。列入规划的,以主要专业主干课程教材及其辅助教材为主的教材约300余种。这批教材的评选推荐和编审工作,由各编委会或教学指导委员会组织进行。

这批教材的书稿,其一是从通过教学实践、师生反应较好的讲义中经院校推荐,由编审委员会(小组)评选择优产生出来的,其二是在认真遴选主编人的条件下进行约编的,其三是经过质量调查在前几轮组织编写出版的教材中修编的。广大编审者、各编审委员会(小组)、教学指导委员会和有关出版社,为保证教材的出版和提高教材的质量,作出了不懈的努力。

限于水平和经验,这批教材的编审、出版工作还可能有缺点和不足之处,希望使用教材的单位,广大教师和同学积极提出批评和建议,共同为不断提高工科电子类专业教材的质量而努力。

电子工业部教材办公室

前　　言

本教材系按电子工业部的工科电子类专业教材 1991~1995 年编审出版规划,由《电子材料与固体器件》教材编审委员会《半导体物理与器件》教材编审小组征稿并推荐出版。责任编辑为赵寿南教授。

本教材由华中理工大学李乃平担任主编,清华大学庄同曾教授担任主审。

本课程的参考学时数为 60。其主要内容是将工艺原理和制造技术融为一体,侧重于阐述微电子器件工艺所涉及的基本概念和基本原理,以硅平面工艺为主线,适当兼顾砷化镓和其它工艺方法。本书把整个内容归纳为以单晶生长、晶片加工为主体的衬底制备;以外延、氧化、蒸发、化学气相淀积等为主体的薄膜制备;以扩散、离子注入为主体的掺杂技术;以制版、光刻为主体的图形加工技术,以及布线与组装。另外,还介绍了有关计算机工艺模拟方面的知识,强调了计算机在工艺技术中的应用。在重点论述基本原理的同时,还以适当篇幅对主要制造技术进行了概括性描述,并给出质量监测和管理方面的内容。最后,以工艺设计的形式,让读者对所学的知识进行综合性应用以达到知识融会贯通、掌握微电子器件基本制造过程和工艺设计要领的目的。

使用本教材,其中 60 学时用于课堂讲授,书中部分内容可以采用自学和下厂实习时使用。因而,本教材将硅与砷化镓,原理与制造,概念与设计,主和次采取分开编目的方法将它们汇编在有关章节内,有一定的独立性,取舍自便。各院校可根据本专业的培养方向,自行选取有关内容,采用讲授、自学、下厂实习等多种形式完成本教材的学习任务。

本教材由黄汉尧编写绪论;李乃平编写第二章和第三章;秦祖新编写第一章、第五章、第六章和第七章;彭昭廉编写第四章,由李乃平统编全稿。参加审阅工作的还有赵寿南教授、王敬义教授和刘清泰高工,他们都为本书提出许多宝贵意见,这里表示诚挚的感谢。由于编者水平有限,书中难免还存在一些缺点和错误,殷切希望广大读者批评指正。

编　　者

目 录

绪 论

第一章 微电子加工环境与衬底制备

§ 1.1 微电子加工环境	(6)
1.1.1 环境污染对成品率的影响	(6)
1.1.2 超净空间环境	(7)
1.1.3 超纯水	(8)
1.1.4 超纯气体及化学试剂	(8)
§ 1.2 衬底材料	(9)
1.2.1 IC发展与硅材料的关系	(9)
1.2.2 大直径单晶的制备	(11)
1.2.3 单晶材料中的原生缺陷与有害杂质	(16)
1.2.4 对单晶材料的基本要求及其完美化工艺	(18)
§ 1.3 衬底制备	(20)
1.3.1 单晶棒的整形与定向	(21)
1.3.2 晶片加工	(23)
练习与思考	(27)
参考文献	(27)

第二章 晶片掺杂原理与技术

§ 2.1 固态扩散	(28)
2.1.1 固态扩散的基本模式	(28)
2.1.2 粒子流密度	(29)
2.1.3 扩散系数	(30)
2.1.4 硅中常用杂质的扩散系数	(33)
2.1.5 输运方程和低浓度下的杂质浓度分布	(34)
2.1.6 恒定高表面浓度扩散	(39)
2.1.7 载流子浓度与杂质浓度的关系	(41)
2.1.8 硅中高浓度磷扩散	(43)
2.1.9 氧化性气氛对扩散的影响	(45)
2.1.10 扩散的相互作用及横向扩散	(46)
2.1.11 工艺指南与系统	(48)
2.1.12 扩散方法与工艺	(51)
2.1.13 金扩散	(55)

2.1.14 硼化镓中杂质的扩散行为	(56)
2.1.15 硼化镓中的扩散技术	(58)
§ 2.2 离子注入掺杂	(61)
2.2.1 注入离子的能量损失机构	(61)
2.2.2 注入深度	(64)
2.2.3 注入离子在非晶靶中的浓度分布	(68)
2.2.4 单晶靶和双层靶中的离子浓度分布	(72)
2.2.5 离子注入设备	(76)
2.2.6 注入工艺	(78)
2.2.7 注入损伤	(80)
2.2.8 退火特性	(82)
§ 2.3 合金法	(85)
2.3.1 合金pn结的制作原理	(85)
2.3.2 合金条件的考虑	(86)
练习与思考	(87)
参考文献	(88)

第三章 薄膜技术

§ 3.1 同质硅化学气相外延	(89)
3.1.1 外延的物理化学原理	(89)
3.1.2 生长动力学原理	(91)
3.1.3 反应器中的工作状态	(95)
3.1.4 外延掺杂	(99)
3.1.5 堆垛层错	(100)
3.1.6 原位气相腐蚀抛光	(102)
3.1.7 埋层图形漂移、畸变与塌边	(103)
3.1.8 杂质的固态对流扩散	(104)
3.1.9 自掺杂及外延层中杂质浓度分布	(107)
3.1.10 低压外延	(109)
3.1.11 气相硅外延系统与工艺	(112)
§ 3.2 其它外延技术	(115)
3.2.1 选择外延与 SOS 外延	(115)
3.2.2 硼化镓外延	(116)
3.2.3 分子束外延	(121)
§ 3.3 热生长二氧化硅膜	(122)
3.3.1 二氧化硅膜的结构和性质	(123)
3.3.2 热生长氧化膜的制备	(125)
3.3.3 热氧化生长动力学原理	(126)
3.3.4 三氧化硅的扩散掩蔽作用和硅的局部氧化	(131)
3.3.5 氧化层错	(133)
§ 3.4 薄膜的化学气相淀积(CVD)	(135)
3.4.1 供微电子器件和工艺用 CVD 膜	(135)
3.4.2 常压化学气相淀积法	(138)

3.4.3 低压化学气相淀积法	(142)
3.4.4 等离子增强化学气相淀积法	(144)
3.4.5 光化学气相淀积法的基本原理	(145)
§ 3.5 介质膜的其它制备方法	(147)
3.5.1 阳极氧化法	(147)
3.5.2 等离子体阳极氧化法	(149)
3.5.3 聚酰亚胺钝化膜	(149)
§ 3.6 金属类薄膜的物理气相淀积	(150)
3.6.1 物理气相淀积的基本要素	(151)
3.6.2 物理气相淀积的实施	(152)
练习与思考	(155)
参考文献	(156)

第四章 微细图形加工技术

§ 4.1 抗蚀剂和掩模材料	(157)
4.1.1 光致抗蚀剂	(157)
4.1.2 电子束抗蚀剂	(159)
4.1.3 X 射线抗蚀剂	(160)
4.1.4 掩模材料	(161)
§ 4.2 计算机辅助掩模图形发生	(164)
4.2.1 原图数据的产生	(164)
4.2.2 图形的发生	(166)
§ 4.3 掩模版图形的形成	(169)
4.3.1 光学制版	(169)
4.3.2 电子束制版	(172)
§ 4.4 晶片上抗蚀膜图形的形成	(174)
4.4.1 光学曝光	(175)
4.4.2 电子束曝光	(176)
4.4.3 X 射线曝光	(178)
4.4.4 其它曝光方法	(180)
4.4.5 小结	(183)
§ 4.5 晶片表面图形的形成	(184)
4.5.1 图形转换	(184)
4.5.2 湿法腐蚀	(185)
4.5.3 干法腐蚀	(186)
4.5.4 砷化镓的腐蚀	(189)
§ 4.6 微细图形缺陷分析与控制	(190)
4.6.1 图形缺陷与成品率的关系	(190)
4.6.2 缺陷的种类与危害	(191)
4.6.3 缺陷的产生与控制	(191)
4.6.4 缺陷的检查与修补	(193)
练习与思考	(194)
参考文献	(195)

第五章 计算机工艺模拟与在线监测

§ 5.1 工艺模拟的基础	(196)
5.1.1 一般介绍	(196)
5.1.2 杂质流输方程	(197)
5.1.3 模型方程的数值计算方法	(198)
§ 5.2 工艺模型	(198)
5.2.1 离子注入模型	(199)
5.2.2 氧化模型	(200)
5.2.3 扩散模型	(201)
5.2.4 外延模型	(203)
5.2.5 腐蚀与淀积模型	(203)
5.2.6 光刻模型	(205)
5.2.7 多晶硅淀积模型	(207)
5.2.8 氮化硅氧化模型	(208)
5.2.9 电学参数	(208)
§ 5.3 SUPREM 工艺模拟软件简介	(208)
5.3.1 SUPREM I 简介	(208)
5.3.2 SUPREM II 简介	(210)
§ 5.4 微电子测试图形	(210)
5.4.1 测试图形的作用与布局	(210)
5.4.2 几种常见的测试图形	(211)
§ 5.5 微电子工艺评价	(217)
5.5.1 工艺评价	(217)
5.5.2 在线监测	(221)
练习与思考	(225)
参考文献	(225)

第六章 布线与组装技术

§ 6.1 欧姆接触	(226)
6.1.1 欧姆接触的基本原理	(226)
6.1.2 形成欧姆接触的基本方法	(227)
§ 6.2 布线技术	(227)
6.2.1 金属化方法	(227)
6.2.2 布线工艺	(231)
§ 6.3 键合	(233)
6.3.1 芯片分割	(233)
6.3.2 键合引线材料	(234)
6.3.3 键合	(235)
§ 6.4 封装	(236)
6.4.1 金属封装	(236)
6.4.2 塑料封装	(237)

6.4.3 陶瓷封装	(238)
§ 6.5 表面安装技术	(240)
6.5.1 基板材料	(240)
6.5.2 安装元件	(240)
6.5.3 表面安装方法	(241)
练习与思考	(242)
参考文献	(242)

第七章 集成电路工艺设计

§ 7.1 MOS型集成工艺	(243)
7.1.1 CMOS工艺设计	(243)
7.1.2 n-MOS工艺设计	(247)
§ 7.2 双极型集成工艺设计	(249)
7.2.1 场介质隔离TTL工艺	(249)
7.2.2 STTL工艺设计	(251)
§ 7.3 砷化镓集成电路工艺	(252)
7.3.1 工艺流程设计	(252)
7.3.2 主要工艺参数选取	(252)
练习与思考	(253)
参考文献	(253)

绪 论

近几十年来，微电子科学发展非常迅速，要归于它在推动经济发展和科学技术进步方面的作用和地位。微电子科学是在固体物理、微电子器件工艺和电子学三者的基础上发展起来的一个新的学科。有人认为，微电子器件工艺技术的发展是微电子科学发展的关键。这是因为它的发展导致了作为现代微电子科学发展标志的大规模集成电路和超大规模集成电路的诞生和发展。

微电子器件工艺技术曾经历了若干发展过程，并且与新微电子器件的问世息息相关。微电子器件工艺（也即常说的半导体器件工艺）最初主要通过拉晶法和合金法来制造晶体管。1954年发明扩散技术后，相继出现了合金扩散晶体管。但是，半导体晶体管和集成电路的真正发展则是在发明硅平面工艺技术以后的事，其中第一个具有重要意义的突破是在硅片上用热生长氧化法能生长出具有优良绝缘性能，又能掩蔽杂质扩散的二氧化硅层。而后，将在印刷照相业中早已广泛应用的光刻技术和制镜及透镜制造业中应用的薄膜蒸发技术引进到半导体器件制造中来，它们与扩散、外延等技术相结合，导致了硅平面工艺技术的出现，使硅晶体管在频率、功率、饱和压降和表面噪声性能以及稳定性与可靠性等方面大大超过了锗器件。这样就使得硅平面工艺技术显示出强大的生命力，并为集成电路制造工艺技术奠定了基础；于是在1958年制成了第一块双极型单片集成电路。

硅平面工艺技术不仅促进了双极型集成电路的出现和发展，而且也是1962年MOS场效应晶体管和MOS场效应集成电路相继诞生的必要和重要条件。由于MOS集成电路为高密度的大规模和超大规模集成电路发展创造了条件，于是自第一块集成电路问世以后，集成电路（IC）即进入“黄金”发展时期。当50年代末出现小规模集成电路（SSI）后，接着在60年代后期出现中规模集成电路（MSI），70年代前期出现大规模集成电路（LSI），70年代后期又出现超大规模集成电路（VLSI），目前又发展了所谓特大规模集成电路（ULSI）。集成度几乎每年翻一番。

随着集成度的提高，相应的横向加工尺寸和纵向深度尺寸都将成比例缩小。例如，代表1985年国际生产水平的HMOSⅢ，其栅长只有 $1.5\mu\text{m}$ ，栅氧化层厚度 25nm ，条宽 $2\mu\text{m}$ ，并且正在进入微米和亚微米时期。显然，早期采用的常规工艺已不能适应加工线度越来越小的要求。所以，新的加工技术，如电子束曝光、软X射线曝光、等离子（或反应离子）刻蚀、离子注入等一系列微细加工技术和计算机辅助工程（CAE），包括计算机辅助制造（CAM），计算机辅助测试（CAT）及计算机辅助设计（CAD）等技术相继得到应用。同时，基础材料特别是高质量大直径硅单晶制造技术相继问世，高级净化技术也相继应用。以致可以认为在近代科学技术史上，还没有任何科学领域里的技术和发明创造；能像微电子器件工艺技术那样快的成长和成熟。可见，半导体器件的出现和发展，与其工艺技术的发展是息息相关、相辅相成的，所以，对微电子器件工艺技术的研究自然构成了微电子科学基础中最主要的研究领域之一。

集成电路品种繁多，依不同种类、不同功能、不同结构，其制造工序和具体要求各异，但就

其制造技术来讲有其共性,图 0-1~图 0-3 分别给出了集成电路制造过程示意图和一种硅栅等平面 n 阵 CMOS 反相器的电路与管芯制造工艺过程。下面对工艺过程作些具体说明。




图 0-1 集成电路制造过程示意图




图 0-2 CMOS 反相器电路图




图 0-3 CMOS 反相器管芯制造流程图

1. 衬底材料

在实际生产中有两种情况：①直接用 p 型硅单晶片作衬底；②用 p^+ 硅单晶片作为衬底，在其上外延生长 p 型硅外延层（见图 0-4）。p 型硅的电阻率均约为 $30\Omega \cdot \text{cm}$ ，经过外延的衬底有利于减小 pnpn 寄生闸流管效应。

2. n 阵制备

首先利用干氧—湿氧—干氧氧化的方法在衬底片上生长一层厚度约 350nm 的二氧化硅 (SiO_2) 层，然后利用第 1 块掩模版，用光刻蚀的方法在二氧化硅层上刻蚀出 n 阵掺杂窗口，供

n 阵磷离子注入用。磷离子注入剂量 $3 \times 10^{12} \text{ cm}^{-2}$, 能量 80keV。上述结果的示意如图 0-5 所示。再在 1150°C 下于氮氧混合(其中氧的摩尔比约为 10%)气氛中退火和驱进 60min, 即可得到 n 阵深度为 $5 \sim 6 \mu\text{m}$, 同时在 n 阵表面生长出约 100nm 的氧化层, 用氢氟酸泡掉全部氧化层后即得到如图 0-6 所示的 n⁻ 阵。




图 0-4 经过外延后的衬底材料




图 0-5 离子注入后的 n 阵窗口




图 0-6 n 阵

3. n-MOS 有源区的确定

首先在硅片表面生长一层厚度约 60nm 的二氧化硅作为氮化硅(Si_3N_4)层与硅衬底之间的应力缓冲层, 然后在其上化学气相沉积(CVD)厚度约 100nm 的氮化硅作掩蔽氧化用。用第二块掩模版进行光刻, 保留 n-MOS 有源区和 n 阵区的氮化硅层, 将 n-MOS 非有源区(即场区)部分的氮化硅和二氧化硅去掉, 形成如图 0-7 所示的硼离子注入窗口。

用离子注入法在 n-MOS 场区注入硼杂质离子, 剂量为 $1 \times 10^{13} \text{ cm}^{-2}$, 能量 120keV。目的是为了防止场区下硅表面反型, 不至于产生表面沟道。




图 0-7 n-MOS 场区的离子注入




图 0-8 局部氧化 I

利用氮化硅有掩蔽氧化的功能, 对没有氮化硅层保护的注入窗口硅进行局部氧化, 利用硅转变成二氧化硅时有增厚的作用, 使其经氧化后形成等平面的结构; 即所谓等平面局部氧化 I(图 0-8)。在氧化的同时注入的硼离子被退火和驱进, 使 n-MOS 有源区被确定。

4. p-MOS 有源区的确定

与 n-MOS 有源区的确定方法类同, 只是此时不再需要制备氮化硅复合层, 只要用光刻蚀的方法, 除去 n 阵中非 p-MOS 有源区部分原有的 Si_3N_4 - SiO_2 层(这部分将是整个场区的一部分), 再通过刻蚀出的窗口进行磷离子注入(目的是防止寄生沟道影响。对 $3 \sim 5 \mu\text{m}$ 沟道, 一般可不需要这道工序), 然后再进行第二次等平面场区局部氧化, 即所谓等平面场区局部氧化 II(一般用湿氧氧化或高压氧化方法生长 $1 \mu\text{m}$ 厚的二氧化硅层), 在氧化的同时, 注入的磷离子被退火和驱进。图 0-9 是确定 p-MOS 有源后的截面示意图。

5. 栅氧化与阈值电压 U_T 调整

首先将有源区中的 $\text{Si}_3\text{N}_4\text{-SiO}_2$ 复合层去掉，然后再进行栅氧化和阈值电压调整。栅氧化用含有氯化氢的干氧氧化法，氧化层厚度依不同沟道有所差别，对于 $1.25\mu\text{m}$ 沟道约为 $20\sim30\text{nm}$ ； $2.5\mu\text{m}$ 沟道约为 $40\sim50\text{nm}$ ； $5\mu\text{m}$ 沟道约为 100nm 。

阈值电压可用硼离子注入法进行调整，剂量约 $6\times10^{11}\text{cm}^{-2}$ ，能量约 100keV ，经调后的阈值电压，对于 $2.5\mu\text{m}$ 技术， $U_{Tp}\approx-0.7\text{V}$ ， $U_{Tn}\approx0.7\text{V}$ ；对于 $5\mu\text{m}$ 技术， $U_{Tp}\approx-1.0\text{V}$ ， $U_{Tn}\approx1.0\text{V}$ 。这一步工艺如图 0-10 所示。

下面接着是确定栅和源、漏区，分别形成 n-MOS 和 p-MOS 结构。

6. 多晶硅栅层制备

栅层是经掺杂的多晶硅。多晶硅层可用低压化学气相沉积(LPCVD)法制备，淀积温度约 625°C ，气体源可用含量约为 20% (摩尔比) 的硅烷^① 与氩(或氮)的混合气体，多晶硅层厚度 $400\sim500\text{nm}$ 。多晶硅层的杂质可在 LPCVD 过程中加入磷烷(PH_3) [或乙硼烷(B_2H_6)]而掺杂，也可在淀积后用扩散或离子注入法在形成 MOS 源、漏区的同时进行掺杂。

7. 形成 n-MOS 源、漏区

用第四块光刻版，采用光刻蚀方法刻蚀出多晶硅栅(此时 p-MOS 多晶硅层不动)，并去掉没有多晶硅层覆盖的栅氧化层，显出 n-MOS 源、漏区掺杂窗口，再通过砷或磷离子注入，形成 n-MOS 源、漏区(图 0-11)，注入剂量约 $3\times10^{15}\text{cm}^{-2}$ ，典型能量 150keV 。

8. 形成 p-MOS 源、漏区

用第五块光刻版，采用和(7)相类似的方法，刻蚀出 n 阵中 p-MOS 源、漏区掺杂窗口(此时 n-MOS 区用光刻胶保护使其维持不动)，再用硼离子注入法形成 p-MOS 源、漏区(图 0-12)，注入剂量约 $5\times10^{15}\text{cm}^{-2}$ ，注入能量约 100keV 。




图 0-9 局部氧化 I




图 0-10 调整阈值电压




图 0-11 形成 n-MOS




图 0-12 形成 p-MOS

去除光刻胶后，再在氮气氛下退火与驱进，使多晶硅栅、p-MOS 和 n-MOS 源、漏区的注入离子激活，以及将源、漏结推进到所要求的深度，硅栅等平面 n 阵 CMOS 结构就做出来了。再

^① 除特别说明外，本书的硅烷均指甲硅烷(SiH_4)，以后同。

经过淀积钝化层[本例是磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)],刻蚀金属化接触孔,进行金属互连和合金,最后再用淀积温度较低的等离子增强CVD法覆盖一层钝化层(Si_3N_4)和开出引线压焊孔,至此管芯就制备出来了,其整个截面示意如图0-13所示。

这里要说明的是,为使接触孔边缘台阶坡度平滑以利金属布线,在开出接触孔后,必须进行所谓回流工艺。

对于PSG回流,一般可在氮气氛下 1050°C ,回流30min,对于BPSG为 900°C 左右。近年来出现的所谓瞬态退火技术,其回流温度虽然也不低,但一般只要几十秒钟即可完成,有利于克服高温回流带来的不利影响。

由上述举例可以看出,整个过程的工艺技术不仅所涉及的内容非常广泛,而且不同的器件和电路的工艺过程将有差别,要求各异。但是由举例也可以看出,通过学习还将进一步证明这一点,不管分立器件或集成电路,单极型还是双极型,较简单的还是复杂的,它们所涉及的基本工艺技术都存在共性,理解和掌握这些共性的工艺技术,就能适应各种器件和电路的制造任务,并且基本上也可用于其他材料的器件制造上,有举一反三作用。本书内容的编排就基于这一点,把整个内容归纳为以切、磨、抛等为主体的衬底制备;以外延、氧化、蒸发、化学气相淀积等为主体的薄膜制备;以扩散、离子注入为主体的掺杂技术;以制版、光刻等为主体的图形加工技术,以及金属化与封装。另外,还以适当的篇幅介绍有关计算机工艺模拟等方面的知识。编写时,在重点论述基本原理、基本概念的同时,适当兼顾实际的工艺技术,在以硅外延平面工艺为主线的同时,适当兼顾其他工艺技术,以及常规工艺与新技术工艺并重,以适应多方面的要求和微电子器件不断发展的需要。




图0-13 CMOS反相器管芯剖面图

第一章 微电子加工环境与衬底制备

微电子加工环境和衬底材料是微电子器件制造的重要基础。无论是加工环境质量,还是衬底材料及其加工质量,对微电子器件性能都有很大的影响。本章将重点讨论微电子加工环境、衬底材料及衬底加工技术。

§ 1.1 微电子加工环境

微电子加工环境是指微电子产品在加工过程中所接触的除单晶材料、加工设备、能源及加工技术之外的一切物质,如空气、水、化学试剂、加工所用的各种气体等。微电子器件加工水平进入亚微米阶段后,不仅涉及到微细加工等各种高、精、尖技术,而且对加工环境也提出了十分苛刻的要求。任何粒径超过 $0.5\mu\text{m}$ 的尘埃、杂质团都将破坏加工图形,产生加工缺陷;任何有害离子(如钠离子)的引入,即使是低浓度的,都有可能改变器件特性,影响器件的可靠性。显然,微电子加工技术,除工艺的精细化、材料的超纯化、设备的精密化特征外,产品的性能和质量的一个重要保障则是加工环境的超净化。

1.1.1 环境污染对成品率的影响

加工环境污染(如尘埃、杂质、损伤等)引起的晶片表面加工缺陷与加工产品的成品率密切相关。若缺陷呈点状分布,且分布是随机的,则成品率遵从泊松(Poisson)统计,可表示为:

$$\Pi_0 = \exp(-\bar{S}_D A) \quad (1.1)$$

式中 Π_0 是无缺陷几率,即成品率; A 是晶片的有效面积; \bar{S}_D 是平均缺陷面密度。在实际的加工环境中,硅片表面某一区域被玷污引起的缺陷面密度并非常数,而是一个几率密度函数 $f(S_D)$,并且满足:

$$\int_0^\infty f(S_D) dS_D \equiv 1 \quad (1.2)$$

因此成品率需修正为:

$$\Pi = \int_0^\infty f(S_D) \exp(-S_D A) dS_D \quad (1.3)$$

式(1.3)称之为墨菲(Murphy)模型。微电子加工中,缺陷密度分布模式普遍适用的形式为伽马(Γ)分布:

$$f(S_D) = S_D^{\alpha_0 - 1} \exp(-S_D/\beta_0) / \Gamma(\alpha_0) \beta_0^{\alpha_0} \quad (1.4)$$

式中: α_0, β_0 是分布参数; $\Gamma(\alpha_0)$ 是伽马函数; $\bar{S}_D = \alpha_0 \beta_0$, $V_{ar}(S_D) = \alpha_0 \beta_0^2$ 是缺陷密度离散。由伽马分布决定的成品率 Π_γ 为:

$$\Pi_\gamma = [1 + A V_{ar}(S_D) / \bar{S}_D]^{-[\bar{S}_D^2 / V_{ar}(S_D)]} \quad (1.5)$$

伽马分布是非对称分布,参数 α_0 决定了其形状。当 $1/\alpha_0 \rightarrow 0$ 时,则上式简化为式(1.1), Π_γ