


HZ BOOKS
华章教育

21
世纪

高等院校电子信息类本科规划教材

PSoC 原理与应用设计

朱明程 李晓滨 编著



机械工业出版社
China Machine Press

21世纪

高等院校电子信息类本科规划教材

TP332/131

2008

PSoC原理与应用设计

朱明程 李晓滨 编著



机械工业出版社
China Machine Press

本书从全面性、实用性的角度出发,介绍了 PSoC 的体系结构、内置模块、开发设计流程及动态配置,特别介绍了 Cypress 公司的特色技术——Capsense 触摸感应技术及其应用,使读者对 PSoC 有一个初步的了解。在此基础上重点介绍了 PSoC 的集成开发环境、编程方法、设计开发流程,旨在使读者全面掌握 PSoC 的开发过程。最后以一些设计实例来拓宽读者的设计思路,并帮助读者掌握设计开发流程。本书最后还设计了一些实验项目。

本书可作为高等院校电子信息类专业本科生和研究生使用,也可作为相关技术人员的参考书。

版权所有,侵权必究。

本书法律顾问 北京市展达律师事务所

著者 李晓明 著者

图书在版编目(CIP)数据

PSoC 原理与应用设计/朱明程,李晓滨编著. —北京:机械工业出版社,2008.3
(21 世纪高等院校电子信息类本科规划教材)
ISBN 978-7-111-23404-3

I. P… II. ①朱… ②李… III. 可编程片上系统—高等学校—教材 IV. TP368.1

中国版本图书馆 CIP 数据核字(2008)第 013739 号

机械工业出版社(北京市西城区百万庄大街 22 号 邮政编码 100037)

责任编辑:王颖

北京牛山世兴印刷厂印刷·新华书店北京发行所发行

2008 年 3 月第 1 版第 1 次印刷

184mm × 260mm · 11.25 印张

标准书号:ISBN 978-7-111-23404-3

定价:24.00 元

凡购本书,如有倒页、脱页、缺页,由本社发行部调换
本社购书热线:(010)68326294

机械工业出版社
China Machine Press

前 言

PSoC 是美国赛普拉斯 (Cypress) 半导体公司生产的包含有 8 位微处理器核和数字与模拟混合信号阵列、具有真正混合信号处理能力的可编程片上系统。片内集成了定时器、PWM、UART、放大器、比较器、滤波器等可编程数字与模拟系统,可灵活配置用户所需的各种功能模块,其应用领域与 8 位的 MCU 相同,但设计与实现比 MCU 灵活、方便,成为新一代微控制器的主流产品。由于 PSoC 系统设计与传统 MCU 设计方法截然不同,需要设计工程师迅速掌握 PSoC 的开发特点和设计要求,才能快速融入 PSoC 的开发大潮中。因此,本书的编著和出版期望为此起到推动和促进的作用。

PSoC 的集成开发环境 PSoC Designer 预先为用户定义了近 100 个常用的数字和模拟资源及 API 函数供用户编程时调用,使片上系统设计方便、快捷;除此之外, PSoC Express 具有设计可视化功能,包含丰富的驱动程序库和多种传输函数的评估器及软仿真功能,可以在更高的抽象概念水平上运行,无须编写代码,系统开发工程师采用 PSoC Express 工具能够更快地完成设计工作,并实现更高的可靠性; PSoC 还开发了 CapSense 触摸感应技术,可更方便地设计与实现触摸开关、滑动条、触摸屏、接近感应等。

PSoC 是赛普拉斯半导体公司的新产品,关于该产品的完整的开发、使用,尤其是新的开发工具 PSoC Express 的使用、新技术 CapSense 的介绍罕有相应书籍谈及。本书从全面性、实用性的角度出发,介绍了这一新产品、新技术的体系结构、开发工具、应用实例等,旨在使读者了解这一产品的同时,掌握这一新产品的软、硬件开发与调试方法及应用。

本书内容安排如下:第 1 章为 PSoC 的体系结构,第 2 章为 PSoC 的集成开发环境,第 3 章为 PSoC 的编程,第 4 章为 PSoC 的设计及开发流程,第 5 章为 PSoC 的应用,第 6 章为课程实验指导。本书由朱明程教授、李晓滨博士主持编写、审校和修改。在导师的指导下,李宁宁、孙莉莉参与了本书的一些工作,罗进参加了设计与实现的验证和资料整理。

本书给出了大量的应用实例,在每一个实例中,首先介绍相关的知识点,然后进行针对性的设计。在这些设计中给出参考程序,有利于初学者入门和快速掌握相关的知识。本书即可作为本科学生的教材,又可作为工程技术人员的开发手册。由于编写时间有限,书中会有错误之处,敬请读者给予指正。

注:本文书中部分图因使用仿真软件,符号表示与国家标准不同。

101	第 1 章 PSoC 的体系结构	27
101	1.1 PSoC 的组成	27
101	1.2 PSoC 的编程模型	27
101	1.3 PSoC 的接口	27
101	1.4 PSoC 的寄存器	27
101	1.5 PSoC 的引脚	27
101	1.6 PSoC 的功耗	27
101	1.7 PSoC 的封装	27
101	1.8 PSoC 的可靠性	27
101	1.9 PSoC 的兼容性	27
101	1.10 PSoC 的兼容性	27
101	1.11 PSoC 的兼容性	27
101	1.12 PSoC 的兼容性	27
101	1.13 PSoC 的兼容性	27
101	1.14 PSoC 的兼容性	27
101	1.15 PSoC 的兼容性	27
101	1.16 PSoC 的兼容性	27
101	1.17 PSoC 的兼容性	27
101	1.18 PSoC 的兼容性	27
101	1.19 PSoC 的兼容性	27
101	1.20 PSoC 的兼容性	27
101	1.21 PSoC 的兼容性	27
101	1.22 PSoC 的兼容性	27
101	1.23 PSoC 的兼容性	27
101	1.24 PSoC 的兼容性	27
101	1.25 PSoC 的兼容性	27
101	1.26 PSoC 的兼容性	27
101	1.27 PSoC 的兼容性	27
101	1.28 PSoC 的兼容性	27
101	1.29 PSoC 的兼容性	27
101	1.30 PSoC 的兼容性	27
101	1.31 PSoC 的兼容性	27
101	1.32 PSoC 的兼容性	27
101	1.33 PSoC 的兼容性	27
101	1.34 PSoC 的兼容性	27
101	1.35 PSoC 的兼容性	27
101	1.36 PSoC 的兼容性	27
101	1.37 PSoC 的兼容性	27
101	1.38 PSoC 的兼容性	27
101	1.39 PSoC 的兼容性	27
101	1.40 PSoC 的兼容性	27
101	1.41 PSoC 的兼容性	27
101	1.42 PSoC 的兼容性	27
101	1.43 PSoC 的兼容性	27
101	1.44 PSoC 的兼容性	27
101	1.45 PSoC 的兼容性	27
101	1.46 PSoC 的兼容性	27
101	1.47 PSoC 的兼容性	27
101	1.48 PSoC 的兼容性	27
101	1.49 PSoC 的兼容性	27
101	1.50 PSoC 的兼容性	27
101	1.51 PSoC 的兼容性	27
101	1.52 PSoC 的兼容性	27
101	1.53 PSoC 的兼容性	27
101	1.54 PSoC 的兼容性	27
101	1.55 PSoC 的兼容性	27
101	1.56 PSoC 的兼容性	27
101	1.57 PSoC 的兼容性	27
101	1.58 PSoC 的兼容性	27
101	1.59 PSoC 的兼容性	27
101	1.60 PSoC 的兼容性	27
101	1.61 PSoC 的兼容性	27
101	1.62 PSoC 的兼容性	27
101	1.63 PSoC 的兼容性	27
101	1.64 PSoC 的兼容性	27
101	1.65 PSoC 的兼容性	27
101	1.66 PSoC 的兼容性	27
101	1.67 PSoC 的兼容性	27
101	1.68 PSoC 的兼容性	27
101	1.69 PSoC 的兼容性	27
101	1.70 PSoC 的兼容性	27
101	1.71 PSoC 的兼容性	27
101	1.72 PSoC 的兼容性	27
101	1.73 PSoC 的兼容性	27
101	1.74 PSoC 的兼容性	27
101	1.75 PSoC 的兼容性	27
101	1.76 PSoC 的兼容性	27
101	1.77 PSoC 的兼容性	27
101	1.78 PSoC 的兼容性	27
101	1.79 PSoC 的兼容性	27
101	1.80 PSoC 的兼容性	27
101	1.81 PSoC 的兼容性	27
101	1.82 PSoC 的兼容性	27
101	1.83 PSoC 的兼容性	27
101	1.84 PSoC 的兼容性	27
101	1.85 PSoC 的兼容性	27
101	1.86 PSoC 的兼容性	27
101	1.87 PSoC 的兼容性	27
101	1.88 PSoC 的兼容性	27
101	1.89 PSoC 的兼容性	27
101	1.90 PSoC 的兼容性	27
101	1.91 PSoC 的兼容性	27
101	1.92 PSoC 的兼容性	27
101	1.93 PSoC 的兼容性	27
101	1.94 PSoC 的兼容性	27
101	1.95 PSoC 的兼容性	27
101	1.96 PSoC 的兼容性	27
101	1.97 PSoC 的兼容性	27
101	1.98 PSoC 的兼容性	27
101	1.99 PSoC 的兼容性	27
101	1.100 PSoC 的兼容性	27

目 录

前言	57
第1章 PSoC 的体系结构	1
1.1 PSoC 的概述	1
1.2 PSoC 的总体结构	1
1.2.1 PSoC 内核	1
1.2.2 数字系统	6
1.2.3 可编程数字模块	9
1.2.4 模拟系统	15
1.2.5 可编程模拟模块	17
1.2.6 系统资源	25
1.3 PSoC 设计开发流程	30
1.4 PSoC 动态重配置	31
1.5 CapSense 触摸感应技术	33
1.5.1 电容感应原理	33
1.5.2 CapSense 触摸感应原理	34
1.5.3 CapSense 技术特征	39
1.5.4 CapSense 的应用设计实例	39
1.5.5 CapSense 技术的实施	43
1.5.6 CapSense 技术应用成功案例	43
第2章 PSoC 的开发集成环境	44
2.1 PSoC Designer	44
2.2 PSoC Express	46
2.3 PSoC Programmer	49
2.4 PSoC FirstTouch Starter Kit	50
2.5 仿真评估工具	50
2.5.1 仿真器配件	50
2.5.2 评估工具	53
2.5.3 编程/烧录方法	54
第3章 PSoC 编程方法	57
3.1 PSoC 汇编语言编程	57
3.1.1 M8C 内核处理器	57
3.1.2 汇编语言格式	58
3.1.3 寻址模式	59
3.1.4 PSoC M8C 指令系统	60
3.2 PSoC C 语言编程	77
3.2.1 PSoC C 语言的数据类型与操作符	78
3.2.2 PSoC C 语言的控制语句	80
3.2.3 PSoC C 语言指针	82
3.2.4 PSoC C 语言的预处理指令与库函数	83
3.3 PSoC 人机交互编程	83
3.3.1 人机系统交互界面	83
3.3.2 PSoC 的人机交互设计流程	83
第4章 PSoC 设计与开发流程	89
4.1 PSoC Designer 的设计流程	89
4.1.1 PSoC IDE 的结构	89
4.1.2 文件类型和扩展名	89
4.1.3 PSoC 集成开发环境软件的使用	90
4.1.4 创建工程的方法	93
4.2 器件编辑器	94
4.2.1 选择用户模块	94
4.2.2 放置用户模块	94
4.2.3 配置用户模块	95
4.2.4 其他	96
4.3 应用程序编辑器	98
4.4 调试	99
4.4.1 调试工具	99
4.4.2 连接软硬件	100
4.4.3 下载到 Pod	101
4.4.4 调试策略	101
4.4.5 调试工具栏和图标	102

4.4.6 烧写芯片	103	5.5.3 设计与实现	134
4.4.7 输入/输出设计	103	5.6 基于 GSM 的无线监控报警系统 ...	137
4.5 PSoC Express 的设计流程	104	5.6.1 概述	137
4.5.1 PSoC Express 的开发环境	105	5.6.2 基本技术与原理	138
4.5.2 使用 PSoC Express 的开发 过程	109	5.6.3 系统设计	139
4.5.3 实施透明化的应用开发	110	5.6.4 应用方案	140
4.6 PSoC FirstTouch 的使用	112	5.7 高亮度彩灯控制器	141
4.6.1 PSoC FirstTouch 的介绍	112	5.7.1 概述	141
4.6.2 开始测试	113	5.7.2 控制器的工作原理	141
第 5 章 PSoC 的应用	115	5.7.3 系统设计与实现	143
5.1 应用概述	115	第 6 章 PSoC 课程实验指导	148
5.2 音调播放调谐器	115	6.1 实验 1——I/O 口输出实验延时 点亮和熄灭 LED 灯	148
5.2.1 概述	115	6.2 实验 2——串口的使用	149
5.2.2 工作原理	115	6.3 实验 3——8 位定时器 TIMER8 控制 LED 灯亮灭	150
5.2.3 PSoC 配置与源代码	117	6.4 实验 4——1602LCD 液晶模块 显示	153
5.3 智能烟雾探测器	120	6.5 实验 5——基于 1602LCD 显示的 Flash 存储器 E ² PROM 的读写	155
5.3.1 概述	120	6.6 实验 6——基于串口显示的模/数 转换器 ADC 和可调增益放大器 PGA 的使用	157
5.3.2 烟雾探测器的工作原理	121	附录	159
5.3.3 系统设计与实现	122	参考文献	172
5.4 可学习型红外线遥控器	129		
5.4.1 概述	129		
5.4.2 工作原理	129		
5.5 触摸式简易键盘	133		
5.5.1 概述	133		
5.5.2 基本技术与原理	133		

第 1 章 PSoC 的体系结构

1.1 PSoC 概述

赛普拉斯 (Cypress) 半导体公司生产的创新型可编程片上系统 (PSoC™) 混合信号阵列是一款完整的系统级解决方案。该芯片包括可配置的数字和模拟外设、8 位微控制器和 3 种嵌入式存储器。PSoC 最大限度地 will 设计灵活性与易用性相结合, 尽可能地减少面向消费类、计算、通信、汽车、工业设备等各种市场的产品的设计时间、组件数、板级空间及成本等。

1.2 PSoC 的总体结构

赛普拉斯半导体公司生产的可编程片上系统系列可以替代许多基于单片微处理器并有内置可编程逻辑需求的系统。PSoC 微处理器在芯片内部具有一个高速内核、快速闪存和 SRAM 数据内存, 以及设计者可配置的模拟模块和数字模块。如图 1-1 所示, 整个系统由 4 部分组成: PSoC 内核 (PSoC Core)、数字系统 (Digital System)、模拟系统 (Analog System)、系统资源 (System Resources)。

下面的“核心”功能列表形成了构筑 PSoC 器件系列的基本平台:

- 一个 8 位 CPU 内核。
- 通用型数字用户模块。
- 具有通信能力的通用型数字用户模块。
- 连续时间模拟用户模块。
- 开关电容模拟用户模块。
- 确定各种信号输入和输出接口电路的能力。

为了使该器件具有最大的灵活性和可编程能力, 许多附加部件都可在现场配置。图 1-1 包含了所有子系统的现行 PSoC 器件的结构框图。

1.2.1 PSoC 内核

PSoC 内核包括: CPU 内核、SRAM、SROM、Flash 存储器、中断控制器 (Interrupt Controller)、睡眠与看门狗 (Sleep and Watchdog)、一组时钟源, 如图 1-2 所示。

1. CPU 内核

CPU 内核是一个功能强大的处理器, 其工作频率可以达到 24MHz。CPU 内核具有功能完善的快速乘加运算能力。CPU 内核也称为 M8C, 是一个 4MPIS 的 8 位哈佛结构的微处理器。它的时钟频率范围为 93.7kHz ~ 24MHz, 这可使 M8C 适应于不同的应用需求。还有它可支持非常丰富的指令集。




图 1-1 PSoc 的总体结构框图

2. SROM

SROM 中存储的代码可用来引导 PSoc 器件和校准电路，也可以用来执行 Flash 操作。SROM 可引导元件的启动，并向 Flash 组件提供接口函数，通过执行监控系统调用指令来访问这些函数。SROM 函数是通过调用来执行代码的，因此这些函数在执行时需要堆栈。

3. RAM 分页

M8C 有 8 位地址总线用于 RAM 的寻址，因此寻址范围可达到 256 字节。SRAM 容量大于 256 字节的 PSoc 器件的 SRAM 都是采用分页存储结构的，数据存储器的组织结构如图 1-3 所示。




图 1-2 PSoC 内核结构图



图 1-3 数据存储器的组织结构

表 1-1 列出了 PSoC 器件的可用 SRAM。

表 1-1 PSoC 器件可用 SRAM

PSoC 设备	SRAM 容量	页 数
CY8C29 × 66	2 KB	8 Pages
CY8C27 × 43	256 Bytes	1 Page
CY8C24 × 94	1 KB	4 Pages
CY8C24 × 23	256 Bytes	1 Page
CY8C24 × 23A	256 Bytes	1 Page
CY8C22 × 13	256 Bytes	1 Page
CY8C21 × 34	512 Bytes	2 Pages
CY8C21 × 23	256 Bytes	1 Page
CY7C64215	1 KB	4 Pages
CY7C603 × ×	512 Bytes	2 Pages
CYWUSB6953	512 Bytes	2 Pages

存储器分页的体系结构组成分别为：堆栈操作、中断、MVI 指令、当前页指针和索引存储器页指针。

4. 中断控制器

中断控制器提供一种机制给 PSoC 混合信号阵列器件，这种机制可停止当前任务的执行，而将程序的执行转向另一个地址。图 1-4 所示为 PSoC 中断控制器原理图，图 1-4 表明了提交中断和挂起中断的工作原理。




图 1-4 中断控制器原理图

5. 通用输入/输出接口

PSoC 的通用输入/输出 (GPIO) 接口把器件的 CPU、数字及模拟系统与外部引脚进行了连接，为 M8C 内核与外界提供了接口，为数字模块和模拟模块提供了很多配置以支持不同类型的 I/O 操作。

GPIO 包括输入缓冲器、输出驱动、寄存器位存储和连接 PSoC 器件与外界的配置逻辑。I/O 端口由多个 8 位的端口组成，每个端口包含 8 个相同的 GPIO 结构，每个 GPIO 结构都可用于数字 I/O (软件控制数字输入/输出)、全局 I/O (PSoC 数字模块输入/输出) 以及模拟 I/O (PSoC 模拟模块输入/输出)。

GPIO 的结构如图 1-5 所示，其中一些器件的引脚并不具有图中所示全部功能，其功能依赖于内部连接。

6. 模拟输出驱动

根据不同的 PSoC 器件，最多可有 4 个用来输出引脚上模拟值的驱动。图 1-6 可以说明该驱动和它们在模拟阵列里的关系。每个驱动对全部模拟模块来说都是一个可用的资源，因此模拟输出驱动的数量将和器件中模拟列的列数相等。若模拟输出驱动被使能，则该模拟驱动必须有一个驱动 ABUS (Analog BUS) 的模拟模块，否则它将进入一个高功耗工作模式。

7. 内部主振荡器

内部主振荡器 (IMO) 是一个可以产生 24MHz 和 48MHz 的时钟信号的振荡器。IMO 输出两种时钟：一个是可作为一个内部 24MHz 的时钟或一个外部时钟的 SYSCLK；另一个是 SYSCLK 频率两倍的 SYSCLKX2。

Drive Modes				Diagram Number	Data = 0	Data = 1
DM2	DM1	DM0	Drive Mode			
0	0	0	Resistive Pull Down	0	Resistive	Strong
0	0	1	Strong Drive	1	Strong	Strong
0	1	0	High Impedance	2	Hi-Z	Hi-Z
0	1	1	Resistive Pull Up	3	Strong	Resistive
1	0	0	Open Drain, Drives High	4	Hi-Z	Strong (Slow)
1	0	1	Slow Strong Drive	5	Strong (Slow)	Strong (Slow)
1	1	0	High Impedance Analog	6	Hi-Z	Hi-Z
1	1	1	Open Drain, Drives Low	7	Strong (Slow)	Hi-Z




图 1-5 GPIO 结构图




图 1-6 模拟输出驱动

8. 内部低速振荡器

内部低速振荡器(ILO)是一个可以产生 32kHz 频率的振荡器,它可用于产生睡眠与唤醒中断和看门狗复位,该振荡器也可作为 PSoC 数字模块的一个时钟控制源。振荡器的工作模式:①正常电压模式,为了产生一个较高精确度的频率而需较大的电流;②低电压模式,通常在有部分部件处于睡眠状态时使用,当器件不处于睡眠状态时选择低电压模式,振荡器的输出频率精确度较低;③电源关闭模式,关闭振荡器的工作。

9. 外部晶体振荡器

外部晶体振荡器(ECO)是工作在低电压状态、功耗小、精确度高的振荡器。

ECO 电路由一个晶振和两个小容量的负载电容组成,如图 1-7 所示,XTALIn(P1[1])与 XTALOut(P1[0])两个引脚连接着晶振,并通过电容和 Vdd 相接,电路的时钟输出可连接到 PSoC 器件的其他元件。

10. 锁相环

锁相环(PLL)功能是用晶体振荡器的精确度来锁定系统时钟。虽然 PLL 会追踪晶体振荡器的精确度,但在刚启动时它需要时间来锁定参考频率。当锁定动作完成时,要保持该位处于高电位状态,以减少输出的抖动。

11. 睡眠和看门狗

在 PSoC 系统中,32kHz 时钟、睡眠定时器、睡眠电路(进入睡眠状态或唤醒睡眠状态)、间隙刷新电路(在睡眠期间周期性地刷新参考电压)和看门狗定时器都涉及睡眠操作。睡眠操作的目的在于尽量减少功耗。

看门狗定时器(WDT)电路会对器件产生一个硬件中断。当程序错乱或死机时,WDT 的功能就可使系统重新启动。

1.2.2 数字系统

数字系统由模块阵列里的 4 行数字模块、全局数字连接、列数字连接与行数字连接组成。数字模块可以通过全局总线与任何一个 GPI/O 进行连接,全局总线也可以连接任何信号到任一个引脚上并且允许信号的多路复用。PSoC 数字系统的总体体系结构图如图 1-8 所示。

1. 全局数字系统互连(GDI)

全局数字系统互连总线由 4 组 8 位数据线组成。其中 2 组用作输入总线,而另外 2 组用作输出总线。输入/输出总线可被分为全局输入/输出奇总线和全局输入/输出偶总线。奇偶是指连接到对应的端口序号。通过输入总线可将芯片外部端口引脚上的输入信号传输到 PSoC 核内。相反,由 PSoC 核的输出信号便可通过输出总线传输到芯片外部端口引脚。GDI 总线有两个端口:连接核心信号端和连接端口引脚端。每个端口均可配置成源端或目的端。GDI 总线上的信号是不能循环的。图 1-9 所示为 8-Pin 封装 PSoC 芯片全局数字互连结构图。




图 1-7 PSoC 器件与 ECO 连接的例子




图 1-8 PSoc 数字系统的总体体系结构图

2. 行间数字阵列互连 (ADI)

行间数字阵列互连是不可配置的，并为全局数字互连和行内数字模块互连两种总线之间的互连提供标准的互连结构。ADI 和数字 PSoc 行资源一个重要特征是所有行资源与全局输入/输出总线都有相同的连接方式，而这条方式决定每个行资源的位置都是固定不变的。行间数字阵列互连结构图如图 1-10 所示。




图 1-9 8-Pin 封装 PSoc 芯片全局数字互连结构图

3. 行内数字模块互连 (RDI)

PSoc 数字模块行内 4 个数字模块互连结构, 如图 1-11 所示。在图中可看出前两个数字模块是数字基本模块, 而后两个为数字通信模块。在 PSoc 各子系统中, 各个独立的 PSoc 数字模块之间大部分的信号传输都是通过行 PSoc 数字模块的行传递的。

4. 数字 PSoc 基本模块内部体系结构

PSoc 数字模块资源可分为数字基本模块和数字通信模块, 而每个模块主要都由数据路径、输入多路选择器、输出多路选择器、配置寄存器和一些相关的级联信号组成。图 1-12 所示为 PSoc 数字模块体系结构图。




图 1-10 PSoc 数字模块行间数字阵列互连结构图

1.2.3 可编程数字模块

1. 定时器 and 计数器功能模块 (Timer)

PSoc 器件嵌入了强大的定时器功能模块。该模块拥有 8 位、16 位、24 位和 32 位可编程递减定时器。通过对定时器模块编程可实现多种工作方式的定时器功能。PSoc 的定时器模块包括 1 个周期寄存器、1 个同步递减计数器和 1 个捕获/比较寄存器。每个寄存器大小都是 1 字节。其结构如图 1-13 所示。

当定时器不工作时，向数据寄存器 1 中写入一个周期值，这个周期值将会被自动载入数据寄存器 0 中。当定时器工作时，周期值将会被自动从数据寄存器 1 中载入到周期寄存器中，计数器将会执行递减计数操作直到正终止数（即数 0）。在下一个时钟上升沿，周期值将




图 1-11 PSoc 数字模块行内模块互连结构图




图 1-12 PSoc 数字模块体系结构图

会被重新载入，紧接着继续计数。终止数信号是计数器模块主要的功能输出信号，可被配置成全时钟循环或半时钟循环。

(1) 捕获功能

硬件捕获事件发生在数据输入的正边缘，捕获事件将会导致数据寄存器 0 中的当前定位值被传输到数据寄存器 2 中，这样捕获值就可直接从数据寄存器 2 中直接读出。软件捕获也可实现硬件捕获一样的功能。在定时器被使能的情况下，一个 CPU 读数据寄存器 0 的操作将会触发和硬件捕获一样的捕获机制。硬件捕获机制和软件捕获机制在捕获电路里是“或”的关系。由于捕获电路是高电平敏感的，所以当处理器内核中的硬件捕获的输入是高电平的时候，软件捕获将会被屏蔽，软件捕获动作将不会发生。




图 1-13 定时器模块结构图

(2) 比较功能

定时器可用于数据寄存器 0 和数据寄存器 2 间的比较。比较信号将会作为定时器的辅助输出。由于捕获和比较功能都要用到数据寄存器 2，所以当捕获动作发生时，数据寄存器 2 的内容被覆盖，即比较值被覆盖。

定时器功能寄存器中的 Mode 位 1 是设置比较类型的，Mode 位 0 是设置中断类型的。当定时器作为比较功能使用时，通过改变 Compare 值在 0 到周期寄存器填充值之间变化，定时器可输出一定占空比的方波。当比较条件满足后，定时器输出高电平，从周期寄存器自动装入预置数，后一个周期，定时器将会输出低电平。

定时器的核心是一个递减计数的计数器，计数器功能模块和定时器功能模块具有相同的结构，但两个功能模块的主要区别是：计数器的数据输入是一个计数器的使能位而不是一个捕获输入，计数器不能用作异步捕获，当计数器被使能工作时，数据寄存器不能执行读操作；比较器输出作为计数器的主输出，而计数终止输出是作为辅助输出；计数终止输出只能是全周期输出。

2. 数字脉宽调制模块 (PWM)

PSoC 器件集成 8 位和 16 位的通用可编程脉宽调制模块，脉宽调制模块通常要占用 1~2 个 PSoC 数字模块资源，这主要取决于要使用的 PWM 模块的位宽。PWM 具有周期和脉宽可编程实时修改的特点，模块的时钟源和使能信号具有多个信号源。输出则可以通过编程选择是输出上升沿触发还是计数器计数结束条件触发。PWM 功能模块的结构原理如图 1-14 所示。

3. 串行通信端口 SPI

采用三线通信的 SPI 协议，在时钟的上下沿都可使能通信，无严格的调整 and 保持要求。由于是用于设备间的通信，SPI 设备有主、从设备之分。主设备向从设备输出时钟和数据，从设备的数据输出又作为主设备的数据输入。主、从设备的协同工作需要一个循环位移寄存器来辅助工作，主设备用这个寄存器产生时钟和初始化数据传输。

当主设备发送 8 个位的数据并一起发送 8 个位的时钟信号时，发生一个基本的数据传输。在任何传输过程中，主、从设备都是同时发送和接收数据的。如果主设备是在发送数