




图灵电子与电气工程丛书



开关电容电路 从入门到精通

**Demystifying
Switched-Capacitor
Circuits**

刘明亮 著 尹华杰 等译



人民邮电出版社
POSTS & TELECOM PRESS

TM13/204

2008


TURING

图灵电子与电气工程丛书

开关电容电路 从入门到精通

**Demystifying
Switched-Capacitor
Circuits**

刘明亮 著 尹华杰 等译



人民邮电出版社
北京

图书在版编目(CIP)数据

开关电容电路:从入门到精通/刘明亮著;尹华杰等译. —北京:人民邮电出版社,2008. 7

(图灵电子与电气工程丛书)

书名原文:Demystifying Switched-Capacitor Circuits

ISBN 978-7-115-18047-6

I. 开… II. ①刘… ②尹… III. 开关电容-电路设计

IV. TN702

中国版本图书馆 CIP 数据核字 (2008) 第 061854 号

内 容 提 要

本书不仅详尽地介绍了开关电容电路的基础知识,包括 MOS 器件及运放的基础、开关电容的基本构件、开关电容滤波器、数据转换器、DC-DC 变换器等,还介绍了开关电容电路的一些高级技术,例如开关电容电路的低电压技术、精度增强技术等,尤其是对多模 RF 接收器中的开关电容调制器的设计进行了全面的介绍和分析。

本书在阐述开关电容电路理论的同时,还分析了许多经过工程验证的电路设计实例,力图通过对各种电路特点的讨论,来帮助电路设计及工程管理人员领会开关电容电路设计的思路及方法。本书既可以用于工程设计,也可以作为课堂教学的参考书。

图灵电子与电气工程丛书 开关电容电路——从入门到精通

◆ 著 刘明亮

译 尹华杰 等

责任编辑 舒 立

◆ 人民邮电出版社出版发行 北京市崇文区夕照寺街 14 号

邮编 100061 电子函件 315@ptpress.com.cn

网址 <http://www.ptpress.com.cn>

北京铭成印刷有限公司印刷

新华书店总店北京发行所经销

◆ 开本:700×1000 1/16

印张:16.25

字数:340 千字 2008 年 7 月第 1 版

印数:1~3 500 册 2008 年 7 月北京第 1 次印刷

著作权合同登记号 图字:01-2007-3615 号

ISBN 978-7-115-18047-6/TN

定价:35.00 元

读者服务热线:(010)88593802 印装质量热线:(010) 67129223

反盗版热线:(010) 67171154

版 权 声 明

Demystifying Switched-Capacitor Circuits by Mingliang Liu, ISBN: 0-7506-7907-7.

Copyright © 2006 by Elsevier. All rights reserved.

Authorized Simplified Chinese translation edition published by the Proprietor.

ISBN: 978-0-7506-7907-7.

Copyright © 2008 by Elsevier(Singapore)Pte Ltd. All rights reserved.

Elsevier(Singapore) Pte Ltd.

3 Killiney Road

08-01 Winsland House I

Singapore 239519

Tel: (65)6349-0200

Fax: (65)6733-1817

First Published 2008

2008 年初版

Printed in China by POSTS & TELECOM PRESS under special arrangement with Elsevier(Singapore)Pte Ltd. This edition is authorized for sale in China only, excluding Hong Kong SAR and Taiwan. Unauthorized export of this edition is a violation of the Copyright Act Violation of this Law is subject to Civil and Criminal Penalties.

本书简体中文版由人民邮电出版社与 Elsevier(Singapore)Pte Ltd. 合作出版。本版仅限在中华人民共和国(不包括香港特别行政区和台湾地区)出版及标价销售。未经许可之出口,视为违反著作权法,将受法律之制裁。

译 者 序

在网上发帖询问 *Demystifying Switched-Capacitor Circuits* 一书的同学注意了：在人民邮电出版社图灵文化发展有限公司的策划下，经过编者、译者以及原作者的共同努力，由留美学者刘明亮先生撰写的 *Demystifying Switched-Capacitor Circuits* 一书之中文版：《开关电容电路——从入门到精通》终于可以同读者见面了！

2006 年 4 月，本书英文版在美国、英国同时出版发行后，旋即纳入了图灵公司的引进出版计划。这是因为本书的选题极其符合国内通信集成电子行业当前的实际需要——本书对集成开关电容(SC)电路的原理进行了深入浅出的介绍，并以设计实例的形式介绍了开关电容技术在移动通信中的最新应用——多模 RF 接收器中 $\text{SC}\Delta\Sigma$ 调制器的设计。

我在 2007 年初受图灵公司之邀翻译本书的时候，猜想刘明亮先生可能是美国大学的一位教授，或者是从国内大学出去深造的教师。经过一番查询得到的结果却使我十分吃惊，原来刘明亮先生是一位年轻的留美硕士毕业生，现任美国加州一家电子公司的产品主管。

在美国一些大学里任教的旅美中国学者中，著书颇丰的并不少见。例如伊利诺伊大学(UIUC)的金建铭教授，在获得博士学位后刚开始任教的头几年里，就先后出版了包括《电磁场有限元方法》在内的 3 部很有影响的著作；同样是 UIUC 的梁志培教授，在完成其博士后研究之后没多久，即同其博士后导师、后来的 2003 年诺贝尔生理学医学奖获得者 Paul C. Lauterbur 一起，共同出版了核磁共振成像的专著 *Principles of Magnetic Resonance Imaging: A Signal Processing Perspective*。就专业领域的成就而言，本书作者刘明亮先生可能还没法跟这些教授们相比，但刘明亮先生出版第一本英文专著的年纪却要比这些教授们小得多。本书的英文原版是刘明亮先生应美国爱思唯尔(Elsevier)出版社之邀，以他在攻读美国俄勒冈州立大学电子工程硕士学位期间所撰写的论文为基础，在工作之余写作完成的。

令我赞叹刘明亮先生的原因还在于：为什么一个在国内接受了本科教育的学生，到国外仅仅经过了两三年的硕士教育，就能够用英文写出一本行业领先的专著？刘明亮先生的经历固然是个个案，但却印证了这样一个道理：一个人的天资与努力是成功的基础。刘明亮先生所取得的成绩，固然有中国基础教育和本科教育的功劳，也表明了美国的研究生教育有值得我们借鉴的一面。

本书中文版的翻译工作得到了许多人士的帮助。原作者刘明亮先生在百忙之中

2 译者序

对译文进行了审阅。研究生马耀辉提供了第1章、第7章的译文初稿，研究生汪万伟提供了第2章、第6章的译文初稿，还有其他一些同学参与了译文的录入、校对等工作，在此一并表示感谢。

由于译者水平有限，译词失当、疏漏之处在所难免，敬请读者不吝指正。

华南理工大学 尹华杰

前　　言

凡事应尽量简单,而又不流于简陋。

阿尔伯特·爱因斯坦(1879—1955)

在金属氧化物半导体(MOS)集成电路设计领域中,开关电容(SC)电路技术因其适用于对模拟信号施行精确的线性化处理,自20世纪80年代以来,在高品质MOS单片集成滤波器电路的设计与应用中一直独占鳌头。与此同时,SC电路所具备的独特的多元化应用特点,使其逐渐成为仪器设备、数字音频、无线通信、电源管理、传感器等诸多应用领域中的设计首选。这种一技百用的特点,也许正是SC电路能够激发众多电路设计者和电子工程学生无穷兴趣的根本原因。

撰写本书的初衷之一是为大家奉献一本总结性的教材,汇总SC电路的基本概念和相关的高级设计技术资料。为达成此目的,我在本书中针对选定的每一个题材,除了给出基本概念之外,还辅以经过工程验证的电路设计实例,以帮助读者理解。因此,本书包含了大量的电路设计实例。然而,本书并不是一本平铺直叙的电路大全,我特地挑选了一组相互关联的、(我认为)值得深入研究的主题来展开讨论。虽然量化分析对于解释设计思想很有帮助,但在本书的写作中我尽量少用冗长的数学公式,以避免读者陷入枯燥的数学推导。

撰写本书的另一个初衷,是希望其对实际应用和课堂教学都有用。我建议读者在开始阅读本书之前,对离散时间信号与系统的基本理论,如拉氏变换、z变换、s到z映射的概念等做一定的了解。此外,希望本书的读者熟悉MOS晶体管建模(如小信号分析),以及共源极、共栅极、源极跟随的单晶体管放大器等方面的基本知识。

我建议高等院校的教师在制定本科高年级或研究生一年级的模拟集成电路课程大纲时,考虑将本书列为补充教材。对于初级设计工程师和电路爱好者来说,本书可以用作入门读物。本书中提供的材料在经过整理后,也可为公司内部培训、短期课程或产品研讨会使用。对于经验丰富的设计工程师来说,本书可以用作设计手册;它提供了丰富的技术资料和大量的参考文献,可供进一步的研究使用。

本书共8章,安排如下。

第1章的重点集中在MOS晶体管、金属半导体场效应晶体管(MOSFET)开关,以及MOSFET电容的基本物理特性上。此章简要陈述了半导体器件物理学的基本概念,但并未深入讨论。

第2章介绍了两级式运算放大器的基本设计知识,简要分析了运算放大器的补偿

原理,研究了套筒式、折叠式的共源共栅运算放大器的拓扑结构。

第3章着重于SC电路的基本组成构件。此章讲述了SC模拟电阻实现方法相对于物理扩散的电阻实现方法的优点,描述了寄生电容对SC电路性能的影响,并介绍了对寄生电容不敏感的SC电路配置。此章还对SC积分器、采样与保持电路、插值滤波器以及采样抽取滤波器的设计问题做了深入分析。在此章的结尾,还介绍了SC电路的信号流图及梅森公式。

第4章描述了有源SC滤波器(SCF)的基本设计知识。此章利用一个6阶椭圆极点分布低通SC滤波器的设计实例,向读者说明了高阶SCF的级联设计方法。此章还介绍了高频互补金属氧化物半导体(CMOS)SC滤波器的基本设计知识。

第5章着重介绍了CMOS数据转换器的设计知识。本章开篇针对集成模数转换器(ADC)和数模转换器(DAC),介绍了许多重要性能参数。电容失配误差对SC数据转换器性能的影响及相对对策如失配误差抵消技术在此章进行了说明。此章还分析了各种ADC结构,包括快闪型、两级型、流水线型、循环型、逐次逼近型及 $\Delta\Sigma$ 型ADC。

第6章介绍了一个较新颖的主题,即SC DC-DC变换器的设计。此章介绍了几种实用的升压变换器拓扑结构,例如Dickson电荷泵和交叉耦合变换器等。此章还介绍了SC降压DC-DC变换器及多增益SC降压—升压DC-DC变换器的原理。

第7章研究了现代开关电容电路设计面临的两个主要挑战:一个是在低电压($V_{dd} < 1.5V$)情况下设计高性能的SC电路,另一个是减小运算放大器(也称运放)非理想特性对实际SC电路的影响。

第8章详细描述了利用SC $\Delta\Sigma$ 调制器技术来设计多模RF信号接收系统的全过程。介绍了 $\Delta\Sigma$ 调制器在晶体管级的SC电路中的实现方案,并提供了后期测试数据。

值得强调的是,在本书每章的结尾都有参考文献,让读者追溯每个主题的出处。

致谢

首先,我感谢俄勒冈州立大学的Gabor C. Temes教授,感谢他在我读研究生期间,指导我开展模拟集成电路与系统的设计工作,为我提供一个独立思考、上下求索的研究环境,并与我分享他丰富的知识和经验。

我诚挚地感谢Elsevier出版社的工作人员,尤其感谢Charles B. Glaser先生和Leslie Weekes女士的支持,以及图形编辑们的精美绘图及文字编辑们的辛勤校对。我还要感谢Harry Helms先生,是他鼓励我开始本书的写作的。另外,我在此感谢华南理工大学的尹华杰先生为本书所做的翻译。

最后,我深深地感谢爱妻陈孟吟博士,感谢她在本书写作期间所付出的一切!

刘明亮

目 录

第 1 章 MOS 器件物理学基础	1
1.1 引言	1
本章提要	1
1.2 MOS 晶体管	1
基本原理	1
MOS 晶体管的定标	4
1.3 MOSFET 开关	5
导通电阻	5
kT/C 噪声	6
电荷注入	7
1.4 MOSFET 电容	8
参考文献	10
第 2 章 运算放大器	11
2.1 引言	11
本章提要	11
2.2 两级式运算放大器	11
2.3 套筒式和折叠式共源共栅运算放大器	14
附录 2.1	18
参考文献	20
第 3 章 开关电容子电路	21
3.1 引言	21
本章提要	21
3.2 用开关电容电路模拟的电阻	22
SC 模拟电阻	22
SC 模拟电阻的优点	27
电容比与电路参数	28
3.3 开关电容积分器	31
对寄生电容敏感的 SC 积分器	31
对寄生电容不敏感的 SC 积分器	37
全差分 SC 积分器	42
3.4 CMOS 采样保持电路	45
性能参数	46
S&H 电路的测试	49
CMOS S&H 电路	51
3.5 开关电容插值滤波器和采样抽取	
滤波器	55
SC 插值滤波器	55
SC 采样抽取滤波器	59
3.6 开关电容电路的信号流图分析	62
信号流图分析	62
梅森公式	63
附录 3.1	65
参考文献	67
第 4 章 开关电容滤波器	72
4.1 引言	72
本章提要	72
4.2 低阶开关电容滤波器	73
一阶 SC 滤波器	73
二阶 SC 滤波器	74
面积优化的高 Q 的 SC 滤波器	75
4.3 高阶开关电容滤波器	77
SC 滤波器的实现	77
二阶滤波器的排序及其动态	
范围标定	79
设计实例: 低通 SC 椭圆形	
滤波器	81
4.4 高频 CMOS 开关电容滤波器	92
附录 4.1	94
参考文献	109
第 5 章 开关电容数据转换器	111
5.1 引言	111
本章提要	112
5.2 数据转换器的性能参数	113

DAC 指标	113	7.2 低压 SC 电路技术	194
ADC 指标	116	低电压的挑战	194
积分非线性、微分非线性和量化 噪声	120	时钟提升与开关自举电路	197
5.3 奈奎斯特频率级 DAC	121	开关运放	200
积分奈奎斯特频率级 DAC	121	7.3 SC 电路的精度增强技术	202
奈奎斯特频率级 SC DAC	123	运放的缺陷	202
数据转换器的匹配精度	127	自动归零技术	203
5.4 奈奎斯特频率级 ADC	130	相关型双采样	205
快闪型 ADC	130	参考文献	209
两步型 ADC	134	第 8 章 多模 RF 接收器中 SC	
流水线型 ADC	137	$\Delta\Sigma$ 调制器的设计	212
循环型 ADC	144	8.1 引言	212
逐次逼近型 ADC	147	多模的挑战	212
5.5 过采样级的数据转换器	150	多模 RF 接收器中的 $\Delta\Sigma$ 调制器	214
奈奎斯特频率级与过采样级的 比较	150	本章提要	214
噪声整形与稳定性	151	8.2 接收器系统	215
$\Delta\Sigma$ 调制器的分类	156	质量参数	215
1 位量化的 $\Delta\Sigma$ 调制器	156	传统的超外差接收器	215
多位量化的 $\Delta\Sigma$ 调制器	161	零中频(直接转换)接收器	216
附录 5.1	163	低中频接收器	217
参考文献	171	宽带中频双转换接收器	217
第 6 章 开关电容 DC-DC 变换器	177	数字中频接收器	217
6.1 引言	177	调制器的性能指标	219
SC DC-DC 变换器的分类	178	8.3 系统级 $\Delta\Sigma$ 调制器的设计	221
SC DC-DC 变换器的应用	178	中频(IF)频率和过采样比(OSR)	222
本章提要	179	GSM 和 DECT 中 $\Delta\Sigma$ 调制器的 设计	222
6.2 Dickson 电荷泵	179	WCDMA 中的 $\Delta\Sigma$ 调制器的 设计	224
传统的 Dickson 电荷泵	179	电容值的选择	224
改进型 Dickson 电荷泵	180	$\Delta\Sigma$ 调制器中的非理想性	225
6.3 交叉耦合 SC 升压 DC-DC 变换器	183	8.4 电路实现	228
6.4 SC 降压 DC-DC 变换器	186	SC 积分器	229
6.5 多增益 SC DC-DC 变换器	189	运算跨导放大器(OTA)	232
参考文献	192	量化器	235
第 7 章 高级开关电容电路技术	194	8.5 测试结果	236
7.1 引言	194	8.6 结论	237
本章提要	194	参考文献	239
索引	242		

第1章

MOS器件物理学基础

1.1 引言

本章介绍了和集成电路(IC)设计紧密相关的金属氧化物半导体(MOS)器件的工作特性。本章对MOS半导体物理概念只做简要的叙述而非深入的讨论。

本章提要

本章结构如下：1.2节描述了MOS晶体管的基本特性；1.3节讨论了MOS开关的基本特性；1.4节介绍了MOS器件作为电容的工作特性。

1.2 MOS晶体管

基本原理

在当今的IC产业中，最常见的加工工艺也许要数基于金属氧化物半导体(MOS)晶体管的半导体处理了。MOS晶体管也称MOS场效应管(MOSFET)，其他简称还有MOST(MOS晶体管的英文缩写)和IGFET(绝缘栅极场效应管的英文缩写)等。MOS中的M是metal的缩写，意指晶体管的栅极是由金属材料(例如金属硅)制成的。由于多晶硅在排列和尺寸实现方面较金属硅具有更高的几何精度，因此目前业界大多采用高掺杂度的多晶硅来取代金属硅，用来制造出体积更小速度更快的MOS晶体管。

MOS晶体管大致分两类：N沟道MOS晶体管(NMOS)和P沟道MOS晶体管(PMOS)。NMOS在栅极加正向电压时导通，由电子来形成电流，而PMOS则在栅极加负向电压时导通，由空穴(相当于正载流子)来传导电流。PMOS和NMOS都类属于单极性半导体器件，即在沟道里流动的只有一种载流子(NMOS的载流子是电子，PMOS的是空穴)。

如果需要双极性MOS器件，我们可以把NMOS和PMOS集成到同一片硅晶元上，由此产生所谓的互补MOS(CMOS)电路。在实际应用中，有三种不同的CMOS加

工工艺:硅的局部氧化(LOCOS)工艺、浅沟道隔离(STI)工艺,以及绝缘层覆硅(SOI)工艺。后两种工艺可以避免CMOS结构中的闩锁效应(latch-up)^[1]。但在本书中,我们只讨论采用LOCOS工艺实现的典型NMOS的截面示意图。

图1.1所示是采用LOCOS工艺实现的典型NMOS的截面示意图。




图1.1 NMOS管的横截面图

在NMOS中有两个高掺杂度的N+区,分别是源极和漏极。它们扩散到称作P基底(P-substrate)的低掺杂度的半导体内以与之紧密融合在一起。源极和漏极之间的距离称为沟道长度(channel length),即图1.1中标出的L,它有时也称作有效栅极长度(effective gate length),一般来讲比实际栅极的物理长度要短。与NMOS不同的是,PMOS通常在一个袋状的N阱外壳里制做而成。N阱外壳不是一个低掺杂度的半导体基底,而是一个被单独划分开的区域,它与P基底相比,表面可容纳相对较多的自由载流子。

在栅极下面生成一层二氧化硅(SiO_2)的目的是为了将栅极与晶体管内部的其他区域进行物理隔离。在理想情况下,不会有电荷从栅极泄漏到沟道。但是在实际情况下,当一个变化的信号(例如时钟信号)被施加在栅极上时,暂态电荷就会通过寄生在栅极和沟道间的小信号电容耦合到沟道中去。另外,栅源极电容(C_{gs})和栅漏极电容(C_{gd})会导入更多的电荷泄漏。这种现象叫作时钟馈入(clock feedthrough)。当把晶体管用在开环放大器的输入端时,这种现象尤其明显。在某些情况下,由这种电荷泄漏引起的输入电压失调甚至可能会使放大器的输出级饱和。

当晶体管被关闭时,遗留在沟道里的电荷会通过漏极和源极散布到电路的其他部分。这种现象叫作电荷注入(charge injection),也称急遽电荷注入。由它引起的与输入信号相关的谐振噪声会影响电路的线性输出曲线。我们将在本章稍后对急遽电荷注入的原理进行分析。

如图1.1所示,NMOS的源极、漏极和P基底都是接地的。当栅极电压(V_g)小于0

(即 $V_{gs} < 0$)时, 正载流子(P+)积聚在栅极与氧化层下方的区域中, 该区域称为积累区(accumulation region)。当 V_{gs} 是一个足够大的正值时, 负载流子(如电子)会进入并接管这个区域, 形成一个连接源极区和漏极区的沟道。换句话说, 原先充斥着 P+ 载流子的 P 积累区此时已被转化成了由负载流子构成的 N 区。也就是说, 沟道的极性已发生了反转, 因此我们说晶体管此时工作在反转区(inversion region)。

这时候问题来了: 正的 V_{gs} 值至少应该达到多少时才能够导致在源极和漏极之间形成反转的沟道? 为了正确回答这个问题, 我们需要了解阈值电压(threshold voltage)的概念。我们常用 V_{thn} 来表示阈值电压(对 PMOS, 则用 V_{thp} 来表示其阈值电压)。当 $V_{gs} \geq V_{thn}$ 时, NMOS 器件会进入反转区工作。 V_{gs} 减去 V_{thn} 的结果称为有效漏源极电压(effective drain-source voltage), 常用符号 V_{eff} 表示。当 $0 < V_{gs} < V_{thn}$ ($V_{eff} < 0$) 时, 正、负载流子的密度都很低, 我们说晶体管此时工作在耗尽区(depletion region)。

当 $V_{gs} > V_{thn}$ 时, 源极和漏极之间的连接就形成了。然而, 为了使电流从漏极流向源极, 漏一源极电压(V_{ds})一定要大于 0。漏一源极电流(I_d)是随着 V_{ds} 的增加而慢慢增加的, 而且对于一个小信号 V_{ds} ($0.1V < V_{ds} \leq V_{eff}$) 来说, I_d 与 V_{ds} 之间的关系可以表示为:

$$I_d = \mu_n C_{ox} \frac{W}{L} (V_{gs} - V_{thn}) \cdot V_{ds} \quad (1.1)$$

其中, μ_n 是靠近硅表面的电子迁移率[在此我们假定频率很低, 因此表层电流效应(skin effect)^[1] 可以忽略不计]; C_{ox} 是单位面积的栅极电容; W 是栅极宽; L 是有效沟道长度。式(1.1)表示晶体管此时工作在弱反转区(weak inversion region)。当 $V_{ds} < 0.1V$ 时, 我们通常称晶体管工作在亚阈区(subthreshold region)。

对于一个数值适中的 V_{ds} ($0.5V_{eff} < V_{ds} < V_{eff}$) 来说, 我们可以证明, I_d 与 V_{ds} 之间的关系可近似表示为:

$$I_d = \mu_n C_{ox} \frac{W}{L} \left[(V_{gs} - V_{thn}) \cdot V_{ds} - \frac{V_{ds}^2}{2} \right] \quad (1.2)$$

我们说此时晶体管工作在三极管区(triode region)。从此开始, 一旦 V_{ds} 达到 V_{eff} , 晶体管就满足了夹断(pinch-off)条件^[2], 这意味着当 V_{ds} 大于此点(V_{eff})时, I_d 成为一个常数(一阶近似值)。在 $V_{ds} = V_{eff}$ 的夹断点, I_d 与 V_{ds} 的关系如下:

$$I_d = \mu_n C_{ox} \frac{W}{L} \frac{(V_{gs} - V_{thn})^2}{2} = \mu_n C_{ox} \frac{W V_{eff}^2}{L} \quad (1.3)$$

这就是众所周知的平方定律 I-V 特性(square-law I-V characteristic)。我们称晶体管此时工作在激活区(active region)或饱和区(saturation region)。

当分析工作在激活区的 MOS 晶体管的小信号模型时, 我们常用到跨导(g_m)的概念, 定义如下:

$$g_m = \frac{\partial I_d}{\partial V_{gs}} \quad (1.4)$$

在激活区中, MOS 晶体管的跨导可以由式(1.3)推导出下式:

4

$$g_m = \frac{\partial I_d}{\partial V_{gs}} = \mu_n C_{ox} \frac{W}{L} (V_{gs} - V_{thn}) = \mu_n C_{ox} \frac{W}{L} V_{eff} \quad (1.5)$$

跨导还可以表示如下：

$$g_m = \sqrt{2 \mu_n C_{ox} \frac{W}{L} I_d} = \frac{2 I_d}{V_{eff}} \quad (1.6)$$

有意思的是，从式(1.6)我们看到， g_m 的大小由漏极电流(I_d)与有效栅—源极电压(V_{eff})的比值决定。而且，只要我们保持该比值不变，就可以使跨导值与(W/L)的值无关。因此，大致来说，当该比值(I_d / V_{eff})固定的时候，晶体管几何尺寸的调节不会影响 g_m 的值。这正是我们在设计中想要看到的一个特性：在器件尺度缩小时，其电压增益和精度可保持不变(在亚微米工艺中，短沟道效应很明显，这个特性不再成立)。

再者，从式(1.5)我们知道，对于一个工艺和尺寸已定的MOS晶体管来说，其 g_m 值的大小主要由栅源极电压(V_{gs})控制。笼统地讲，这个特性对模拟MOS放大器的设计来说很有用处，因为这种放大器的线性性能的好坏取决于其本征增益(即 $g_m R_{out}$ ，其中 R_{out} 是输出阻抗)是否能够对MOS晶体管 V_{gs} 的变化做紧密的跟踪。

在三极管区，MOS晶体管的跨导可以由式(1.2)求出：

$$g_m = \frac{\partial I_d}{\partial V_{gs}} \cong \mu_n C_{ox} \frac{W}{L} V_{ds} \quad (1.7)$$

其中 $V_{ds} < V_{eff}$ 。当MOS晶体管工作在三极管区的时候， V_{ds} 不受 V_{gs} 控制， g_m 的值不再准确地跟踪和反映 V_{gs} 的变化，因此，和工作在激活区的情况相比，由工作在三极管区的MOS晶体管构成的模拟放大器的线性度较差。据此我们还可以得出另外一个结论，即在要求高线性度的模拟电路的设计和应用中，应尽量使信号传输路径上的所有MOS晶体管工作在激活区而非三极管区。但是，对应用MOS晶体管实现逻辑功能的数字电路来说，其对线性度的要求通常不像模拟电路那么高，它的晶体管既可以工作在三极管区，也可以工作在激活区，具体的安排由所要求达到的逻辑功能而定。

MOS晶体管的定标

在半导体光刻技术和离子注入技术的不断发展与推动下，从20世纪80年代开始，MOS晶体管的最小特征尺寸不断减小，这不但使数字CMOS电路在这段时期获得了巨大的成功，而且使片上系统(SoC)的计算速度每隔18~24月就增快一倍，此即所谓的摩尔定律(Moore's law)。

除了有效地使片上系统的集成度变高、成本变低之外，MOS晶体管尺寸的不断减小还使MOS晶体管的截止频率 f_t 得到了显著提高，从而为实现和普及基于CMOS技术的高速/高频集成系统开辟了一条康庄大道。具体来说，截止频率 f_t 通常定义为当晶体管的电流增益为1时的工作频率。我们可以证明的是，一个典型NMOS的截止频率可表示如下^[3]：

$$f_t = \frac{g_m}{2\pi \cdot (C_{gd} + C_{gs})} \cong \frac{3\mu_n \cdot (V_{gs} - V_{thn})}{4\pi \cdot L^2} \quad (1.8)$$

由上我们可以看出, f_t 正比于 $1/L^2$ 。

然而, 随着 L 值的不断减小, 各种短沟道效应对 MOS 晶体管性能的影响愈加明显。这些效应对 MOS 晶体管有一个共同的影响, 即当 V_{ds} 的值还未达到能够满足夹断条件的水平之前, 晶体管就已进入饱和区^[4]。再举个例子来说, 由于 NMOS 器件几何尺寸的减小, 源极和漏极间的电场增强, 从而限制了负载流子在沟道内的行进速率。这样一来, 实际的饱和漏极电流 I_d 的值就比根据式(1.3)算出的要小, 由此得出的 $I-V$ 关系也不再遵循平方定律。这个现象叫作速率饱和(velocity saturation), 是对晶体管特性影响最显著的短沟道效应之一。在短沟道 MOS 器件中, 速率饱和会使 I_d 对 L 的依赖变小^[3], 而且依照前文所述 V_{gs} 通常不受 L 控制, 因此我们说跨导 g_m 也不受 L 的影响。在这种情况下, 因为我们已经知道式(1.8)中的两个小信号电容 C_{gs} 、 C_{gd} 通常与栅极面积 WL 成正比, 所以可以看出, 在短沟道 MOS 器件中, f_t 与 L (而不是 L^2) 成反比。

几何尺寸的大幅度缩减不但使得 MOS 器件的操作不再遵循标准情况下某些关键的器件特性(例如 $I-V$ 平方定律关系), 而且妨碍了 CMOS 电路技术的前后兼容性的实现。也就是说, 过去采用长沟道 CMOS 工艺设计的电路, 其设计参数(例如 W/L 的比值)已无法适用在基于短沟道工艺的新电路, 这使得设计与工艺完全无关的(process-independent) 电路变得不现实。另外, 几何尺寸的大幅度缩减, 还将使得针对 MOS 器件物理参数进行的近似仿真工作变得更加复杂, 这也是当今 MOS 器件建模研究领域中的主要挑战之一^[5]。

MOS 器件物理学领域还涵盖了许多其他的短沟道效应, 例如, 氧化层击穿(oxide breakdown), 漏极引发能障衰退(drain-induced barrier-lowering), 热载流子效应(hot carrier effect), 以及穿通效应(punch-through)等^[3,5]。另外, 在实际工程设计和应用中, 不能忽略像沟道长度调制(channel-length modulation)和亚阈导通(subthreshold conduction)等在长沟道和短沟道工艺中都常见的二阶现象。由于篇幅限制, 本书无法对上述效应做详细分析, 有兴趣的读者可以参阅相关的参考文献。在第 6 章学习开关电容 Dickson DC-DC 变换器时, 我们将对另一个重要的二阶效应——基体效应(body effect)做简单介绍。

6

1.3 MOSFET 开关

导通电阻

在基于 CMOS 技术实现的开关电容电路中, MOSFET 开关可以用以下三种方法之一来实现: 采用 NMOS、采用 PMOS 或采用含有两个互补晶体管(即一个 NMOS 和一个 PMOS)的 CMOS 传输门来实现。

为使一个 NMOS 导通, 加在其栅极上的时钟信号幅度通常应上升至电源电压(V_{dd}), 从而使 $(V_{gs} - V_{thn})$ 大于 V_{ds} 。我们说此时晶体管工作在三极管区, 而且 I_d 与 V_{ds}

之间的关系可用式(1.2)来表达。如果我们在这里忽略基体效应,那么只要将 V_{ds} 除以 I_d 就可以得到晶体管的等效漏源极电阻(即导通电阻),如下所示:

$$R_{on} = \frac{V_{ds}}{I_d} = \frac{1}{\mu_n C_{ox} \frac{W}{L} \left(V_{gs} - V_{thn} - \frac{V_{ds}}{2} \right)} \approx \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{gs} - V_{thn})} \quad (1.9)$$

在式(1.9)中我们假定 $(V_{gs} - V_{thn})$ 远大于 V_{ds} , 此时, 开关可以被看作是一个电阻。重温式(1.1), 我们可以看到, 只有当加在 NMOS 栅极上的时钟信号幅度接近 V_{dd} 时, 式(1.9)的推导才能完全成立。

在实际工程应用中, 对导通电阻 R_{on} 的数值做预估是很有用处的。许多工艺中都有较大的导通电阻。例如, 若我们假设 $V_{dd} = 3.3V$, $V_{in} = 1V$, $\mu_n C_{ox} = 30\mu A/V^2$, $W/L = 1$, $V_{thn} = 0.7V$, 那么根据前面的公式, 我们可得出 R_{on} 大概是 $21k\Omega$ 。如果我们这时将基体效应考虑进来, 那么阈值电压将增大, 而且导通电阻将变得更大。此外, R_{on} 的值还会随着输入信号幅度的增加而增加。举例来说, 如果我们若在前面的计算中, 令 $V_{in} = 2.5V$, 那么 R_{on} 的值将会升高至 $333k\Omega$ 。这么大的电阻将导致所需的电容充电稳定时间长得不合实际, 因此在大多数 SC 应用中都难以采纳。值得一提的是, 典型 PMOS 的 $\mu_p C_{ox}$ 的值大约为 NMOS 的 $\mu_n C_{ox}$ 值的 $1/3$, 因此在实现低导通电阻的开关时, PMOS 不如 NMOS 适用。

然而在减小导通电阻的能力方面, CMOS 传输门比 NMOS 和 PMOS 两者都更胜一筹。这一点从直觉上应该是很好理解的, 我们只要假设一个 CMOS 传输门中的 PMOS 和 NMOS 都是导通的, 则这个导通的 CMOS 传输门就可以被看成是由两个电阻并联而成的: 一个是 R_{onn} (NMOS 的导通电阻), 另一个是 R_{onp} (PMOS 的导通电阻)。不仅如此, 只要电源电压(V_{dd})大于 PMOS 和 NMOS 的阈值电压绝对值之和, 则不管输入信号电平(V_{in})的值为何, 当时钟信号上升至 V_{dd} 时, 至少会有一个晶体管导通。但是, 在第 7 章我们将看到, 在低压 SC 电路的设计和应用中, 这个条件往往得不到满足, 在这种情况下我们需添加一些辅助性的器件或子电路, 以保证在时钟信号幅度上升至 V_{dd} 时开关能够导通。

kT/C 噪声

在上文中我们曾提到, 在开关导通期间, 开关可以被看作是一个电阻, 其阻值的计算已由式(1.9)给出。该电阻 R_{on} 的等效热噪声的单边、类白噪声的功率谱密度可表示如下^[6]:

$$\frac{\overline{V_n^2}}{\Delta f} = 4kTR_{on} \quad (1.10)$$

其中, k 是玻尔兹曼常数(Boltzmann's constant) ($k = 1.38 \times 10^{-23} \text{ J K}^{-1}$), T 是采样时钟周期。实际应用中大多数 MOS 开关主要用在采样网络中, 这种网络通常具有一个等效采样电容 C_s , 在开关导通的时间段内输入信号会对其充电。在充电的同时, 开关的热噪声将经过一个由 R_{on} 和 C_s 构成的一阶低通滤波器处理。该滤波器的传递函数是:

$$H(j\omega) = \frac{1}{1 + j\omega R_{on} C_s} \quad (1.11)$$

因此,滤波器输出端的总噪声功率可通过将低通滤过的(或限带的)噪声功率谱密度正向无穷积分获得,即:

$$\begin{aligned} \overline{V_{out}^2} &= \frac{1}{2\pi} \int_0^\infty |H(j\omega)|^2 \overline{V_{in}^2} d\omega = \frac{1}{2\pi} \int_0^\infty \frac{4kTR_{on}}{1 + (\omega R_{on} C_s)^2} d\omega \\ &= \frac{2kTR_{on}}{\pi} \cdot \left(\frac{1}{R_{on} C_s}\right) \cdot \arctan(\omega R_{on} C_s) \Big|_{\omega=0}^{\omega=\infty} \\ &= \frac{kT}{C_s} \end{aligned} \quad (1.12)$$

这就是 kT/C 噪声(kT/C noise)名称的来由,有时也称作采样噪声(sampling noise)。有趣的是,我们可以看出滤波器输出端的总噪声功率值与实际的导通电阻 R_{on} 的大小无关。这是因为当热噪声功率密度随着导通电阻 R_{on} 增大而增加的时候,滤波器的噪声带宽(noise bandwidth)也在按照相同的比例缩小,其表达式如下:

$$f_n = \frac{\pi}{2} f_{-3dB} = \frac{\pi}{2} \frac{1}{2\pi R_{on} C_s} = \frac{1}{4R_{on} C_s} \quad (1.13)$$

值得一提的是,如果我们把按照式(1.10)求出的谱密度与上面的噪声带宽相乘,可以得出总噪声功率如下:

$$\overline{V_{out}^2} = \overline{V_{in}^2} f_n = 4kTR_{on} \cdot \frac{1}{4R_{on} C_s} = \frac{kT}{C_s} \quad (1.14)$$

这和由式(1.12)得到的结果相同。而且,我们看到对一个定值 R_{on} 来说,总输出噪声功率随着时钟周期 T 的减小而减小。也就是说,如果输入信号被过采样且过采样因子是 M ,那么在输出端得到的噪声功率 kT/C 的值也会相应地按照同一个比例因数 M 减小。在第 5 章我们将看到,正是基于这样的原理,我们可以利用过度采样(即采样频率比奈奎斯特频率高出几十甚至上百倍)技术来有效地抑制模数转换器(ADC)中类似白噪声的量化噪声。

电荷注入

当 MOS 晶体管导通时,它工作在三极管区,而且其漏源极间的电压降通常很小。当其关断时,在其栅极下方的反转沟道里,将有一定数量的剩余电荷扩散到漏极、源极和基底中。我们可以证明,当时钟波形下降沿的斜率接近无穷大或当晶体管的沟道长度很长时,注入到基底的电荷数量将变得更为显著^[7]。但这两种情况在实际的 SC 电路设计和应用中都很少见,因此,我们在本书的讨论中将忽略基底电荷泄漏的影响。

如果 MOS 开关用于采样输入信号(例如用作采样保持电路中的采样开关),那么在其关断期间向输入结点注入的电荷对保持电压值其实没有影响,因此我们也可以将其忽略。但是需要注意的是,沿着相反方向流动的电荷是不可忽略的,因为这种电荷注入在保持电压中引入了偏差。总的沟道注入电荷会如何在源极和漏极间分摊是一个 MOS 器件建模问题,对它的解答涉及如时钟波形下降沿斜率、输入输出电容的比值