

应用型本科电子信息类规划教材

江国强 编著

新编数字逻辑电路

XINBIAN SHUZI LUOJI DIANLU



北京邮电大学出版社
www.buptpress.com

应用型本科电子信息类规划教材

内容简介

新编数字逻辑电路

江国强 编著

数字逻辑电路 (CIP)

江国强编著. 北京: 北京邮电大学出版社, 2008 (2008.2 重印)

ISBN 978-7-5632-1346-8

Ⅰ. 新... Ⅱ. 江... Ⅲ. 数字电路: 逻辑电路—高等学校—教材 Ⅳ. TN79

中国版本图书馆 CIP 数据核字 (2008) 第 152469 号

书 名: 新编数字逻辑电路

作 者: 江国强

责任编辑: 张桂香

出版发行: 北京邮电大学出版社

社 址: 北京市海淀区学院路 10 号 (邮编: 100876)

发 行 部: 电话: 010-62282182 传真: 010-62282378

E-mail: publish@bupt.edu.cn

经 销: 各地新华书店

印 刷: 北京信诚印刷厂

开 本: 787 mm×1 092 mm 1/16

印 张: 18.5

字 数: 446 千字

印 数: 3 001—6 000 册

版 次: 2008 年 12 月第 1 版 2008 年 2 月第 2 次印刷

元 00.28, 价定

ISBN 978-7-5632-1346-8

北京邮电大学出版社

·北京·

内 容 简 介

本书是按照最新的数字电路设计技术编写的,书中把传统的以卡诺图为逻辑化简手段和相应的设计技术等方面内容全部删除,而以硬件描述语言(HDL)的设计技术代之。书中列举了大量的基于HDL的门电路、触发器、组合逻辑电路、时序逻辑电路、存储器和数字系统设计的实例,供读者参考。每个设计实例都经过了电子设计自动化(EDA)软件的编译和仿真,确保无误。

全书共10章,包括数制与编码、逻辑代数、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数模和模数转换、程序逻辑电路及可编程逻辑器件,每章后均附有思考题和习题。

本书图文并茂、通俗易懂,并配有电化教学课件、习题与实验辅导教材,可作为高等院校工科电子类、通信信息类、自动化类专业的技术基础课教材,也可供相关工程技术人员参考阅读。

图书在版编目(CIP)数据

新编数字逻辑电路/江国强编著. —北京:北京邮电大学出版社,2006(2008.2重印)
ISBN 978-7-5635-1346-8

I. 新... II. 江... III. 数字电路:逻辑电路—高等学校—教材 IV. TN79

中国版本图书馆CIP数据核字(2006)第152469号

书 名:新编数字逻辑电路

作 者:江国强

责任编辑:张佳音

出版发行:北京邮电大学出版社

社 址:北京市海淀区西土城路10号(邮编:100876)

发 行 部:电话:010-62282185 传真:010-62283578

E-mail:publish@bupt.edu.cn

经 销:各地新华书店

印 刷:北京忠信诚胶印厂

开 本:787 mm×1 092 mm 1/16

印 张:18.5

字 数:446千字

印 数:3 001—6 000册

版 次:2006年12月第1版 2008年2月第2次印刷

ISBN 978-7-5635-1346-8

定价:28.00元

• 如有印装质量问题,请与北京邮电大学出版社发行部联系 •

应用型本科电子信息类规划教材编委会

主 任：乐光新

副主任：（按姓氏笔画排列）

冯 林 吕 翊 胡建萍 唐志宏 曹雪虹 雷章富

成 员：（按姓氏笔画排列）

马云辉 刘大健 孙锦涛 张春先 李冠群

罗仁哲 郭世满 顾宝良 莫德举 雷 霖



前言 PREFACE

国际上电子和计算机技术先进的国家，一直在积极探索新的电子电路设计方法，在设计方法、工具等方面进行了彻底的变革，并取得了巨大成功。20 世纪 90 年代，在电子设计技术领域，可编程逻辑器件 (PLD) 的应用已得到很好的普及，这些器件为数字系统的设计带来极大的灵活性。由于该器件可以通过软件编程而对其硬件结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷，极大地改变了传统的数字系统设计方法、设计过程和设计观念。随着可编程逻辑器件集成规模的不断扩大、自身功能的不断完善，以及计算机辅助设计技术的提高，使现代电子系统设计领域的电子设计自动化 (EDA) 技术便应运而生。传统的数字电路设计模式，如利用卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术正在迅速地退出历史舞台。

本书是基于硬件描述语言 (Hardware Description Language, HDL) 编写的。目前，国际最流行的、并成为 IEEE 标准的两种硬件描述语言是 VHDL 和 Verilog HDL。这两种 HDL 各具特色，由于 Verilog HDL 是在 C 语言的基础上演化而来的，只要具有 C 语言的编程基础，就很容易学会并掌握这种语言，而且国内外 90% 的电子公司都把 Verilog HDL 作为企业标准设计语言，因此本书采用 Verilog HDL 作为数字电路与系统的设计工具。

为了保持数字电路内容的完整性和理论的系统性，本书包括了数制与编码、逻辑代数、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、数模和模数转换、程序逻辑路及可编程逻辑等基本内容，在电路设计中删除了以卡诺图为逻辑化简手段和相应设计技术方面的内容，并以 Verilog HDL 设计技术代之。

全书共 10 章，第 1 章数制与编码，介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码和字符编码。第 2 章逻辑代数基础，介绍分析和设计数字逻辑电路功能的数学方法。首先介绍逻辑代数的基本概念、逻辑函数及其表示方法、基本公式、常用公式和重要定理，然后介绍硬件描述语言的基本知识，作为数字逻辑电路的设计基础。第 3 章门电路，介绍晶体管的开关特性，TTL 集成门电路和 CMOS 集成门电路。对于每一种门电路，除了介绍其电路结构、工作原理和逻辑功能外，还着重讨论它们的电气特性，为实际使用这些器件打下基础。第 4 章组合逻辑电路，介绍组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法，以及加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等常用组合逻辑电路的电路结构、工作原理和使用方法。通过组合逻辑电路分析方法的介绍，让读者了解一些常用组合逻辑部件的功能及用途。在组合逻辑电路设计内容中，主要介绍基于 Verilog HDL 的设计方法。最后介绍组合逻辑电路中的竞争-冒险。第 5 章触发器，介绍触发器的类型、电路结构和功能的表示方法，并介绍基于 Verilog HDL 的

触发器设计,为时序逻辑电路的学习打下基础。第6章时序逻辑电路,介绍时序逻辑电路的结构及特点、常用集成时序逻辑部件的功能及使用方法、时序逻辑电路的分析方法和基于 Verilog HDL 的时序逻辑电路的设计方法,最后介绍基于 Verilog HDL 的数字系统的设计方法。第7章脉冲单元电路,介绍矩形脉冲信号的产生和整形电路。555 定时器是一种多用途的数字/模拟混合集成电路,本章以 555 定时器为主,介绍用它构成的多谐振荡器、施密特触发器和单稳态触发器电路,同时还介绍用其他方式构成的脉冲单元电路。第8章数模与模数转换,介绍 A/D 转换器和 D/A 转换器的原理、电路结构和主要技术指标。第9章程序逻辑电路,首先介绍程序逻辑电路的结构和特点,然后系统介绍半导体存储器的工作原理和使用方法,并介绍基于 Verilog HDL 的半导体存储器的设计,最后介绍程序逻辑电路的应用。第10章可编程逻辑器件,介绍 PLD 的基本原理、电路结构和编程方法。书中还列举了大量的基于 Verilog HDL 的门电路、触发器、组合逻辑电路、时序逻辑电路、存储器和数字系统设计的实例,供读者参考。每个设计实例都经过了 EDA 工具软件的编译和仿真,确保无误。

本书使用的逻辑电路符号图尽可能的以国标 GB 4728. 12—85 (即国家标准 IEC 617—12) 为准,为了适应读者习惯,还保留了部分国际和国内的惯用符号。

本书由桂林电子科技大学信息科技学院的江国强编著,对于书中的错误和不足之处,恳请读者指正。

作者

2006 年 12 月

目录 CONTENTS

第1章 数制与编码	(1)
1.1 概述	(2)
1.1.1 模拟电子技术和数字电子技术	(2)
1.1.2 脉冲信号和数字信号	(2)
1.1.3 数字电路的特点	(2)
1.2 数制与编码	(3)
1.2.1 数制	(3)
1.2.2 数制之间的转换	(5)
1.3 编码	(7)
1.3.1 二-十进制编码	(7)
1.3.2 字符编码	(8)
本章小结	(9)
思考题和习题	(9)
第2章 逻辑代数和硬件描述语言基础	(10)
2.1 逻辑代数基本概念	(11)
2.1.1 逻辑常量和逻辑变量	(11)
2.1.2 基本逻辑和复合逻辑	(11)
2.1.3 逻辑函数的表示方法	(15)
2.1.4 逻辑函数的相等	(18)
2.2 逻辑代数的运算法则	(19)
2.2.1 逻辑代数的基本公式	(19)
2.2.2 逻辑代数的基本定理	(20)
2.2.3 逻辑代数的常用公式	(21)
2.2.4 异或运算公式	(22)
2.3 逻辑函数的表达式	(23)
2.3.1 逻辑函数的常用表达式	(23)
2.3.2 逻辑函数的标准表达式	(24)
2.3.3 约束及其表示方法	(27)
2.4 逻辑函数的公式简化法	(28)

2.4.1	逻辑函数简化的意义	(28)
2.4.2	逻辑函数的公式简化法	(29)
2.5	Verilog HDL 基础	(29)
2.5.1	Verilog HDL 设计模块的基本结构	(30)
2.5.2	Verilog HDL 的词法	(31)
2.5.3	Verilog HDL 的语句	(37)
2.5.4	不同抽象级别的 Verilog HDL 模型	(43)
	本章小结	(45)
	思考题和习题	(46)

第3章 门电路 (48)


3.1	概述	(49)
3.2	晶体二极管和三极管的开关特性	(49)
3.2.1	晶体二极管的开关特性	(50)
3.2.2	晶体三极管的开关特性	(54)
3.3	分立元件门	(59)
3.3.1	二极管与门	(59)
3.3.2	二极管或门	(60)
3.3.3	三极管非门	(61)
3.3.4	复合逻辑门	(62)
3.3.5	正逻辑和负逻辑	(64)
3.4	TTL 集成门	(65)
3.4.1	TTL 集成与非门	(65)
3.4.2	TTL 与非门的外部特性	(66)
3.4.3	TTL 与非门的主要参数	(72)
3.4.4	TTL 与非门的改进电路	(72)
3.4.5	TTL 其他类型的集成电路	(74)
3.4.6	TTL 集成电路多余输入端的处理	(77)
3.4.7	TTL 电路的系列产品	(77)
3.5	其他类型的双极型集成电路	(78)
3.5.1	发射极耦合逻辑电路	(78)
3.5.2	集成注入逻辑电路	(78)
3.6	MOS 集成门	(78)
3.6.1	MOS 管	(79)
3.6.2	MOS 反相器	(81)
3.6.3	MOS 门	(83)
3.6.4	CMOS 门的外部特性	(86)
3.7	基于 Verilog HDL 的门电路设计	(88)

3.7.1 用 assign 语句建模方法实现门电路的描述	(89)
3.7.2 用门级元件例化建模方式来描述门电路	(89)
本章小结	(91)
思考题和习题	(91)
第4章 组合逻辑电路	(96)
4.1 概述	(97)
4.1.1 组合逻辑电路的结构和特点	(97)
4.1.2 组合逻辑电路的分析方法	(97)
4.1.3 组合逻辑电路的设计方法	(98)
4.2 若干常用的组合逻辑电路	(101)
4.2.1 算术运算电路	(101)
4.2.2 编码器	(104)
4.2.3 译码器	(107)
4.2.4 数据选择器	(111)
4.2.5 数值比较器	(114)
4.2.6 奇偶校验器	(116)
4.3 基于 Verilog HDL 的组合逻辑电路设计	(118)
4.3.1 加法器的设计	(118)
4.3.2 编码器的设计	(120)
4.3.3 译码器的设计	(124)
4.3.4 数据选择器的设计	(126)
4.3.5 数值比较器的设计	(127)
4.3.6 奇偶校验器的设计	(129)
4.4 组合逻辑电路的竞争—冒险现象	(131)
本章小结	(133)
思考题和习题	(133)
第5章 触发器	(136)
5.1 概述	(137)
5.2 基本 RS 触发器	(137)
5.2.1 由与非门构成的基本 RS 触发器	(137)
5.2.2 由或非门构成的基本 RS 触发器	(140)
5.3 钟控触发器	(141)
5.3.1 钟控 RS 触发器	(141)
5.3.2 钟控 D 触发器	(143)
5.3.3 钟控 JK 触发器	(144)
5.3.4 钟控 T 触发器	(145)

5.3.5	钟控 T'触发器	(146)
5.4	集成触发器	(146)
5.4.1	边沿 JK 触发器	(146)
5.4.2	维持—阻塞结构集成触发器	(148)
5.5	触发器之间的转换	(149)
5.5.1	用 JK 触发器实现其他类型触发器	(149)
5.5.2	用 D 触发器实现其他类型触发器的转换	(150)
5.6	基于 Verilog HDL 的触发器设计	(151)
5.6.1	基本 RS 触发器的设计	(151)
5.6.2	D 锁存器的设计	(153)
5.6.3	D 触发器的设计	(153)
5.6.4	JK 触发器的设计	(154)
本章小结		(155)
思考题和习题		(156)
第 6 章	时序逻辑电路	(159)
6.1	概述	(160)
6.1.1	时序逻辑电路功能的描述方法	(160)
6.1.2	时序逻辑电路的分析方法	(161)
6.1.3	同步时序逻辑电路和异步时序逻辑电路	(162)
6.2	数码寄存器和移位寄存器	(163)
6.2.1	数码寄存器	(163)
6.2.2	移位寄存器	(164)
6.2.3	集成移位寄存器	(165)
6.3	计数器	(167)
6.3.1	同步计数器	(167)
6.3.2	异步计数器	(171)
6.3.3	集成计数器	(175)
6.4	基于 Verilog HDL 的时序逻辑电路的设计	(178)
6.4.1	数码寄存器的设计	(179)
6.4.2	移位寄存器的设计	(181)
6.4.3	计数器的设计	(182)
6.4.4	顺序脉冲发生器的设计	(187)
6.4.5	序列信号发生器的设计	(189)
6.4.6	序列信号检测器的设计	(192)
6.5	基于 Verilog HDL 的数字系统的设计	(193)
6.5.1	原理图输入设计法	(193)
6.5.2	文本输入设计法	(196)

本章小结	(198)
思考题和习题	(198)
第 7 章 脉冲单元电路	(201)
7.1 概述	(202)
7.1.1 脉冲单元电路的分类、结构和波形参数	(202)
7.1.2 脉冲波形参数的分析方法	(202)
7.1.3 555 定时器	(203)
7.2 施密特触发器	(205)
7.2.1 用 555 定时器构成施密特触发器	(205)
7.2.2 集成施密特触发器	(208)
7.3 单稳态触发器	(208)
7.3.1 用 555 定时器构成单稳态触发器	(209)
7.3.2 集成单稳态触发器	(210)
7.4 多谐振荡器	(213)
7.4.1 用 555 定时器构成多谐振荡器	(214)
7.4.2 用门电路构成多谐振荡器	(216)
7.4.3 石英晶体振荡器	(217)
7.4.4 用施密特电路构成多谐振荡器	(217)
本章小结	(218)
思考题和习题	(219)
第 8 章 数模和模数转换	(221)
8.1 概述	(222)
8.2 数模转换	(223)
8.2.1 D/A 转换器的结构	(223)
8.2.2 D/A 转换器的主要技术指标	(227)
8.3 模数转换	(228)
8.3.1 A/D 转换器的基本原理	(228)
8.3.2 A/D 转换器的类型	(231)
8.3.3 A/D 转换器的主要技术指标	(236)
本章小结	(237)
思考题和习题	(237)
第 9 章 程序逻辑电路	(238)
9.1 概述	(239)
9.1.1 程序逻辑电路的结构及特点	(239)
9.1.2 半导体存储器的结构	(239)

9.1.3 半导体存储器的分类	(240)
9.2 随机存储器	(241)
9.2.1 静态随机存储器	(241)
9.2.2 动态随机存储器	(242)
9.2.3 随机存储器的典型芯片	(243)
9.2.4 随机存储器的扩展	(244)
9.3 只读存储器	(246)
9.3.1 固定 ROM	(246)
9.3.2 可编程只读存储器	(247)
9.3.3 可擦除可编程只读存储器	(247)
9.3.4 ROM 的应用	(248)
9.4 基于 Verilog HDL 的存储器设计	(251)
9.5 程序逻辑电路的应用	(252)
本章小结	(253)
思考题和习题	(253)
第 10 章 可编程逻辑器件	(255)
10.1 PLD 的基本原理	(256)
10.1.1 PLD 的分类	(256)
10.1.2 阵列型 PLD	(258)
10.1.3 现场可编程门阵列 FPGA	(262)
10.1.4 基于查找表的结构	(265)
10.2 PLD 的设计技术	(268)
10.2.1 PLD 的设计方法	(268)
10.2.2 PLD 的设计流程	(269)
10.2.3 在系统可编程技术	(272)
10.2.4 边界扫描技术	(275)
10.3 PLD 的编程与配置	(275)
10.3.1 CPLD 的 ISP 方式编程	(276)
10.3.2 使用 PC 机的并口配置 FPGA	(277)
本章小结	(278)
思考题和习题	(279)
附录 A 国产半导体集成电路型号命名法	(280)
参考文献	(282)



第1章 数制与编码

本章介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码和字符编码。

本章介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码和字符编码。



图 1-1 各种脉冲信号波形

数字信号是脉冲信号的一种，它的特点是信号在时间上离散，在幅值上量化。数字信号可以用高电平表示“1”，用低电平表示“0”。数字信号的波形如图 1-2 所示。图中，高电平用“1”表示，低电平用“0”表示。数字信号的波形是离散的，即在时间轴上，信号只在某些时刻发生变化，而在其他时刻保持不变。

图 1-2 数字信号波形

数字信号在数字电路和数字通信中有着广泛的应用。在数字电路中，数字信号用于表示和处理数据；在数字通信中，数字信号用于传输信息。数字信号的优点是抗干扰能力强，易于存储和处理。

1.1 概 述

1.1.1 模拟电子技术和数字电子技术

电子技术分为模拟电子技术和数字电子技术。模拟电子技术是分析和处理模拟信号的技术，模拟信号具有在数值上和时间上都是连续的特点，正弦波是模拟信号的典型代表。在模拟电路中，使用的主要器件是晶体管，而且控制晶体管工作在线性区（即放大区），构成信号的放大和正弦振荡电路。

数字电子技术是分析和处理数字信号的技术。数字信号具有在数值上和时间上都是不连续的特点，矩形波是数字信号的典型代表。在数字电路中，使用的主要器件也是晶体管，但控制晶体管工作在线性区（即截止区和饱和区），构成信号的开关电路。

1.1.2 脉冲信号和数字信号

从狭义上讲，脉冲信号是指在短时间内突然作用的信号，如图 1.1 (a) 所示。从广义上讲，除了正弦波或若干个正弦波合成的信号以外的信号都可以称为脉冲信号（如图 1.1 (a)~1.1 (f) 所示）。脉冲波形是不连续的，但一般都有周期性。




图 1.1 各种脉冲信号波形




图 1.2 数字信号波形

数字信号是指由高低两种电平构成的矩形波，通常用 1 表示高电平，用 0 表示低电平。把矩形波按周期划分，就可以得到由 0 和 1 构成的符号组合，如图 1.2 所示。图中的符号组合是“110100011”，它可以由二进制数字表示，所以把矩形波称为数字信号。数字信号也是一种脉冲信号，因此一些教材取名为“脉冲与数字电路”。

1.1.3 数字电路的特点

(1) 数字电路只有“与”、“或”、“非”3 种基本电路，这些电路对元件的精度要求不高，允许有较大的误差，只要在工作时能可靠地区分高、低两种电平状态就可以了，因此

电路简单,而且容易实现。

(2) 数字电路容易实现集成化,数字集成电路具有体积小、功耗低、可靠性高等特点。

(3) 数字电路用0和1两种状态来表示信息,便于信息的存储、传输和处理。因此,许多现代技术都向着数字技术发展,如数字电话、数字电视等。

(4) 数字电路能够对输入的数字信号进行各种算术运算和逻辑运算。所谓逻辑运算,就是按照人们设计好的规则,进行逻辑推理和逻辑判断,得出相应的输出结果。因此,数字电路具有逻辑思维能力,它是计算机以及智能控制电路的基本电路。

由于具有这些显著的特点,数字电路已广泛地应用在计算机、数字通信、智能仪器仪表、自动控制、汽车电子、家用电器、航天航空等领域中。

1.2 数制与编码

在数字电路和计算机中,只用0和1两种符号来表示信息,参与运算的数也是由0和1构成的,即二进制数。考虑到人类计数习惯,在计算机操作时,一般都要把输入的十进制数转换为二进制数后再让计算机处理;而计算机处理的二进制结果也需要转换为便于人类识别的十进制数后显示出来。因此,需要学习不同的数制及其转换方法。

1.2.1 数制

用数字量表示物理量的大小时,仅用一位数码往往不够用,因此经常需要用进位的方法组成多位数码来记录数的量。多位数码中每一位的构成方法以及从低位到高位进位规则称为数制。常用的数制有十进制、二进制、八进制及十六进制。

1. 十进制

十进制 (Decimal) 用0~9共10个符号来表示数,计数的基数是10(即使用的符号个数)。超过9的数必须用多位数表示,其中低位和相邻高位之间的关系是“逢十进一”或“借一当十”,故称为十进制。任意一个十进制数 D 均可展开为

$$(D)_{10} = \sum_{i=-m}^{n-1} k_i \times 10^i \quad (1.1)$$

其中 k_i 是第 i 位的系数,它可以是0~9这10个数码中的任何一个。若整数部分的位数是 n ,小数部分的位数是 m ,则 i 包含 $(n-1) \sim 0$ 间的所有正整数和 $-1 \sim -m$ 间的所有负整数。 10^i 称为第 i 位的权值(即基数的幂次)。例如,按权展开十进制数

$$(125.625)_{10} = 1 \times 10^2 + 2 \times 10^1 + 5 \times 10^0 + 6 \times 10^{-1} + 2 \times 10^{-2} + 5 \times 10^{-3}$$

若以 N 取代式(1.1)中的10,即可得到 N 进制(任意进制)数展开式的普遍形式

$$(D)_N = \sum_{i=-m}^{n-1} k_i \times N^i \quad (1.2)$$

2. 二进制

二进制 (Binary) 用 0 和 1 共 2 个符号来表示数, 计数的基数是 2, 权值为 2^i 。低位和相邻高位之间的关系是“逢二进一”或“借一当二”, 故称为二进制。

根据式 (1.2) 的规则, 任意一个二进制数 D 均可展开为

$$(D)_2 = \sum_{i=-m}^{n-1} k_i \times 2^i \quad (1.3)$$

根据式 (1.3), 可计算出二进制数所对应的十进制数的大小。例如

$$(1101.101)_2 = 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} = (13.625)_{10}$$

3. 八进制

八进制 (Octonary) 是用 0~7 共 8 个符号来表示数, 计数的基数是 8, 权值为 8^i 。低位和相邻高位之间的关系是“逢八进一”或“借一当八”, 故称为八进制。

任意一个八进制数 D 均可展开为

$$(D)_8 = \sum_{i=-m}^{n-1} k_i \times 8^i \quad (1.4)$$

根据式 (1.4), 可计算出八进制数所对应的十进制数的大小。例如

$$(376.65)_8 = 3 \times 8^2 + 7 \times 8^1 + 6 \times 8^0 + 6 \times 8^{-1} + 5 \times 8^{-2} = (254.828125)_{10}$$

4. 十六进制数

十六进制 (Hexadecimal) 是用 0~9 和 A~F 共 16 个符号来表示数, 计数的基数是 16, 权值为 16^i 。低位和相邻高位之间的关系是“逢十六进一”或“借一当十六”, 故称为十六进制。

任意一个十六进制数 D 均可展开为

$$(D)_{16} = \sum_{i=-m}^{n-1} k_i \times 16^i \quad (1.5)$$

根据式 (1.5), 可计算出十六进制数所对应的十进制数的大小。例如

$$(1FD.6C)_{16} = 1 \times 16^2 + 15 \times 16^1 + 13 \times 16^0 + 6 \times 16^{-1} + 12 \times 16^{-2} = (509.421875)_{10}$$

在数字电路中, 为了区别不同数制表示的数, 可以用括弧加数制基数下标的方式, 但在计算机的编程语言中不能使用这种方式, 而是使用加数制后缀或数字前缀的方式来表示不同的数制数。数制表示方式随计算机的编程语言的不同而不同, 例如在 Verilog HDL 中, 用在数的前面加前缀的方式来区别不同数制数, 十进制数的前缀为 D 或 d, 二进制数的前缀为 B 或 b, 八进制数的前缀为 O 或 o, 十六进制数的前缀为 H 或 h, 其中十进制数的前缀可省略。例如

$$(25)_{10} = 'd25 = 25$$

$$(1101.101)_2 = 'b1101.101$$

$$(76.56)_8 = 'o76.56$$

$$(1FD.6C)_{16} = 'h1FD.6$$

都是不同数制的表示形式。

1.2.2 数制之间的转换

把一种数制数转换为另一种数制数的过程称为数制之间的转换。最常用的转换是十进制数与二进制数之间的转换。为了方便表示二进制数，有时也需要在二进制数与八进制数之间或二进制数与十六进制数之间转换。

1. 十进制数到 N 进制数的转换

十进制数的整数和小数部分到 N 进制数的转换方法是不同的，整数部分按除以 N 看余数的方法进行，小数部分按乘以 N 看向整数的进位进行。下面以十进制数转换为二进制数为例来讨论这个问题。

假定十进制整数为 $(D)_{10}$ ，等值的二进制数为 $(k_{n-1}k_{n-2}\cdots k_0)_2$ ，依式 (1.3) 可知

$$\begin{aligned}(D)_{10} &= k_{n-1}2^{n-1} + k_{n-2}2^{n-2} + \cdots + k_12^1 + k_02^0 \\ &= 2(k_{n-1}2^{n-2} + k_{n-2}2^{n-3} + \cdots + k_1) + k_0\end{aligned}\quad (1.6)$$

式 (1.6) 表明，若将 $(D)_{10}$ 除以 2，则得到的商为 $k_{n-1}2^{n-2} + k_{n-2}2^{n-3} + \cdots + k_1$ ，而余数即 k_0 ，得到转换后的二进制数的最低位 (LSb)。

同理，将式 (1.6) 中的商除以 2 得到新的商，可写成

$$k_{n-1}2^{n-2} + k_{n-2}2^{n-3} + \cdots + k_1 = 2(k_{n-1}2^{n-3} + k_{n-2}2^{n-4} + \cdots + k_2) + k_1\quad (1.7)$$

由式 (1.7) 看出，若将 $(D)_{10}$ 除以 2 的商再次除以 2，则所得的余数即 k_1 。

依此类推，反复将每次得到的商再除以 2，就可以得到二进制数的每一位了。当 $(D)_{10}$ 被除到 0 时，得到的最后一个余数是 k_{n-1} ，即为转换后的二进制数的最高位 (MSb)。

例如，将 $(62)_{10}$ 转换为二进制数可按照如下方法进行

2	62	...	余数 = 0 = k_0 (LSb)
2	31	...	余数 = 1 = k_1
2	15	...	余数 = 1 = k_2
2	7	...	余数 = 1 = k_3
2	3	...	余数 = 1 = k_4
2	1	...	余数 = 1 = k_5 (MSb)
	0		

故 $(62)_{10} = (111110)_2$ 。

其次讨论小数的转换。若 $(D)_{10}$ 是一个十进制数的小数，对应的二进制数为 $(0.k_{-1}k_{-2}\cdots k_{-m})_2$ ，依式 (1.3) 可知

$$(D)_{10} = k_{-1}2^{-1} + k_{-2}2^{-2} + \cdots + k_{-m}2^{-m}\quad (1.8)$$

将式 (1.8) 两边同乘以 2，得

$$2(D)_{10} = k_{-1} + (k_{-2}2^{-1} + k_{-3}2^{-2} + \cdots + k_{-m}2^{-m+1})\quad (1.9)$$

式 (1.9) 说明，将小数 $(D)_{10}$ 乘以 2 所得乘积的整数部分即 k_{-1} ，这是转换后的二进制小数的最高位 (MSb)。