

氧化铝衬底上金刚石的厚膜生长 及其微电子学应用研究

作 者：方志军
专 业：材料学
导 师：夏义本



上海大学出版社
· 上海 ·

2003 年上海大学博士学位论文

氧化铝衬底上金刚石的厚膜生长及其 微电子学应用研究

作 者： 方志军
专 业： 材料学
导 师： 夏义本

上海大学出版社
• 上海 •

Shanghai University Doctoral Dissertation (2003)

**Investigation of the Diamond Thick Film
Grown on Alumina Substrate and its
Microelectronic Applications**

Candidate: Fang Zhi-jun

Major: Materials Science

Supervisor: Prof. Xia Yi-ben

Shanghai University Press

• Shanghai •

上海大学

本论文经答辩委员会全体委员审查，确认符合上海大学博士学位论文质量要求。

答辩委员会名单：

主任：侯立松 研究员，上海光学精密机械研究所 201800

委员：楼祺洪 研究员，上海光学精密机械研究所 201800

刘普霖 研究员，上海技术物理研究所 200083

王 鸿 教授，上海大学材料学院 201800

蒋雪茵 教授，上海大学材料学院 201800

导师：夏义本 教授，上海大学 201800

评阅人名单:

侯立松	研究员, 上海光学精密机械研究所	201800
楼祺洪	研究员, 上海光学精密机械研究所	201800
褚君浩	研究员, 上海技术物理研究所	200083

评议人名单:

黄莉萍	研究员, 上海硅酸盐研究所	200050
黄校先	研究员, 上海硅酸盐研究所	200050
孟中岩	教 授, 上海大学材料学院	201800
桑文斌	教 授, 上海大学材料学院	201800

答辩委员会对论文的评语

金刚石膜与氧化铝陶瓷复合材料具有高热导率和低介电系数等优点，是电子器件封装基片的理想材料，应用前景广阔，是当前的研究热点。该论文在金刚石膜与氧化铝陶瓷复合材料制备方面进行了有成效的研究，研究了金刚石厚膜生长机理、应力分析和复合材料性质，获得了有意义的创新结果。

论文的主要贡献表现在以下几个方面：

(1) 首次采用对氧化铝衬底进行碳离子预注入的处理技术，缓解了因金刚石薄膜与衬底不匹配而产生的应力，同时研究了碳离子注入在金刚石薄膜中的残余应力问题。该结果申请了发明专利。

(2) 系统地研究了采用微波等离子体化学气相沉积(MPCVD)、热丝辅助化学气相沉积(HFCVD)方法在碳离子预注入的氧化铝陶瓷衬底上生长金刚石厚膜的工艺条件，深入探讨了金刚石的成核过程，优化了工艺条件，成功地生长出厚度超过 $100\mu\text{m}$ 的金刚石厚膜。获得了介电系数小、热导率高的集成电路封装基板材料。

(3) 对红外椭圆偏振光谱，提出了氧化铝基片上金刚石薄膜介电特性的拟合模型，拟合与实验结果吻合。

论文选题新颖，文献综述全面完整，实验设计合理，数据可靠，分析严密，答辩过程回答问题正确。作者已在国内外学术刊物上发表高质量学术论文多篇，反映出在该领域具有扎实的理论基础和专业知识，具备独立从事科学的研究的能力，是一篇优秀的博士学位论文。

答辩委员会表决结果

经答辩委员会无记名投票，一致通过方志军同学的博士学位论文答辩，并建议学位评定委员会授予其工学博士学位。

答辩委员会主席：侯立松

2003年4月25日

摘要

金刚石具有热导率高($20 \text{ W/cm}\cdot\text{K}$)、介电系数小(5.5~5.7)、介电损耗低和热膨胀系数小($\approx 10^{-6} / \text{K}$)等优点，是目前电子器件和电路最理想的封装基片和构装基板。但是，天然金刚石面积非常小，且价格昂贵。用金刚石膜与氧化铝陶瓷复合制备高热导率和低介电系数的基片，是一种性能/价格比非常高的选择。

本文分别采用 MPCVD、HFCVD 方法在氧化铝陶瓷基片上沉积金刚石膜。在沉积金刚石膜之前，首次使用对氧化铝衬底进行碳离子注入的方法，以缓解薄膜与衬底间的应力。通过 X 射线衍射(XRD)、俄歇电子能谱(AES)、显微压痕及扫描电子显微镜(SEM)等手段，对离子注入层中碳元素的分布及残余应力随注入条件的变化进行了研究。同时对退火气氛、温度及时间对离子注入的影响进行了表征。研究表明，在氮气等惰性气氛中， 1050°C 高温退火 30 分钟有利于碳元素向表面的扩散聚集，使氧化铝中产生的压应力集中于衬底表面。

以 X 射线衍射(XRD)、扫描电子显微镜(SEM)和 Raman 光谱表征了沉积金刚石薄膜的质量。通过对金刚石 Raman 散射峰的 Guass 拟合，得出了非定向多晶薄膜中平面双轴应力与 Raman 位移之间的定量关系，并分析了表面处理工艺和沉积条件对金刚石膜应力的影响。碳源浓度和沉积温度的改变会直接影响所得金刚石膜的质量， sp^2 等非金刚石相在晶界处的聚集会使金刚石膜中的压应力加剧。衬底碳离子预注入可有效地降低金刚石膜中的应力，下降幅度在一定范围内与注入剂量成正比，最高

可达 32%。同时，注入过程中碳元素的表面钉扎作用也改善了金刚石膜与氧化铝衬底的附着特性。在此分析的基础上，我们成功地在氧化铝衬底上生长出了厚度超过 100 μm 的金刚石薄膜，并用有限元模拟方法对所得结果进行了理论验证。

采用电容法测量了金刚石膜/氧化铝复合材料的介电性质。沉积一层金刚石膜可以大大降低复合材料的介电系数（从 9.72 降低到 7.82），且随着金刚石膜厚度的增加，复合材料介电系数的下降也越明显。碳离子预注入使薄膜与衬底的结合更牢固，从而降低了复合材料的介电损耗($\approx 10^{-3}$)。复合材料的横向热导率相对于单层氧化铝陶瓷有了明显的改善，且随着金刚石膜厚度的增加，复合材料的横向热导率是单调递增的。当金刚石薄膜厚度超过 100 μm 时复合材料横向热导率上升至 3.98 $\text{W}/\text{cm}\cdot\text{K}$ 。

本文还结合 MPCVD 和 HFCVD 沉积工艺的特点，研究了改善工艺重复性、一致性的方法，并对氧化铝陶瓷上金刚石的成核过程进行了探讨。结果表明，在增加钨丝数量的同时保持钨丝与衬底距离为 8 mm，有利于 HFCVD 中温场的均匀性；在一定的范围内，适当降低 MPCVD 中的反应压强对金刚石的成核是有利的。

关键词： 金刚石膜，氧化铝陶瓷，化学气相沉积，介电系数，热导率

Abstract

Diamond is one of the best materials for the package and assembly of the present electronic devices and circuits due to its highest thermal conductivity ($20\text{W}/\text{cm}\cdot\text{K}$), small dielectric coefficient (5.5-5.7), low dielectric loss and low thermal expansion ($\approx 10^{-6} / \text{K}$). However, natural diamond only has tiny area, and is extremely expensive as well. It is a good choice with high quality/cost ratio to use a diamond-film/alumina composite as package wafer with both higher thermal conductivity and lower dielectric coefficient.

Diamond films were deposited on alumina substrates by microwave plasma chemical vapor deposition (MPCVD) and Hot Filament chemical vapor deposition (HFCVD) techniques. Before the deposition process, carbon ions were implanted into the alumina substrates to reduce the compressive stress in the diamond films. The variations of carbon distribution and residual stress in the implanted layer with the implantation conditions were studied by means of X-Ray Diffraction (XRD), Auger Electron Spectroscopy (AES), Micro-indentation and Scanning Electron Microscopy (SEM). In addition, the effects of annealing atmosphere, temperature and time on the implantation process were also investigated. It was found that carbon ions moved outside and the residual compressive stress in the implanted layer aggregated near the subsurface region

after 30-minute annealing in nitrogen atmosphere at 1050°C temperature.

With the help of XRD, SEM and Raman Spectroscopy, the qualities of diamond films were characterized and investigated. The relationship between the in-film-plane biaxial stress and Raman shift was developed based on the Guass fit of diamond scattering peaks. Effects of surface treatments and deposition conditions on the residual stress were studied. Results indicated that diamond quality was greatly dependent on the gas flow ratio and growth temperature. The impurities such as sp^2 carbon, which were located in the grain boundaries, would deteriorate the residual stress in the diamond films. Carbon ion implantation, prior to the deposition process, appeared to be an effective method to release the stress in diamond films, which decreased linearly with the implantation dose. The carbon ions, embedded in the substrate surface, would simultaneously play an important role in the adhesion improvement. As a result, a diamond layer of more than 100 μm was achieved on the alumina substrate and the evolution of stress in the diamond films was confirmed by the finite element analysis.

The dielectric properties of the diamond-film/alumina composite were evaluated with the model of series capacitors. It revealed that depositing a diamond film on alumina substrate could reduce the dielectric coefficient efficiently. With the increment of diamond thickness, a more rapid decrease in dielectric coefficient was expected. The dielectric loss of the composite was also reduced as low as 10^{-3} because of the adhesion improvement caused by carbon

ion implantation. Compared with the monolayer alumina substrate, the composite wafer exhibited much better thermal properties, with thermal conductivity increasing monotonically with film thickness. The particular case was that the lateral thermal conductivity could reach as high as $3.98 \text{ W/cm}\cdot\text{K}$ when diamond film exceeded $100\mu\text{m}$.

Several modifications concerning the experimental uniformity and repeatability were introduced to the design of deposition system, with nucleation mechanism discussed in detail. It was shown that more filaments and proper distance between filament and substrate could improve the temperature uniformity of HFCVD system. In some cases, the enhancement of diamond nucleation across the substrate surface could be realized under lower MPCVD reaction pressure.

Key words: diamond film, alumina ceramic, CVD, dielectric coefficient, thermal conductivity

目 录

第一章 前 言	1
1.1 半导体器件和电路的发展使单位体积热耗散 大幅增加	1
1.2 电子器件与电路的发展使工作速度不断提高	3
1.3 电子器件与电路的发展对封装基板材料 提出新的要求	3
1.4 封装基板材料的研究现状	4
1.5 金刚石膜/氧化铝陶瓷复合作封装基板	7
第二章 氧化铝衬底的碳离子预注入	14
2.1 离子注入的实验过程	14
2.2 碳离子注入层的测试与表征	16
2.3 退火处理对碳离子注入的影响	28
2.4 小 结	34
第三章 实验过程及成核分析	35
3.1 微波等离子体化学气相沉积(MPCVD)方法	35
3.2 热丝化学气相沉积 (HFCVD) 方法	38
3.3 氧化铝上金刚石膜的成核分析	43
3.4 小 结	57
第四章 金刚石的厚膜生长及应力分析	58
4.1 金刚石膜的质量表征	58
4.2 金刚石膜的应力研究	61

4.3 沉积条件对金刚石薄膜应力的影响	70
4.4 金刚石厚膜的工艺控制及表征	78
4.5 薄膜与衬底界面应力的有限元分析	79
4.6 小 结	85
第五章 金刚石薄膜/氧化铝复合材料性质研究	87
5.1 金刚石薄膜介电系数的确定	87
5.2 金刚石膜/氧化铝复合材料的介电系数测量	102
5.3 复合材料介电系数的理论计算	106
5.4 复合材料的介电损耗模型	108
5.5 对复合材料介电性质的讨论	109
5.6 复合材料的导热性质	110
5.7 小 结	113
第六章 结 论	115
参考文献	118
致 谢	126

第一章 前 言

近十年来，以“短薄轻小”为主要特征的电子器件正向高集成、高速度、多功能、高功耗方向发展。一方面，器件与电路单位体积内热耗散量大幅度增加，另一方面，器件与电路的工作速度不断提高。这在需要进一步提高芯片设计技术、改善芯片制造工艺和寻求新的器件设计理论的同时，对器件和电路的封装基板的结构及性质，也提出了新的要求^[1]。

1.1 半导体器件和电路的发展使单位体积热耗散大幅增加

众所周知，多功能、高可靠、长寿命等指标，已是衡量现代电子设备和系统先进性的重要尺度，因此，现代电子器件与电路正朝着大规模方向发展。芯片面积不断扩大，IC 集成度不断提高，单个元件尺寸不断缩小，从而导致了器件与电路单位体积内热耗散量的大幅度增加。例如，目前单个芯片所产生的热量已从原来的 10 W 增至 40 W；传统的发射极耦合逻辑(ECL)电路的热流量会高达 50 W/cm²；而动态随机存储器也会有 20 W/cm² 的热流量。美国半导体工业协会(SIA)将信息处理用半导体器件和电路的技术进展情况归纳于表 1.1^[2]。

集成电路封装管壳是芯片的导热通道，因此微电子技术的发展要求制作封装管壳的基片材料具有极高的热导率，以便及

时地将芯片所产生的热量散发出去。

表 1.1 半导体 IC 技术进展

	1992	1995	1998	2001	2004	2007
特征尺寸	0.5	0.35	0.25	0.18	0.12	0.10
门数/芯片	300K	800K	2M	6M	10M	20M
位数/芯片						
-DRAM	16M	64M	256M	1G	4G	16G
-SRAM	4M	16M	64M	256M	1G	4G
成本(\$/cm ²)	4.0	3.0	3.8	3.7	3.6	3.5
尺寸(mm ²)						
微处理器	250	400	600	800	1000	1250
DRAM	132	200	320	500	700	1000
晶片直径(mm)	200	200	200~400	200~400	200~400	200~400
缺陷密度 (mm ⁻²)	0.1	0.05	0.08	0.01	0.004	0.001
互连层数	3	4~5	5	5~6	6	6~7
芯片功率(W)						
-高性能	10	15	30	40	40~120	40~200
-便携	3	4	4	4	4	4
电源电压(V)						
-台式	5	3.3	2.2	2.2	1.5	5
-便携	3.3	2.2	2.2	1.5	1.5	1.5
I/O 数	500	750	1500	2000	3500	5000
性能(MHz)						
-off 芯片	60	100	175	250	350	500
-on 芯片	120	200	350	500	700	1000

• 2 •

1.2 电子器件与电路的发展使工作速度不断提高

集成电路、计算机、通信、网络技术和软件技术五位一体的发展，促进了信息技术的进步，同时传输线路上的信息量也飞速增加。为提高整个信息网络速率，提高逻辑电路的开关速度是关键。

超高速电信号的传输延迟是集成电路实现“高速化”的主要障碍之一，这是因为封装基板存在分布电容，会对超高频信号产生延迟，且延迟时间 T_d 可写成：

$$T_d = L \cdot \sqrt{\epsilon} / c$$

其中 L 为信号传送距离， ϵ 为基片或绝缘层的介电系数， c 为真空中的光速。显而易见，为了减小信号的延时，缩短信号传输的距离是必要的。除此以外，积极开发低介电系数的封装材料也是当务之急。图 1.1 给出了目前及未来几年内大型计算机中信号延时的比例^[3]。

1.3 电子器件与电路的发展对封装基板材料提出新的要求

用于现代电子器件和电子线路的封装基板材料应具备：

- (1) 高热导率，以便及时将热量散发出去；
- (2) 低介电系数，以减少信号延迟时间，减少杂散电容并降低总介电损耗；
- (3) 热膨胀系数接近于芯片材料，减少产生的热应力；
- (4) 高电阻率， $\rho \geq 10^{14} \Omega \cdot \text{cm}$ ；
- (5) 优异的机械性能，能提供封装的真空气密性；