

新版

21世纪

高职高专系列教材

集成电路 制造工艺

◎林明祥 编著

◎冯满顺 主审

机械工业出版社
CHINA MACHINE PRESS



21 世纪高职高专系列教材

集成电路制造工艺

林明祥 编著
冯满顺 主审



机械工业出版社

本书是依据高等职业教育的特点编写的，是一本将集成电路的制造工艺原理和制造技术融为一体的教材。

由于硅器件占据了微电子产品的绝大部分领域，所以本教材以硅平面工艺为主线，同时也介绍砷化镓之类其他工艺。本书共 15 章，介绍了硅单晶制备；外延、氧化、溅射（蒸发）、化学气相沉积等薄膜制备技术；扩散、离子注入等掺杂技术；制版、光刻、刻蚀、CAD 等图形加工技术；金属化和平坦化、组装工程、产品可靠性，以及洁净技术、去离子水制备等外围加工技术。

本书适合作为高职高专电子信息技术相关专业的教材，也适合作为从事微电子专业的中高级技术工人的培训教材。

图书在版编目 (CIP) 数据

集成电路制造工艺/林明祥编著. —北京：机械工业出版社，2005.9

(21 世纪高职高专系列教材)

ISBN 7-111-17300-7

I . 集… II . 林… III . 集成电路工艺 - 高等学校：
技术学校 - 教材 IV . TN405

中国版本图书馆 CIP 数据核字 (2005) 第 099070 号

机械工业出版社 (北京市百万庄大街 22 号 邮政编码 100037)

策划编辑：胡毓坚

责任编辑：董 欣 版式设计：霍永明 责任校对：吴美英

封面设计：雷明顿 责任印制：洪汉军

北京京丰印刷厂印刷

2005 年 10 月第 1 版 · 第 1 次印刷

787mm × 1092mm $\frac{1}{16}$ · 16.75 印张 · 409 千字

0 001—4 000 册

定价：24.00 元

凡购本书，如有缺页、倒页、脱页，由本社发行部调换

本社购书热线电话 (010) 68326294

封面无防伪标均为盗版

21世纪高职高专电子技术专业系列教材

编委会成员名单

主任 曹建林

**副主任 张中洲 张福强 祖 炬 董维佳
俞 宁 蒋蒙安 吕何新 伍湘彬
任德齐 华永平 吴元凯**

委员 (按姓氏笔画排序)

马 麞	邓 红	王树忠	王新新	尹立贤
白直灿	包中婷	冯满顺	华天京	吉雪峰
刘美玲	刘 涛	孙吉云	孙津平	朱晓红
李菊芳	邢树忠	陈子聪	杨元挺	张立群
张锡平	苟爱梅	姚建永	曹 蓝	崔金辉
黄永定	章大钧	彭文敏	曾日波	谭克清

秘书长 胡毓坚

副秘书长 戴红霞

出版说明

根据《教育部关于以就业为导向深化高等职业教育改革的若干意见》中提出的高等职业院校必须把培养学生动手能力、实践能力和可持续发展能力放在突出的地位，促进学生技能的培养，以及教材内容要紧密结合生产实际，并注意及时跟踪先进技术的发展等指导精神，机械工业出版社组织全国 40 余所院校的骨干教师对在 2001 年出版的“面向 21 世纪高职高专系列教材”进行了修订。

在几年的教学实践中，本系列教材获得了较高的评价。因此，在修订过程中，各编委会保持了第 1 版教材“定位准确、注重能力、内容创新、结构合理和叙述通俗”的编写特色。同时，针对教育部提出的高等职业教育的学制将由三年逐步过渡为两年，以及强调以能力培养为主的精神，制定了本次教材修订的原则：跟上我国信息产业飞速发展的节拍，适应信息行业相关岗位群对第一线技术应用型操作人员能力的要求，针对两年制兼顾三年制，理论以“必须、够用”为原则，增加实训的比重，并且制作了内容丰富而且实用的电子教案，实现了教材的立体化。

针对课程的不同性质，修订过程中采取了不同的处理办法。核心基础课的教材在保持扎实的理论基础的同时，增加实训和习题；实践性较强的课程强调理论与实训紧密结合；涉及实用技术的课程则在教材中引入了最新的知识、技术、工艺和方法。此外，在修订过程中，还进行了将几门课程整合在一起的尝试。所有这些都充分地体现了修订版教材求真务实、循序渐进和勇于创新的精神。在修订现有教材的同时，为了顺应高职高专教学改革的不断深入，以及新技术新工艺的不断涌现和发展，机械工业出版社及教材编委会在对高职高专院校的专业设置和课程设置进行了深入的研究后，还准备出版一批适应社会发展的急需教材。

信息技术以前所未有的速度飞快地向前发展，信息技术已经成为经济发展的关键手段，作为与之相关的教材要抓住发展的机遇，找准自身的定位，形成鲜明的特色，夯实人才培养的基础。为此，担任本系列教材修订任务的教师，将努力把最新的教学实践经验融于教材的编写之中，并以可贵的探索精神推进本系列教材的更新。由于高职高专教育正在不断的发展中，加之我们的水平和经验有限，在教材的编审中难免出现问题和错误，恳请使用这套教材的师生提出宝贵的意见和建议，以利我们今后不断改进，为我国的高职高专教育事业作出积极的贡献。

机械工业出版社

前　　言

自从 1958 年美国德州仪器公司的杰克·基尔比发明了集成电路以来，小小的集成电路大大地改变了人类的生产与生活。集成了除了在计算机领域应用之外，还广泛地应用在通信、网络、消费类电子、自动控制及国防科技领域。此外，集成电路在运输业（如飞机、汽车、轮船）以及宇航业上的应用和作用也日益显著。因此，微电子产业已越来越被人们所瞩目。

目前，集成电路产业正向高集成度、细线宽和大直径晶圆片等方向发展。在生产过程中所涉及的技术，与电子学、数学、物理、化学、机械加工等领域的高新科技成果紧密相关。随着我国集成电路产业的迅猛发展，集成电路制造工艺也在飞速发展，这就迫切要求培养一批适应这些需求和变化的专业人才。但要编写一本技术新，而且实用的教材确有难度，这也是目前缺乏此类书籍的原因之一。

本书是依据高等职业教育的特点来编写的，有别于高等教育和普通技工学校的教材。本书把集成电路的制造工艺原理和制造技术融为一体，在编写过程中贯彻了在讲授经典工艺原理的基础上，尽力吸收当前最先进的制造技术这一思路。

由于硅器件占据了微电子产品的绝大部分领域，所以本教材以硅平面工艺为主线，同时也介绍砷化镓之类其他工艺。本教材共 15 章，介绍了硅单晶制备；外延、氧化、溅射（蒸发）、化学气相沉积等薄膜制备技术；扩散、离子注入等掺杂技术；制版、光刻、刻蚀、CAD 等图形加工技术；金属化和平坦化、组装工程、产品可靠性，以及洁净技术、去离子水制备等外围加工技术。在最后一章中还介绍了超大规模集成电路的工艺总汇，目的是使读者了解一些比较先进的工艺技术。本书适合作为高职高专院校电子信息技术相关专业学生的教材，也适合作为从事微电子专业的中高级技术工人的培训教材。

在编写过程中，上海电子信息职业技术学院周智文院长、电子工程系冯满顺主任和顾晓清老师给予了很多的支持和帮助，在此向他们表示衷心的感谢！由于本人水平有限，书中不免存在不少缺点和错误，殷切地希望广大读者批评指正。

作　者

目 录

出版说明	
前言	
第1章 绪论	1
1.1 微电子器件工艺的 发展历史	1
1.2 集成电路的发展历史	2
1.3 集成电路制造工艺实例	3
1.3.1 硅外延平面晶体管 工艺流程	4
1.3.2 双极型集成电路生产 工艺流程	5
1.3.3 MOS器件工艺流程	6
第2章 硅的晶体结构和硅单晶	
体制备	7
2.1 硅的晶体结构	7
2.2 硅晶体中的缺陷和杂质	9
2.2.1 点缺陷	9
2.2.2 线缺陷	10
2.2.3 面缺陷或体缺陷	10
2.2.4 硅中杂质	10
2.3 硅单晶体制备	11
2.3.1 多晶硅的制备	11
2.3.2 单晶硅的制备	13
2.3.3 单晶硅性能测试	16
2.4 硅单晶的加工及质量要求	19
2.4.1 单晶硅的切割	19
2.4.2 硅单晶片的研磨	21
2.4.3 硅单晶片的倒角	22
2.4.4 硅单晶片的抛光	22
2.5 习题	23
第3章 氧化及热处理	24
3.1 二氧化硅的结构、性质 和用途	24
3.1.1 二氧化硅的结构	24
3.1.2 二氧化硅的性质	26
3.1.3 二氧化硅的用途	27
3.2 硅的热氧化	28
3.2.1 热氧化原理	28
3.2.2 热氧化方法	31
3.2.3 热氧化设备简介	33
3.3 二氧化硅生长的其他方法	35
3.3.1 热分解淀积二氧化硅膜	35
3.3.2 其他制备二氧化硅的方法	36
3.4 二氧化硅膜质量控制	37
3.4.1 二氧化硅膜的质量要求	37
3.4.2 二氧化硅质量检验	37
3.5 热处理	40
3.5.1 退火	40
3.5.2 硅化反应	41
3.5.3 熔流	41
3.5.4 固化	41
3.5.5 快速热处理	42
3.6 习题	42
第4章 掺杂	43
4.1 扩散原理及模型	43
4.1.1 扩散原理	43
4.1.2 扩散模型	44
4.2 扩散方法	46
4.2.1 液态源扩散	47
4.2.2 固态源扩散	49
4.2.3 箱法扩散	50
4.2.4 固-固扩散	51
4.2.5 其他扩散方法	52
4.3 扩散层参数测量和 质量分析	53
4.3.1 扩散薄层电阻	53
4.3.2 结深 (x_j) 计算和测量	55
4.3.3 扩散中常见的质量问题	57

4.4 离子注入	61	6.3.2 二氧化硅的干法刻蚀	90
4.4.1 离子注入技术的工艺特点	61	6.3.3 氮化硅的干法刻蚀	92
4.4.2 离子注入原理	62	6.3.4 多晶硅化金属(Polyicide) 的刻蚀	92
4.4.3 离子注入设备	63	6.3.5 铝及铝合金的刻蚀	93
4.4.4 离子注入工艺技术	67	6.3.6 钨的回蚀	94
4.5 习题	69	6.3.7 干法刻蚀的其他用途	94
第5章 光刻	70	6.3.8 各种干法刻蚀的比较	94
5.1 光刻的工艺要求	70	6.3.9 干法刻蚀设备简介	95
5.2 光刻胶的组成材料及 · 感光原理	71	6.4 硼化镓的刻蚀	96
5.2.1 光刻胶的组成材料	71	6.5 去胶	96
5.2.2 光刻胶的配制	73	6.6 终点检测	98
5.2.3 感光原理	73	6.6.1 终点检测方法	98
5.3 光刻工艺	74	6.6.2 刻蚀的损伤	99
5.3.1 衬底材料的检查与处理	74	6.7 习题	99
5.3.2 增粘处理	75	第7章 化学气相淀积	101
5.3.3 涂胶	75	7.1 化学气相淀积原理	101
5.3.4 前烘	75	7.2 CVD 方法及反应室	103
5.3.5 曝光	76	7.2.1 常压及亚常压 CVD 淀积法 及反应室	103
5.3.6 显影	80	7.2.2 低压 CVD 淀积及 反应室	104
5.3.7 坚膜	81	7.2.3 等离子体增强型淀积 及反应室	105
5.3.8 光刻工艺流程示意图	81	7.3 SiO ₂ 、多晶硅、硅化钨、PSG、 BPSG 膜	106
5.4 光刻质量分析	81	7.4 外延	109
5.4.1 溶胶	82	7.4.1 外延原理	110
5.4.2 小岛	82	7.4.2 外延生长工艺	112
5.4.3 针孔	82	7.4.3 外延生长方法	115
5.5 习题	83	7.4.4 外延生长操作步骤	118
第6章 刻蚀	84	7.4.5 外延生长装置	119
6.1 超大规模集成电路对图形转移 的要求	84	7.4.6 外延层参数测量	120
6.2 湿法刻蚀	85	7.4.7 外延层质量讨论	122
6.2.1 二氧化硅湿法刻蚀	86	7.5 习题	124
6.2.2 铝刻蚀	87	第8章 物理气相淀积	125
6.2.3 硅的刻蚀	87	8.1 热丝蒸发	125
6.2.4 氮化硅刻蚀	88	8.1.1 真空钨丝蒸发	125
6.2.5 钝化膜 (Poly-P) 刻蚀	88	8.1.2 电子束蒸发	131
6.2.6 镍铬的刻蚀	88		
6.3 干法刻蚀	89		
6.3.1 干法刻蚀的原理	89		

8.2 溅射	134	11.5 洁净工作室	174
8.2.1 溅射工作原理	134	11.5.1 洁净工作室分类及特点	174
8.2.2 溅射方式	135	11.5.2 洁净室内除尘设备	176
8.3 习题	137	11.5.3 洁净室工作人员注意事项	177
第9章 制版.....	138	11.6 习题	177
9.1 透镜成像原理	138	第12章 去离子水制备及废水处理	178
9.1.1 透镜的种类及成像的规律	138	12.1 去离子水的制备	178
9.1.2 透镜成像公式	140	12.1.1 去离子水生产流程	178
9.2 制版工艺流程	140	12.1.2 离子交换原理	179
9.2.1 初缩照相	141	12.1.3 反渗透原理	180
9.2.2 精缩照相	142	12.1.4 电渗析原理	180
9.2.3 显影	144	12.1.5 制备去离子水应注意事项	181
9.2.4 定影	146	12.2 废水处理	182
9.2.5 加厚与减薄	148	12.2.1 废水的来源与特性	182
9.2.6 复印	148	12.2.2 废水处理方法	182
9.3 掩膜版制备	150	12.2.3 废水处理注意事项	184
9.3.1 超微粒干版	150	12.3 超纯气体与化学试剂纯度	184
9.3.2 铬版	153	12.4 习题	185
9.3.3 氧化铁版	154	第13章 组装工艺	186
9.4 计算机辅助制版	155	13.1 减薄与划片	186
9.4.1 原图数据产生	155	13.1.1 背面减薄和蒸金	186
9.4.2 图形发生	157	13.1.2 划片	186
9.5 习题	158	13.2 装片与烧结	188
第10章 金属化与平坦化	160	13.2.1 装片所选用材料和要求	188
10.1 欧姆接触	160	13.2.2 工艺过程及原理	189
10.2 布线技术	161	13.2.3 装片与烧结的质量要求 和分析	191
10.3 平坦化	163	13.3 内引线焊接工艺	192
10.3.1 旋涂玻璃法	164	13.3.1 焊接用的引线材料	192
10.3.2 化学机械抛光法	165	13.3.2 键合方式	193
10.4 习题	167	13.3.3 键合质量要求和分析	196
第11章 洁净技术	168	13.4 表面涂敷	198
11.1 洁净技术的等级标准	168	13.5 封装	199
11.1.1 美国标准	168	13.5.1 玻璃封装	199
11.1.2 我国标准	169	13.5.2 金属封装	199
11.2 尘埃来源	170	13.5.3 塑料封装	201
11.3 尘埃测量	170	13.5.4 陶瓷封装	202
11.4 净化设备	172	13.5.5 表面安装技术	205
11.4.1 空气过滤器	172		
11.4.2 洁净工作台	173		

13.5.6 封装的质量要求和分析	206	15.2 双极型集成电路 (TTL)	234
13.6 测试	208	15.2.1 标准双极工艺	234
13.6.1 半导体器件测试	209	15.2.2 自对准双极机构	236
13.6.2 集成电路测试	209	15.2.3 STIL集成电路	237
13.7 习题	210	15.3 BiCMOS 工艺	238
第 14 章 器件的可靠性	211	15.3.1 以 CMOS 工艺为基础的 BiCMOS 工艺	238
14.1 可靠性的基本概念	211	15.3.2 双阱 BiCMOS 工艺	239
14.1.1 可靠性的定义	211	15.4 砷化镓集成电路	241
14.1.2 影响可靠性的因素	212	15.4.1 砷化镓集成电路工艺流程	241
14.1.3 失效的规律及简单计算	212	15.4.2 主要工艺参数的选取	241
14.2 工艺筛选	215	附录	243
14.2.1 工艺筛选目的	215	附录 A 常用清洗腐蚀剂	243
14.2.2 工艺筛选总类	215	附录 B 半导体工艺常用单位 与换算	244
14.2.3 工艺筛选项目确定	216	附录 C 室温 (300K) 下锗、硅的 物理性质	245
14.2.4 工艺筛选的注意事项	216	附录 D 常用金属的主要 物理性质	245
14.3 可靠性试验	216	附录 E 物理常数	246
14.3.1 环境试验	217	附录 F 常用半导体和绝缘体介质的 电学特性	246
14.3.2 寿命试验	220	附录 G 部分常用材料的性质	247
14.3.3 特殊试验	221	附录 H 气体的安全使用常识	247
14.4 半导体器件失效分析	221	附录 I 有机溶剂及酸、碱的安全 使用常识	248
14.4.1 失效分析的目的和步骤	221	附录 J 缩略语及物理量	249
14.4.2 常见的失效模式	222	参考文献	254
14.4.3 失效的原因分析	223		
14.5 提高器件可靠性的措施	226		
14.5.1 在版图设计中提高可靠性	227		
14.5.2 工艺中提高器件可靠性	227		
14.6 习题	228		
第 15 章 ULSI 工艺总汇	229		
15.1 CMOS 集成电路	229		

第1章 绪论

微电子科学是在固体物理、微电子器件工艺和电子学三者的基础上发展起来的一门新的学科。近几十年来，它发展迅速，主要归功于微电子器件工艺（也就是常说的半导体器件工艺）的迅速发展。大规模集成电路和超大规模集成电路的诞生和发展，是微电子器件工艺发展的里程碑。

1.1 微电子器件工艺的发展历史

微电子器件工艺的发展大约分为三个阶段。

1. 生长法

在 20 世纪 30、40 年代，经过对半导体材料的性质及特点的深入研究和长时间的实践和探索，开始利用锗、硅晶体制造 P-N 结。刚开始制造 P-N 结的方法较为原始，它是在拉制锗、硅单晶体的过程中实现的。以锗单晶为例，由于熔化的晶体的导电类型为 N 型（或 P 型），在拉制过程中，某一时刻突然改变掺杂浓度，如放入某种受主杂质（或施主杂质），这样已拉制好的单晶，先头部分为 N 型（或 P 型），而后一部分就成为 P 型（或 N 型），然后将锗单晶切成小片，在 P 型和 N 型交界面处就形成了一个 P-N 结，这就是晶体二极管。利用这种方法也可以制成晶体三极管（N-P-N 或 P-N-P）。如果在拉制过程中把基区制得很薄，便可以形成具有放大作用的晶体三极管。

2. 合金法

到了 20 世纪 50 年代，人们采用另一种新的方法制造 P-N 结，这就是合金法。它是将一个受主杂质（或施主杂质）的小球，放在一块 N 型锗晶片（或 P 型锗晶片）上，然后，将它们一起放在高温下加热，使小球熔化，以合金方式渗入到锗晶片中，当晶片完全冷却后，小球上制成了合金二极管或合金三极管，如图 1-1 所示。

3. 扩散法

上述两种制备 P-N 结的方法，虽然工艺十分简单，但是基区很难制得很薄，直接影响了晶体管的特性。因此，经过探索研究，找到了一种更好的方法，这就是扩散法。用这种方法可以把基区制得十分薄，而且电阻率可以不均匀，这样晶体管的电学特性就大大提高了。扩散法是在硅平面工艺基础上发展起来的。因为在硅片上用热生长氧化法能生长出具有优良电绝缘性能，又能掩蔽杂质扩散的二氧化硅层。此后，光刻技术，薄膜蒸发技术又先后被引进到半导体器件制造中来。这样，氧化、扩散、光刻、外延等技术相结合，导致硅平面工艺技术突飞猛进的发展。用扩散法制造的硅晶体管，其频率、功率、饱和压降和表面噪声等性能以及器件的稳定性、可靠性，大大超过了锗器件，这为集成电路制造技术奠定了基础。如图 1-2 和 1-3 所示。




图 1-1 合金结型晶体管




图 1-2 台面型晶体管




图 1-3 平面型晶体管

1.2 集成电路的发展历史

随着硅平面工艺技术的不断完善和发展，到 1958 年，诞生了第一块集成电路，也就是小规模集成电路（SSI）；到了 20 世纪 60 年代中期，出现了中规模集成电路（MSI）；20 世纪 70 年代前期，出现了大规模集成电路（LSI）；20 世纪 70 年代后期又出现了超大规模集成电路（VLSI）；到了 20 世纪 90 年代就出现了特大规模集成电路（ULSI）。可以说集成电路的集成度几乎以每年翻一番的速度高速发展。

集成电路的制作可以分成三个阶段：①硅晶圆片的制作；②集成电路的制作；③集成电路的封装。目前，硅晶圆片是以 8in（直径 200mm）为主，集成电路的设计与制造的最小线宽约为 $0.25 \sim 0.18\mu\text{m}$ 。平均而言，每一个 8in 硅晶圆片上要制作 $200 \sim 300$ 个芯片面积在 2cm^2 左右的集成电路。

集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造的工艺流程也不相同。人们常常以最小线宽（或称特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。在表 1-1 中列出了从 1995 年到 2010 年集成电路的发展情况和展望。

表 1-1 集成电路技术的发展情况与展望

年 代	1995	1998	2001	2004	2007	2010
特征尺寸/ μm	0.35	0.25	0.18	0.13	0.10	0.07
DRAM 容量/bit	64M	256M	1G	4G	16G	64G
微处理器尺寸/ mm^2	250	300	360	430	520	620
DRAM 尺寸/ mm^2	190	280	420	640	960	1400
逻辑电路晶体管密度（晶体管数）/个	4M	7M	13M	25M	50M	90M
高速缓冲器/（bit/ cm^2 ）	2M	6M	20M	50M	100M	300M
最大硅晶圆片直径/mm	200	200	300	300	400	400

MOS（或 CMOS）集成电路以其高密度和低功耗的优良特性，为超大规模集成电路的发展创造了更好的条件。表 1-2 列出了以 DRAM 为代表的存储器技术的发展趋势。

表 1-2 以 DRAM 为代表的存储器技术发展趋势

年代	1995	1997	1999	2003	2006	2009
DRAM 容量/bit/芯片	64M	256M	1G	4G	16G	64G
DRAM 芯片面积/mm ²	190	280	400	560	790	1120
工艺特征尺寸/ μm	0.35	0.25	0.18	0.13	0.10	0.07
栅氧化层厚度/nm	7~12	4~5	3~4	2~3	1.5~2	<1.5
电源电压/V	3.3	2.5	1.8	1.5	1.2	0.9
电容结构	叠层, 沟槽 凹凸形叠层	凹凸形叠层	平面	叠层	叠层	叠层
介质	ON ONO Ta_2O_5	Ta_2O_5	高 ϵ	高 ϵ	高 ϵ	高 ϵ
圆片直径/mm	200~250	250~300	300	300	300	400

从以上两表中可以发现，集成电路的技术发展趋势，是向较大的硅晶圆片及较小的特征尺寸方向发展。这样，可以在其体积不变的情况下，不断增强集成电路的功能、降低使用的成本。但从另一方面来看，为了减小特征尺寸，在工艺及设备上的研究和制造方面所花费的成本，也越来越高。一般讲要制造一个可制造 64MB DRAM 的生产线，需要投资约 10 亿美元。

集成电路技术的发展促使集成电路制造设备加工技术的提高，如电子束曝光、软 X 射线曝光、等离子（或反应离子）刻蚀、离子注入等一系列微细加工技术和计算机辅助工程（CAE），包括计算机辅助制造（CAM）、计算机辅助测试（CAT）及计算机辅助设计（CAD）等技术也相继得到提高。同时，比如铜引线工艺、低 K 介质材料等新工艺也引起人们研究的兴趣。

目前，集成电路正向 12in 甚至更大尺寸，线条向 0.13 μm 甚至更细方向发展。相信随着科学技术的进一步发展，会给集成电路的研究和制造带来更灿烂的明天。

1.3 集成电路制造工艺实例

目前，集成电路在人们日常生活中，可以说是无处不在。它除了应用于计算机领域之外，还广泛地应用在通信、消费类电子产品，自动控制以及国防科技领域。集成电路的发展与电子学、数学、物理、化学、机械加工等科技领域紧密相联。集成电路的发展也极大地推动了这些领域的发展。这些科技领域的重大发明创造项目也广泛地应用到集成电路技术上。上海广电系统有一份统计表明，集成电路在电子产品中所占的比重已由原来的 10%~15%，上升到 35% 以上，某些产品甚至达到 50% 以上。如数字电视机顶盒、家庭网络等。

集成电路种类繁多，其制造工艺也不完全相同，但是一些经典制造工艺还是相同的，下面举三个例子加以说明：①硅外延平面晶体管工艺流程；②双极型集成电路工艺流程；③CMOS 倒相器管芯制造工艺。

1.3.1 硅外延平面晶体管工艺流程

以 3DK2 晶体管为例，介绍硅外延平面晶体管的工艺流程，如图 1-4。




图 1-4 硅外延平面晶体管的工艺流程图

1—衬底制备：选用电阻率 ρ 为 $10^{-3}\Omega\cdot\text{cm}$ ，位错密度小于等于 3×10^3 个/ cm^2 的 N^+ 型硅单晶，通过切、磨、抛获得表面光亮、平整、无伤痕、并厚度符合要求的硅片。

2—外延：在衬底上生长一层 N 型硅单晶层，称为外延层。对于 3DK2 来说，外延层电阻率为 $0.8 \sim 1\Omega\cdot\text{cm}$ ，厚度为 $7 \sim 10\mu\text{m}$ 。

3—一次氧化：将硅片在高温下氧化，使其表面生成一层厚度为 $0.5 \sim 0.7\mu\text{m}$ 的 SiO_2 层。

4—基区光刻：在氧化层上用光刻方法开出基区窗口，使硼杂质通过窗口进入硅中。

5—硼预扩散：硼扩散是形成基区，通常分为预扩散（或称预淀积）和主扩散（或称再分布）两步进行。预扩散后要求方块电阻为 $70 \sim 80\Omega/\square$ 。

6—蒸金与硼再分布：开关管要在硅片背面蒸金，金扩散与硼再分布同时进行。在高温下硼杂质进行再分布，同时，金也均匀地扩散到硅晶体中。再分布后，方块电阻为 $180 \sim 200\Omega/\square$ ，结深为 $2 \sim 2.5\mu\text{m}$ ， SiO_2 层厚度为 5000\AA 左右。

7—发射区光刻：用光刻方法开出发射区窗口，使磷杂质沿此窗口进入硅片中。

8、9—磷预扩散及三次氧化：磷杂质沿发射区窗口内沉积磷原子，具有一定杂质浓度和结深。三次氧化就是在高温下使磷杂质进行再分布，形成发射结。对样品管进行参数测试： $\beta > 30$ ， $BV_{CBO} > 30\text{V}$ ， $BV_{CEO} > 20\text{V}$ ， $BV_{EBO} > 6\text{V}$ 。

10—引线孔光刻：刻出基区和发射区的电极引线接触窗口。

11—蒸铝：采用蒸发方法将铝蒸发到硅片表面，铝层要求光亮、细致、厚度应符合要求。

12、13—反刻铝及合金：将电极以外的埋层刻蚀掉，刻蚀以后去除硅表面上的光刻胶，将硅片放在约 520°C 炉内，通入氧气（含有磷蒸汽的氧气）进行合金。

14—中测：对制备的管芯进行测量，剔除不合格品。

15—划片：用划片机将硅片分成小片，每小片有一个管芯。

16—烧结：用铝浆等粘结剂在高温下还原出金属银将管芯牢固地固定在管座上，也可以用金锑合金将管芯烧结在管座上。

17—键合：采用硅-铝丝通过超声键合等方法，使管芯各电极与管座一一相连。

18—封装：将管芯密封在管座中。

19—工艺筛选：将封装好的管子进行高温老化，功率老化，温度试验，高低温循环试验，从产品中除去不良管子。

20—成测：对晶体管的各种参数进行测试，并根据规定分类，对不同型号进行分类打印，然后包装入库。

注：硅清洗工序省略。

1.3.2 双极型集成电路生产工艺流程

与晶体管相比，集成电路的制作要复杂得多，一般的 TTL 电路就要增加两次扩散和光刻，如图 1-5 所示。




图 1-5 双极型集成电路工艺流程图

1—衬底制备：选用电阻率 ρ 为 $8 \sim 13\Omega \cdot \text{cm}$ ，晶向为 $\langle 111 \rangle$ 的 P 型硅单晶片，厚度约 $360\mu\text{m}$ 。

2—埋层氧化：在硅片表面生长一层 $0.8 \sim 1.2\mu\text{m}$ 厚的氧化层，作为埋层扩散的掩蔽层。

3—埋层光刻：开出埋层扩散的窗口。

4—埋层扩散：从刻出的窗口扩入高浓度的 N 型杂质形成 N^+ 区，其方块电阻值小于 $20\Omega/\square$ 。

5—外延：去除氧化层，然后生长一层 N 型外延层，电阻率为 $0.2\Omega \cdot \text{cm}$ ，厚度为 $7\mu\text{m}$ 左右。

6—隔离氧化：在硅片表面生长一层 $0.7 \sim 0.8\mu\text{m}$ 的氧化层，作为隔离扩散的掩蔽膜。

7—隔离光刻：开出隔离扩散窗口。

8—隔离扩散：进行浓硼扩散（或离子注入法），将外延层分成隔离岛，方块电阻控制在 $20 \sim 50\Omega/\square$ 。

9—背面蒸金：去掉氧化层进行背面蒸金。

10—基区氧化：在硅片表面生长一层 $0.5 \sim 0.8\mu\text{m}$ 的氧化层作为基区扩散掩蔽膜，同时进行金扩散。

11—基区光刻：开出基区扩散窗口。

- 12—基区扩散：扩入硼杂质形成晶体管的基区和电阻，并生长一定厚度的氧化层。
- 13—发射区光刻：开出发射区扩散窗口及集电极引线窗口。
- 14—发射区扩散：扩入硼杂质形成晶体管的发射区，并在集电极接触窗口形成 N⁺ 区。
- 15—引线孔光刻：开出各元件的电极接触窗口。
- 16—蒸铝：采用蒸发或溅射方法，蒸上一层铝膜。
- 17—反刻铝：刻蚀掉不需要的铝层，同时在除胶时完成铝硅合金。下面各工序从略。

1.3.3 MOS 器件工艺流程

MOS 晶体管与 MOS 集成电路在制作工艺上大致相同，只是后者更加复杂一些而已。现以铝栅 MOS 晶体管及铝栅 CMOS 集成电路为例说明。

(1) 铝栅 N 型沟道 MOS 晶体管工艺流程

工艺流程图如图 1-6 所示。




图 1-6 铝栅 N 型沟道 MOS 晶体管工艺流程图

(2) 铝栅 P 阵 CMOS 集成电路工艺流程

CMOS-IC 主要器件是 N 沟道和 P 沟道 MOS 增强管组成的 CMOS 倒相器。P 阵是将 N 沟道 MOS 增强管制作于 P 阵中，而将 P 沟道增强管制作在硅衬底上。

P 阵铝栅 CMOS 工艺流程如下：

一次氧化，P 阵光刻→注入氧化，P 阵硼离子注入，退火推进→P 沟 MOS 源/漏区光刻→P⁺ 硼扩散→N 沟 MOS 源/漏区光刻→N⁺ 磷扩散→PSG 淀积→栅区光刻→栅氧化→引线孔光刻→蒸铝（或溅射铝）→反刻铝电极→合金→淀积氧化硅→光刻键合点→背面减薄、蒸金→检测→后道工序。

第2章 硅的晶体结构和硅单晶体制备

可以作为微电子器件衬底的材料主要有以下三种：元素半导体，如硅、锗；化合物半导体，如砷化稼、磷化铟；绝缘体，如蓝宝石、尖晶石。但是，硅是所有半导体材料中使用最广泛的。这是因为硅元素在自然界中的含量十分丰富，按质量计算，硅大约占地壳的25%以上。因此，本章着重介绍硅的晶体结构及其制备。

2.1 硅的晶体结构

自然界中的固态物质，可以分为晶体和非晶体两种，晶体和非晶体在内部结构、物理特性和化学性质上存在着明显的差别。

任何一个晶体都可以看成是由原子在三维空间中按一定的规则周期性的排列而成。内部原子按一定周期性排列的晶体叫单晶体；有许多小晶粒无规则地堆积而成的叫多晶体。图2-1a为单晶体，图2-1b为多晶体。生产超大规模集成电路所使用的硅材料（圆硅晶片）就是硅单晶体。

形成晶体结构是需要一定条件的，它可以通过自然形成，也可以通过人工制成。但它们的外形都很规则，都具有一定平面和棱线。非晶体由液态转变成固态时，无论在任何条件下，都不可能形成多晶体那样规则的形状，它的形状是由加工条件决定的。如玻璃就是一种非晶体，凝固后的形状取决于当时的加工条件，如果放在平面上就是平面玻璃，如果放在容器里，形状就如容器。

晶体在不同方向上的物理特性是不相同的，这叫做各向异性。如光的反射系数、折射系数等，沿晶体的不同方向就不相同。又如硅单晶，有的方向很容易碎裂，有的方向就不容易碎裂。对于非晶体来说，各个方向的性质是相同的。

另外，晶体由固体变成液体，或者由液体变成固体的过程中，在固液两相共存的情况下，保持一定温度，此温度称为熔点，或称为凝固点。如硅的熔点为1420°C。而非晶体就没有固定的熔点，它是随温度升高而逐步变软而熔化的。

硅晶体具有金刚石晶格的晶体结构，它可以看成由两个面心立方晶体重合而成。每个硅原子有四个最邻近的共价键原子。如硅的晶格常数 $a = 5.4305\text{\AA}$ 。最邻近原子的间距为 2.35\AA 。替代硅原子的掺杂原子（大部分为Ⅲ族或Ⅴ族元素），被认为是占据了替代晶格格点的位置。磷是一种替代施主型元素，它最外层的五个价电子中，有四个与四个最邻近的硅原




图2-1 单晶与多晶的原子排列示意图

a) 单晶体 b) 多晶体