

MULTI 20
设备教程

中国科学院原子能研究所 201室 姜道组译

1974.1.

目 錄

第一部分	緒論
第二部分	一般技術特性
第三部分	微程序教程
第一章	功能機構
第二章	微指令目錄
第三章	控制板
第四章	輸入-輸出系統
第四部分	標準型式的教程
第一章	概況
第二章	一般的機構
第三章	指令如描述
第四章	輸入-輸出
第五章	附錄和表格
第五部分	轉換器和外部設備
第一章	轉換器
第二章	外部設備
第六部分	軟件
第一章	微程序軟件
第二章	程序軟件
	* 一般的程序

第七部分

* 使用的系统

* 使用的语言

技术表格

I. 耗热表

第一部分 绪论

这种分块器的设计原理是以 INTERTECHNIQUE 生产的小型数字计算机 MULTI-8 的成就为基础，增加了新的内容，扩充了该公司的中型数字计算机的项目，即为 MULTI-20。

MULTI-20 和它的前身一样是一种能按程序逻辑的快速数字计算机。在永久存储器 ROM 上应用专门的有组织的微程序使 MULTI-20 在用户需要时适用于广泛的应用领域：科学研究的设计；工业生产自动化，数据传输，在实时时间内对量的获取及处理；编制乐曲及管理。

MULTI-20 的内部结构是按照 Octet 的基础或按 8 个 bit 的结构而设计的。这种 Octet 允许处理可及未读的信息，它允许是位驱动地控制特征的通路的操作，它是以 Octet 为单位并行地选择使用最佳的存储器和最佳的电路。

从工艺观点来看，采用广泛应用的集成电路 MSI 和 LSI 可以有效地减少所需元件的数量，以及扩大了元件的功用。

设计整个地改变组成 MULTI-20 的元件对于按需要处理的问题，成本或在扩展基础系统结构方面，因而，费用就更小了。

INTERTECHNIQUE 发展了 MULTI-20 的框图型式，或者是通用的，或者是按适当的范围，给予 MULTI-20 以“微程序”以更有效地适用于研究的目的。

MULTI-20/01 和 MULTI-20/05 型式及软件的操作方面同 MULTI-8 全部共用。

事实上,为MULTI-8设计的程序不需修改也不要模拟并可直接在MULTI-20上使用。

同样, MULTI-20的用户看其为MULTI-20设计专用程序的目的时, MULTI-8的软件也仍即全部有效。

MULTI-20是一部中型快速数字计算机,它有时有能提供更多应用项目。这是由于它的磁芯存储器系统的扩展,同样快速永久存储器也随其扩展。快速永久存储器系统预先编制的微程序,预先编制计时计算机的控制操作和数据操作的程序,预先编制的中级的各种语言。

如果程序编制员欲将程序按限制MULTI-20可以像常规一样直接使用。与MULTI-20对比一般通用计算机工作的时候,一般通用计算机将指令存储在磁芯存储器中,这些指令是先用微程序翻译和翻译的。因而由于指令程序被限制,微程序保证它同样记录于永久存储器中。

MULTI-20可以按不同的指令格式使用,各指令格式都对它有特定的指令目录。这些指令目录一般是这些指令的由计算机上云存储的。另一方面,使用在可以环列在修改指令目录的差别或在磁芯输入-输出系统的结构。对指令程序简单地补充或修改,同样也可以增加主要的灵活性并使预先设计的计算机的效率。MULTI-20快速永久存储器可按以下技术实现:

BROM (Bipolar read only memory) 双极只读存储器技术。

PROM (programmable read only memory)

可编程只读存储器技术

AROM (ALTERable read only memory)

可改写只读存储器技术

BROM 技术从长远看经济，而从多数产品来看特别适合于标准的微程序。

PROM 技术可以在一个相对较小的范围内有限的研究条件下微程序或安装在工厂，或在安装在使用在家庭，它特别适合于原型项目或在有限生产范围。

AROM 技术与上述两种技术相反，它将实现程序存储在再记忆，对于动态微程序问题更为适当处理各种微程序在它们之间 BROM 和 PROM 技术实现以前，它是特别推荐。

MULTI-20 有 30 个由半字作 MSI/LSI 实现的 16 位寄存器这些寄存器经常地使用用于它们输入-输出的累加器，地址寄存器和按计数器寄存器一缓冲作用。

从内部结构来看，MULTI-20 使用了 1584 bit 字长的 Octet 以单位字的数据通路和输入-输出线。按微程序的结构，这种寄存器字长是可变的，由于这些微程序结构是固定 MULTI-20 同样可以经常地使用与一般通用计算机一样的布线方法，同通用计算机或其它计算机的寄存器或在处理门的语言一样的布线方法，MULTI-20 的永久寄存器容量可以打度中

16K167bit的。这样的容量可以兼容 Basic, Cobol, Fortran
或同样复杂的低级语言的直接配置。

这样低级语言直接配置或由翻译机完成，或由用编
辑器完成，编辑系统与直接控制一起提供优于控制机的计算
机控制。

MULTI-20 的机械设计的调整可以适应可及外形，这
类计算机，去掉外壳只包含三或四块板，并且由非常低的电压
是认信号的。使用在常量的话 OEM 有冲力去与外形超过了
计算机通用能力。

这东设计教课书日有如下：

- 一框，能的使用在可惯于所管整个外貌的数字
计算机：微程序编制，标准型式，外部设备-控制输入-输出
系统。
- 另一框，当所管的数字计算机时作为使用在G1何号并
且他们只由一参考表中能找即所需要的一般原理。

第二部分 一般技术特性

类型: 级程序逻辑的快速数字计算机

存储器: 铁氧体磁芯存储器, 8个bit的字长,

存取周期: 1μs, 入口时间: 400ns.

最大容量: 4096个字, 用4096个字或8192个字的插件可扩展
到65536个字。

存储器可直接入口系统: 供选择。

命令存储器: BRAM, PROM, ARAM 三种技术可使用64快速
存储器。

16个bit的字: 入口时间: 80ns 周期时间: 200ns

最大容量: 256个字, 用256个字的插件可扩展到16384个字。

逻辑: 158个bit的字 (Output) = 进位逻辑。

在DCB中逻辑逻辑: 可在级程序的控制系统下实现。

逻辑带的长度: 8个bit - 级逻辑 (关于Output)
可在级程序控制系统下实现。

一般寄存器: 30个8个bit的一般寄存器, 加插件寄存器。

级操作的目的: 级操作在级操作, 允许内部控制, 寄存器操作
输入-输出, 逻辑操作和逻辑操作。

保护系统: 由电源故障和自动启动 (控制心)

实时时间时钟: 控制心。

双程路由配置，使用同样的磁芯存储器。

外貌：MULTI-20 11种形式或双

— 窗框形式，宽480mm，高260mm

深120mm（10个分开）。

— 底座形式外貌。

基本框架：底座配置3 14个兼通的连接插位，性能

配置安装可有：32K磁芯存储器，4K永久存

储器，8个输入-输出操作，或16个磁芯存

储器，2K永久存储器，11个输入-输出操作。

电压：交流 47-63HZ， 115-220伏

功率：500W。

环境：环境温度，0-50°C

相对湿度：90%没有冷凝作用。

MULTI-20 是一部微程序逻辑的计算机，它包括 8 个 bit 的寄存器，且数据通路同样也是 8 个 bit。每一个时钟脉冲提供 16 个 bit 的微指令。该指令是从高速半导体永久存储器读出。

计算机组成与基本部件表列在表 1 上。

本章叙述了各种寄存器，数据通路，寄存器以及计算机的逻辑，微指令在第二章中叙述，控制单元在第三章中叙述，第四章是谈输入输出。

1. 寄存器

除了一般寄存器外，所有的寄存器都有特殊意义的功能，程序计数器一般寄存器，它们的使用关系即所给微程序的构造。

寄存器 T

寄存器 T (8 个 bit) 在逻辑和运算操作时为运算量寄存器一样使用，这是由于为数据寄存一缓冲，其数据是在寄存器中或在是输入输出总线过程中。寄存器 T 为内部寄存器操作以传递寄存器 MD。对于另外的使用寄存器同样被释教。寄存器的读指令在指令操作时，无指令 400ns 使用寄存器读指令与字传递寄存器 T 中。

寄存器 M

寄存器 M (8 个 bit) 包括寄存器地址 13 位的 8 个 bit。

寄存器 N

寄存器N (89bit) 包括寄存器地址低位的89bit

寄存器U

寄存器U (89bit) 用于改变到达寄存器R的基本程序指令的位89bit。如果指令包含0在bit 15 → 12中或在1在bit 15中，1和0在bit 2 → 0中，改变寄存器R的内容用U输出489bit用永久寄存器输出的89bit与逻辑联系来完成。

寄存器U能按完成有关不同操作中的微程序的共同时序。

一般寄存器

15个寄存器的微程序 (Joux) 能传作用在寄存器组和算术。

更典型的用途主要在于顺序计数器，累加器，索引缓冲器，工作的寄存器。第一和第二组 (Joux) 向选择微指令完成。置于电压下时，这就是寄存器的第一组，置于工作状态。

寄存器1和15是通用的。其他寄存器：公共寄存器0在算术，寄存器，关于它的原理将在后面讲。

联合寄存器

联合寄存器 (29bit)，包括寄存器组，增量，移位，移位寄存器操作体的寄存器输出。与这些bit以及移位操作体的bit

组列被排除的最后bit。寄存器联系6 bit 在任用M或N寄存器期间是位，这被联系(AL)的bit 在另外的情况下是位。

输入-输出寄存器

输入-输出寄存器(3个bit)决定输入-输出总线的命令位。这个寄存器的输出译码器在外设的转换器中，并在输出端能传递这个控制位。在输入端能传递这个控制位。这个寄存器用微指令改变位置"0"，由微指令确定在输入-输出总线的控制位的时间这样的形式完成。这些作用为输入-输出寄存器包括4和7之间的数目，问题在于4种输入的方式，在这种条件下，正确地于寄存器_的全部微指令，在站的位置于输入总线上的旁点。

寄存器L

寄存器L(12个bit)包含下一条微指令的地址。在寄存器永久寄存器4096个直接地址，这个寄存器有增量原理，在微指令微指令的时候，跃进操作除外，有跃进操作是指示的地址，这个寄存器可以有0-4095的连续形式的工作。交换这个寄存器的不同方法是：

- JP (一般跃进) 它改变这个寄存器低位的10个bit。
- 或在用 JE (直接跃进) 它改变整个12个bit。
- 或在用 RTN (恢复) 它同样改变整个12个bit。

一或在最后用行数据指令使用公共用途的寄存器L。在这种
情况下，只有低位的9个bit才被改变。

当该标志装备有低位的“永久寄存器扩展”时，部件
选择寄存器允许永久寄存器地址立即16K字。在这种情况下
在这个地址中如高位的3个bit由数据指令BSL(部件选择)定位。

寄存器L

寄存器L'(12个bit)是寄存器L的保护寄存器。在数据指令
指令JE(巨然跃进)时，除非如果这个指令JE是寄存器L的保护指令)以前，寄存器L'未参加。在相反的情况下，在数据指令
指令JE时，寄存器L'接受以1为地址L'的内容，在数据指令
指令JE时，寄存器L'取换寄存器L'的内容，因而寄存器L'保持的因
联系寄存器允许数据指令的存储程序电平。

当MUL11-20装备有低位的“L'的保护寄存器的电堆”的时候
寄存器L'用由15个bit的16个寄存器的电堆(pile)来代替，15个
寄存器的电堆是成寄存器L'的相同的功能。

用堆不同的寄存器之间的选择由数据指令来完成。

注意：从4K过渡到16K，为用寄存器L'的缓冲电堆(16x
15个bit)必须选择固定位置，这选择为因它们参加的数据指令一
样具有必需的作用才做扩展，必需的作用由使用在提示。

寄存器R

寄存器R (16 bit) 包含地址寄存器中的地址信息。寄存器R从R总线开始起址。R总线用永久存储在寄存器中的地址固定，但是永久存储器同样可以在可写板上按键开始起址。

寄存器MD

寄存器MD (8 bit) 是一个缓冲寄存器，它包含等待在送上过端中的数据，它不受程序^的直接影响，但是对读出操作起址在 50ns 从寄存器T6内容开始起址地起址。对于另外使用，寄存器T不起作用。

寄存器OD

寄存器OD (8 bit) 是输出操作时使用的缓冲寄存器。它不受程序的影响，但是对输入/输出 (E/S) 寄存器的内容是 50ns 同时，寄存器OD同寄存器T6内容自动地交换。对于另外用途寄存器T不起作用。

II. 数据通路

逻辑和逻辑单元

逻辑和逻辑单元 (UAL) 是计算机内部数据交换的单元。全部的数据传递或数据处理都是由单元完成的。它可以完成的操作包括加法、减法、逻辑乘法、集、分、数据传递和移位。

操作。这种逻辑单元之2个输入是总线B中交换寄存器G和选择一般寄存器G内容。

总线A和B

这种逻辑单元之输入供给总线A。总线A能移进计算机全部寄存器。总线A之另一输入端是内部状态寄存器G内容，前置按钮验证4G状态，一级向右移位4个bit后一般寄存器G内容。在总线A上能以6位或在特选4级指令中6位之功能寄存器，或在偶尔某些一般寄存器和功能寄存器。这种逻辑单元之第一种输入是由总线B提供。总线B上提供之数据是：

- 或在是包括在级指令之低位8个bit中之常数。
- 或在是寄存器T之内容或它之补码G内容，
- 或是来自输入总线之数据。

当输入-输出寄存器在输入方式时，输入总线如同总线B之输入一样替换寄存器T。在输入方式时，当输入输出命令寄存器是位以后，在微程序决定时间结束后，外部设备之数据，在输入总线上是可使用之。

联系之 bit

联系之寄存器是由两个bit组成之，bit MAL用作地址改变操作词。bit AL是另一种情况，这个用剑时传递如数据比操作。以地址比之操作保证了它之内容和转移。

寄存器T

寄存器T是一个工作的临时寄存器，它包含数据和逻辑单元扩展的数据，接收来自寄存器中的数据，所包含的数据在该寄存器内存内，但数据扩展中外部设备上，寄存器T协助寄存器MD和OD。MD和OD从来自寄存器T的数据考虑被采用，并且互相地指定写到存储器中，或控制到外部设备上。这两个缓冲寄存器在写和读的比较长的操作期间供给寄存器T空间的输入。其逻辑单元位于寄存器T内并和其他用于组成总线上的固定操作补码之间选择。

如果寄存器T没有补选择，从总线发出数据是0，

如果在这个指令中，人们同时要求寄存器T和它的补码，则符号位bit 15和16位于“1”。寄存器T的数据，在读出操作开始后的400ns在寄存器T中是可使用的，这相对于永久寄存器0的周期正常地使用寄存器T的数据，如这些数据一样在读出操作0的2个开头的周期期间被迅速一直持续到周期0开始。

III. 条件寄存器和内部状态之间。

条件寄存器

条件寄存器~~是~~接收寄存器的公共寄存器0包括整个寄存器，其寄存器位于上述操作和外部条件的结果，有关^于控制条件的补码。

第0-2个bit的接收器反映这些条件的结果，与操作在接收器bit 4是“1”的时候，这个接收器被置于2个。