

微型计算机丛书

〈 硬 件 〉

微型计算机系统

内 容 简 介

这本丛书取材于国内外有关资料，比较详细地介绍了微型计算机软、硬件系统。内容包括宏汇编、BASIC、微型机操作系统和微型计算机系统四大部分。宏汇编部分有宏汇编程序原理和程序编制法、编辑程序的输入和修改以及调试程序的原理和使用；BASIC部分介绍了扩展BASIC、编译BASIC和控制用BASIC；微型机操作系统部分主要叙述了微型机操作系统以及CDOS等操作系统实例；微型计算机系统部分包括典型的8位、16位微处理器、微型机结构系统、微型机的拓展与开发系统、微型机外部设备以及微型机在各领域中的应用。

本书用例丰富，实用与理论并重，讲述由浅入深，具体易懂，是目前国内微型机资料中较新、较全面、较系统的一种参考书。

本书适于作微型机培训教材或自学入门书。

目 录

第一章 微处理器和微型计算机概述

1.1 概况	(1)
1.1.1 什么是微型计算机	(1)
1.1.2 8位微处理器	(1)
1.1.3 8位单片微计算机	(2)
1.1.4 16位微处理器	(2)
1.2 8080微处理器	(3)
1.2.1 8080ACPU结构	(3)
1.2.2 8080A机器周期和状态	(4)
1.2.3 引脚功能	(5)
1.2.4 中断	(6)
1.2.5 保持	(7)
1.2.6 暂停	(7)
1.2.7 指令系统简表	(8)
1.2.8 MCS-80 微型计算机系统	(9)
1.3 Z-80微处理器	(10)
1.3.1 Z-80特点	(10)
1.3.2 Z-80CPU 结构.....	(11)
1.3.3 引脚功能	(12)
1.3.4 CPU 时序.....	(13)
1.3.5 指令系统简表	(17)
1.3.6 标志	(17)
1.3.7 直流特性和交流特性	(18)
1.4 8048单片微型计算机	(22)
1.4.1 结构	(23)
1.4.2 引脚功能	(24)
1.4.3 指令系统	(24)
1.4.4 特性	(26)
1.4.5 8748EPROM的程序编写、检验和消抹	(28)
1.4.6 8243输入/输出扩展器.....	(29)
1.5 Z-8000 微处理器.....	(33)
1.5.1 一般介绍.....	(33)
1.5.2 CPU结构	(33)

1.5.3	堆栈	(35)
1.5.4	系统操作方式和正常操作方式	(35)
1.5.5	程序状态寄存器	(35)
1.5.6	再生	(36)
1.5.7	中断和隔井	(36)
1.5.8	数据类型	(37)
1.5.9	存储器分段和分段寻址	(37)
1.5.10	存储器管理	(37)
1.5.11	寻址方式	(38)
1.5.12	输入/输出	(38)
1.5.13	多微处理器的支持	(38)
1.5.14	状态线	(38)
1.5.15	预取指令	(39)
1.5.16	程序状态信息	(39)
1.5.17	引脚功能	(39)
1.5.18	指令系统	(40)
1.5.19	时序	(52)

第二章 微计算机系统

2.1	概述	(55)
2.1.1	M-5微型计算机系统	(55)
2.1.2	S-100总线简介	(56)
2.2	ZPU板	(62)
2.2.1	概述与使用说明	(62)
2.2.2	电路工作原理	(63)
2.2.3	产生S-100总线的信号	(64)
2.3	64KZ存储器板	(68)
2.3.1	概述	(68)
2.3.2	64KZ存储板的使用	(69)
2.3.3	电路工作原理	(77)
2.4	软盘控制器板(4FDC)	(85)
2.4.1	概述	(85)
2.4.2	盘片记录方式	(85)
2.4.3	FD1771集成电路的工作原理	(89)
2.4.4	寄存器的说明	(91)
2.4.5	接口特性	(99)
2.4.6	电路工作原理	(101)
2.5	PRI打印机接口板	(105)
2.5.1	概述	(105)

2.5.2 PRI接口板的使用	(106)
-----------------------	-------

第三章 系统的扩充

3.1 输入/输出(I/O)接口和双通道多功能 异步接收发送器板(TU-ART)	(111)
3.1.1 概述	(111)
3.1.2 通用串、并行接口片-TMS5501	(113)
3.1.3 TU-ART板应用	(117)
3.1.4 TU-ART板电路分析	(121)
3.1.5 其他外部接口片	(125)
3.2 中断	(128)
3.2.1 中断的概念	(128)
3.2.2 Z-80的中断结构	(131)
3.2.3 中断优先级	(134)
3.2.4 中断处理过程举例	(135)
3.3 模拟通道接口	(144)
3.3.1 概述	(144)
3.3.2 Cromemco D+7A的使用	(149)
3.3.3 D+7A插件板的电路原理	(153)
3.3.4 D+7A插件板使用方法举例	(156)
3.4 直接存储存取(DMA)和韦氏硬盘接口(WDI)板简介	(158)
3.4.1 DMA一般介绍	(158)
3.4.2 Z-80DMA	(159)
3.4.3 WDI板简介	(171)
3.5 八通道并行数字接口8PIO	(178)
3.5.1 概述	(178)
3.5.2 8PIO的使用方法	(179)
3.5.3 8PIO电路原理	(182)
附录1 TU-ART到I/O设备的连接	(184)

第四章 微型机专用系统

4.1 概述	(187)
4.1.1 微型机专用系统	(187)
4.1.2 微型机开发系统	(188)
4.1.3 微型机系统硬件组成的两种方法	(188)
4.2 单板机SCC	(189)
4.2.1 单板机的组成部分及其功能	(189)
4.3 MTS微型机系统	(215)
4.3.1 MTS系统的组成	(215)

4.3.2	MTS系统的用途	(217)
4.3.3	调试监控程序	(217)

第五章 微处理机开发系统(MDS)

5.1	微处理机开发系统概述	(225)
5.1.1	微处理机开发系统出现的背景	(225)
5.1.2	系统结构和功能	(226)
5.1.3	ICE80仿真器的主要功能	(228)
5.1.4	利用开发系统设计微处理机系统的步骤	(231)
5.2	仿真器原理	(232)
5.2.1	ICE80仿真器系统逻辑	(232)
5.2.2	ICE80仿真器的硬件	(239)
5.3	ICE80仿真调试	(241)
5.3.1	存储器和输入输出口的映象功能——XFOPM命令	(241)
5.3.2	用户程序的输入——LOAD	(243)
5.3.3	仿真的控制命令——GO命令和STEP命令	(244)
5.3.4	查询方式——DISPLAY命令和CHANGE命令	(246)
5.3.5	用户程序的保存——SAVE命令	(249)
5.3.6	中断服务程序的调试——CALL命令	(249)
5.3.7	ICE80命令表	(249)

第六章 微型计算机的外部设备

6.1	终端设备	(251)
6.1.1	终端设备的一般原理	(251)
6.1.2	Hazeltine 1400终端	(256)
6.2	打印机	(269)
6.2.1	打印机的工作原理	(269)
6.2.2	Texas 810打印机	(270)
6.3	软磁盘驱动器	(279)
6.3.1	软盘驱动器概述	(280)
6.3.2	TM-100驱动器电路分析	(286)
6.3.3	硬盘技术	(293)
6.4	普通录音机作外存	(295)
6.4.1	概述	(295)
6.4.2	音频录音机接口电路介绍	(301)
6.4.3	使用录音机时的注意事项	(303)
6.4.4	Z80STARTER单板机使用录音机时的软件及其框图	(303)

第七章 安 装 调 试

7.1 使用注意事项	(313)
7.1.1 终端	(313)
7.1.2 打印机	(314)
7.1.3 软盘使用注意事项	(316)
7.1.4 M-5系统各部件对环境及电源的要求	(316)
7.2 安装步骤	(319)
7.2.1 M-5系统安装	(319)
7.2.2 MDP, M-8几种系统安装简介	(319)
7.3 自检测试	(320)
7.3.1 终端自检测试	(320)
7.3.2 打印机自检测试	(321)
7.3.3 微型机及盘驱动器测试	(322)
7.4 功能测试	(325)
7.4.1 功能测试内容	(325)
7.4.2 功能测试准备	(325)
7.4.3 功能测试步骤	(325)
7.4.4 功能测试出错信息	(325)
7.4.5 功能测试例	(326)
7.5 现场维修	(327)
7.5.1 键盘显示终端	(327)
7.5.2 打印机	(328)
7.5.3 微型机及盘驱动器	(332)
7.6 用RDOS帮助调试的例子	(334)
7.6.1 RDOS14条监控命令简表	(334)
7.6.2 调出RDOS的步骤	(336)
7.6.3 用RDOS命令检查机器的例子	(336)
7.6.4 用RDOS复制软盘的例子	(337)
附录1 M-5系统中用的组件	(338)

第一章 微处理器和微型计算机概述

1.1 概 况

1.1.1 什么是微型计算机

微型计算机是由一片或几片大规模集成电路组成的计算机，工作原理与一般小型计算机相同。通常把中央处理器(CPU)部分制在一两片集成电路上，称为微处理器(Mic-

roprocessor)，再接上存储器 (ROM和RAM)和I/O接口，构成计算机系统称为微型计算机(Microcomputer)，如图 1-1 所示。以前一般是这样分法，但目前已出现了单片的微型计算机，在一片集成电路上包括全部计算机内容，即CPU、RAM、ROM和I/O接口等。




图1-1 微计算机系统示意图

由于大规模集成电路的发展，微处理器和微型计算机大量生产，价格日益下降。“价钱便宜”是微型计算机的主要特点之一。故又称微型计算机为“廉价的计算机”。它为计算机的应用，开辟了广阔的前景。

1971年11月Intel公司制造的4004微处理器，是第一个微处理器，它是4位的，采用PMOS技术，16个引脚，双列直插式封装。可作为一般计算器，功能较低，未推广使用。

1972年初Intel公司制出了8位的微处理器8008，18个引脚，采用PMOS技术，1973年秋天，Intel 8080问世。此后，许多公司争相制造微处理器和各种配套片子，型号和数量繁多，发展甚快。

1.1.2 8位微处理器

自从Intel 8080问世以来，相继出现多种

8位微处理器，几年来8位微型机一直占主要地位，许多制造厂，自成系列，互相竞争，产品性能逐步改进。目前销售量较多的8位微处理器是8080、6800、6502、Z-80、8085等，Motorola公司围绕6800微处理器制造了一套存储器和接口片子，即6810(RAM)、6820(PIA)、6830(ROM)和6850(ACIA)，采用了NMOS技术和5伏单一电源。MOS Technology公司的6501、6502、性能与6800类似，但每片的售价都降到25美元，比以前的微处理器便宜四倍，从而整个微处理器市场价格降低。Zilog公司在8080基础上制造了Z-80微处理器，性能有许多改进。以后，Intel公司制造了8085，投入市场竞争。1980年National Semiconductor公司的产品NSC800是最新的8位微处理器，采用了CMOS技术，40个引脚，综合了Z-80

和8085的优点。8位微处理器仍在发展，但不像前几年那样快了。

各厂家在研制新的微处理器片子的同时，都注意了片子配套和系统的发展。因此8位微型机的片子 and 系统的发展比较完善，以满足更高运算能力和运算速度的需要。

微型机硬件的发展可分成五个等级：

(1) 片子：包括各种RAM、ROM存储器片子、通用异步I/O接口片子，磁盘驱动器接口片子，模/数转换片子和其它专用片子。这些片子多是大规模集成电路，复杂程度不亚于CPU。

(2) 模块板：由片子组成各种功能的模块板，如CPU板，存储器板，I/O接口板等。包括单板微型计算机。这些板多是以一块或几块大规模集成电路为核心，配一些中小规模集成电路，以适应各种总线、系统的需要。使用比较灵活，只须把板子插在总线上，就可进行系统扩充。

(3) 小的微型机系统：包括CPU，RAM，ROM，I/O接口和必要的输入输出设备。

(4) 微型机开发系统：功能齐全的微型计算机系统，可作为研制微型机产品的工具。

(5) 多处理机系统：分布式系统

软件的发展也可相应的分为五个等级。

从低级语言到高级语言，系统软件已相当完备，基本继承了小型计算机的软件技术，但还赶不上小型机。

1.1.3 8位单片微计算机

为了适应大量的控制方面的需要，几个主要的半导体制造厂都生产了8位的单片微计算机，例如Intel的MCS-48系列，Mostek的3870、Motorola的6801、Zilog的Z-8等都是8位单片微计算机。这些单片计算机的特点是在一个片子上做出了功能齐全的计算机系统，功能与8位机接近，但价钱便宜的多。有的单片机上包括计时器，通用异步接

口(UART)、模/数转换等，作控制机用，比较方便，存储容量不大，但能满足一般控制的需要。存储器包括程序存储器ROM或PROM和数据存储器RAM。为了便于新系统的研制，有的配有可改写的EPROM。

由于控制用的计算机需要量非常大，8位单片计算机是微型计算机一个发展方向。微型计算机的发展趋势是片子内部包括的元件数越来越多，组成一个计算机系统所用的片子数则越来越少。




图 1-2 微计算机系统发展趋势
(1) 片子越来越少




图 1-3 线路复杂程度发展趋势

1.1.4 16位微处理器

微型计算机的另一个发展趋势，是向着高功能的高档机发展，与小型计算机直接竞争。16位的微处理器早已出现，如National

Semiconductor的IMP16,以后改为PAGE,由于本身缺陷及价格昂贵,一直未能发展。最近制出的8086、Z8000、MC68000是16位的高档微处理器。可在智能终端,小的商业系统、数据处理、科学计算、过程控制等方面应用。这些新的微处理器,可配大容量的内存,注意了多处理器系统工作时的通讯联络问题,有更快的取指令和存储器存取速度,有外接存储器管理和I/O控制片子,总之,具有高档小型机甚至大中型机的某些特点。估计几年之内可与小型机比美。目前软件问题是发展的主要障碍。16位机刚刚发展,目前还不能代替8位机。

1.2 8080微处理器

1.2.1 8080A CPU结构

Intel 8080 微处理器是 1973 年间世的,以后,改进为增强型 8080A CPU。8080A 是 8 位微处理器,地址总线 16 位,数据总线 8 位,寻址范围为 64K, 能选择 256 个输入口和 256 个输出口,有 78 条基本指令,四种寻址方式(立即、直接、寄存器及间接),采用双相非重叠时钟,时钟频率 2 MHz,加法指令执行时间为 2 μ S。

8080A 由四部分组成:寄存器阵列与地址控制逻辑,算术及逻辑运算单元,指令寄存器译码器及控制部分,总线缓冲器等,它们由内部总线连接起来,如图 1-4 所示。

(1) 寄存器阵列与地址控制逻辑

寄存器阵列是一个读写存储器阵列,由六个 16 位的寄存器构成。其中可供程序员使用的寄存器有:

程序计数器(PC),它指示程序中下一个要执行的指令的地址,每当取出指令以后,它就自动加 1。

堆栈指示器(SP),它保存下一个可供使用的存储器中栈顶单元的地址,数据压入堆栈后,(SP)-1,(SP)+1后数据弹出堆栈。

六个通用寄存器的名字为,B,C,D,E,H,L它们与累加器A一起,可用来保存数据或地址,它们既可单个使用,也可作寄存器对(16位)使用,组成BC、DE、HL三对寄存器,用寄存器对的第一个字符代表寄存器的名称,例如寄存器对B即表示BC。用寄存器对存放16位的数据或地址时,高8位存在B、D、H中,低8位存在C、E、L中。

由寄存器选择电路来确定6个8位寄存器中的一个,通过多路转换开关将选中的寄存器与内部数据总线连接,进行相互之间的8位数据的传送。

16位的地址锁存器,可从三个寄存器对中的任一对接收16位的数据,并由它送到16位的地址缓冲器,或送到16位的加1减1器上,加1减1器从地址锁存器接收了数据加1减1后,将数据送回到寄存器阵列。因此,16位的数据能在寄存器对、地址锁存器、加1减1器之间进行传送。从地址缓冲器输出到外部地址总线上。

暂存寄存器对WZ,不能由程序来选择,只在CPU内部执行指令时使用。




图 1-4 8080A CPU 功能框图

(2) 算术及逻辑运算单元(ALU)

ALU 包括下面一些单元:一个 8 位的累加器 A, 一个 8 位的累加锁存器(ACL), 一

个 8 位暂存寄存器(TMP)，一个 8 位的运算器(ALU)，一个 5 位的标志寄存器(F)及十进制调整线路。5 个标志位是进位(CY)、零(Z)、符号(S)，辅助进位(AC)及奇偶(P)。

算术、逻辑、移位或循环等操作由 ALU 执行。ALU 的运算数据由 TMP、ACL 及进位触发器输入，运算结果送内部数据总线或累加器 A，同时也将运算结果的状态送到标志寄存器，以便作转移测试的条件。

累加器 A 从内部数据总线接收数据，并输出数据到 ACL 及内部数据总线。在进行十进制调整时，通过检测条件标志寄存器的进位(CY)，辅助进位(AC)，由 ALU 完成对累加器 A 上的数的十进制调整。

暂存寄存器 TMP 与内部数据总线交换信息。

(3) 指令寄存器译码器及控制部分

在取指令周期，指令的操作码从内部数据总线传送到指令寄存器，指令寄存器又将操作码送指令译码器。译码器的部分输出结合各种时序信号，用组合逻辑(寄存器选择与控制，地址总线控制电路)形成寄存器阵列所需要的控制信号。译码器的另一部分输出，结合时序信号，用组合逻辑(运算器控制电路)形成算术及逻辑运算单元所需要的控制信号。

时序及控制线路根据指令译码器的输出和从外部来的控制信号产生机器的状态及周期的时序信号并向外部输出控制信号或应答信号。

(4) 总线缓冲器

8 位双向数据总线缓冲器用于隔离 CPU 内部数据总线和外部数据总线 D_0-D_7 。输出时，内部数据总线的内容，先送至锁存器，再送缓冲器。输入时，数据从外部数据总线送到内部数据总线。不传送数据时，缓冲器关闭。

1.2.2 8080A 的机器周期和状态

CPU 的工作是周期性的，它由时钟提供时序信号，使 CPU 按一定时间顺序进行取指令，取数据等操作。一条指令的取出和执行所需的时间称为“指令周期”，完成某一确定的操作(如取指令、读存储器、写存储器等)所需的时间称为机器周期。每个机器周期又分为 3—5 个状态。状态的时间宽度即时钟脉冲的间隔称为时钟周期，它是基本时间标准。

完成一条指令需要一到五个机器周期，机器周期用 $M_1、M_2、\dots、M_5$ 表示，而时钟周期(状态)则用 $T_1、T_2、\dots、T_5$ 表示。

一条指令需要多少机器周期，主要取决于 CPU 访问存储器或可寻址的外部设备的次数，访问次数愈多，需要机器周期数愈多。

8080A 的每个机器周期对应于一个基本操作。共有 10 种基本操作。任何一条指令的第一个机器周期一定是“取指令”操作。十种基本操作由每个机器周期的第一个时钟周期期间发出的 8 位状态信息来区分，如表 1-1 所示。状态信息在 SYNC(同步)信号期间(第一个时钟周期)出现在数据总线上。这个信息在整个机器周期内保存在外部锁存中，用它区分操作类型，产生对外部电路的控制信号。

除暂停、中断、保持三种基本操作外，一个机器周期可分为 3~5 个状态($T_1、T_2、\dots、T_5$)。

T_1 ：用 ϕ_2 的上跳沿产生同步信号 SYNC，它表示每个机器周期的开始，并送外部电路作选通信号用。同步信号 SYNC 在 T_2 的 ϕ_2 上跳沿时结束宽度为一个时钟周期。在 T_2 的开始，同步信号作用期间，在数据总线上出现本机器周期的状态信息码，并送到外部的锁存器中，以产生外电路的控制信号。同样，在 $T_1、\phi_2$ 的上跳沿，地址总线接收程序计数器 PC 来的指令地址，这一信息一直保持到 T_3 。

表 1-1 8 位 周 期 信 息

数 据 总线位	周 期 信 息	取 指 令	存 储 器 读	存 储 器 写	堆 栈 读	堆 栈 写	输 入 读	输 出 写	中 断 响 应	暂 停 响 应	暂 停 时	中 断 响 应
D ₀	INTA	0	0	0	0	0	0	0	1	0		1
D ₁	$\overline{W\!O}$	1	1	0	1	0	1	0	1	1		1
D ₂	STACK	0	0	0	1	1	0	0	0	0		0
D ₃	HLTA	0	0	0	0	0	0	0	0	1		1
D ₄	OUT	0	0	0	0	0	0	1	0	0		0
D ₅	MI ₁	1	0	0	0	0	0	0	1	0		1
D ₆	INP	0	0	0	0	0	1	0	0	0		0
D ₇	MEMR	1	1	0	1	0	0	0	0	1		0
控制信息	通过8228产生的 对应控制信息	MEMR	MEMR	MEMW	MEMR	MEMW	I/OR	I/OW	INTA	(NONE)		INTA
序 号	十种基本操作	1	2	8	4	5	6	7	8	9		10

T₂: 为了使 CPU 能与慢速存储器或 I/O 设备同步工作,当 CPU 向存储器或 I/O 发出地址信息后,就要进行查询。确认有无 READY 和 HOLD 信号,并检测是否为暂停指令。

T_W: 如 READY 为低电平,或已检测到是执行暂停指令,则 CPU 进入等待状态。此时,通过 WAIT 线输出高电平,说明 CPU 处于等待状态,一直到 READY 变为高电平。

T₃: 当 READY 是高电平,或者没有 HOLD 信号或暂停指令时,即进入 T₃ 状态。在此时钟周期内,将指令字节(当是“取指令”周期时)或数据字节(当是“存储器读”、“堆栈读”,或“输入读”周期时)或中断指令(当是“中断响应”周期时)从数据总线输入 CPU。当为“存储器写”、“堆栈写”、或“输入写”周期时,CPU 把数据字节输出到数据总线上。

T₄、T₅: 如果执行一条特定指令,则需要有 T₄、T₅ 状态。如果不需要,CPU 可以跳过它们中的一个或两个。T₄ 与 T₅ 仅用于 CPU 的内部操作。例如完成对寄存器对的内容加 1 后,又送回寄存器对中去。

并不是所有的机器周期都有这些状态,它取决于被执行的指令类型和在这个指令周期内具体的机器周期。CPU 的任何一个机器周期,只要其处理动作完了,即直接进行到下一个机器周期,而不需要每次都进入到 T₄ 及 T₅。

上述五个状态的时间图如图 1-5 所示。




图 1-5 8080A CPU 时序图

1.2.3 引脚功能

8080A 有 40 条引脚,如图 1-6 所示,其中电源及地线占 4 条,即 +5V, -5V, +12V 及地,另有输入输出线 36 条。每条线




图 1-6 8080A CPU引脚图

的功能, 说明如下:

A₁₅-A₀ 地址总线(输出, 三态、高为有效)提供64K字节的存储器地址(16位)或256个输入或输出设备的代码(8位)。

D₇-D₀ 数据总线(输入输出、三态、高为有效)提供CPU与存储器和 I/O设备之间进行指令与数据传送的双向通路在每个机器周期的第一个时钟周期SYNC期间, 在数据总线上输出状态信息码。

SYNC 同步信号(输出, 高为有效)表示一个机器周期开始的信息。

READY 准备就绪(输入, 高为有效)

WAIT 等待(输出, 高为有效)用来使CPU与慢速的存储器或 I/O设备协调工作。当CPU送出一地址后, 检测READY线, 如是低电位, 则自动插入一个等待状态T_W CPU进入等待状态, WAIT变高位, 暂不读写, 若READY为高位, 则不等待。因此WAIT线可用来识别CPU是否处于“等待”状态。

HOLD 保持(输入, 高为有效)

HLDA 保持响应(输出, 高为有效)当外部设备使HOLD为高位时, 则向CPU

申请“保持”, CPU在T₃状态后, 完成了对地址及数据总线的使用, 即响应此“保持”申请, CPU的地址总线及数据总线则处于高阻态, 同时, 通过HLDA输出高位表示已响应“保持”的申请。在“保持”期间, 地址总线与数据总线处于发出申请的那个外部设备的控制之下, 进行与存储器的信息传送。当外部设备完成它的数据传送后, HOLD申请结束, HLDA恢复低位, CPU恢复到上一个已执行了的周期后面的一个机器周期。

RESET 复位(输入, 高为有效)当此线为高位时, 使程序计数器PC清零, 但不清除其它寄存器, 因此, 复位后CPU从零单元起开始执行程序。

DBIN 数据总线允许输入(输出, 高为有效)此信号送给外部电路, 说明数据总线处于输入工作状态, 用此信号来开放从存储器或I/O向CPU传送数据的门控电路。

\overline{WR} 写(输出, 低为有效)此线为低位时CPU为写状态。

INTE 中断允许(输出, 高为有效)当INTE为高位时, 允许外部来的中断申请, 一旦接受中断申请后, INTE则变低位, 不许立即接受下一个中断。在复位或执行DI(关中断)指令后, 此线为低位, 禁止中断。当执行EI(开中断)指令后, INTE变高位, 允许中断申请。

INT 中断申请(输入, 高为有效)CPU在执行完一条指令后, 或在暂停时, 检查此线是否有中断申请。如果有申请, 而中断允许又处于高位, 则CPU响应中断。如果CPU处于HOLD状态或INTE为低位, 则CPU不能响应中断申请。

1.2.4 中断


8080A CPU是这样来处理中断的: 当外部设备发出一中断请求时, 即把高电位输入到CPU的INT端, 当CPU的中断允许端INTE为高电位时, 在现行指令执行完以后, 就可响应中断申请, 完成下述工作:

(1) 将INTE端变为低电位, 禁止再次中断申请。

(2) 由中断设备给出一条适应中断处理的特殊的单字节调用子程序指令, 即重新启动指令RST。

(3) 将PC中所存的(返回)地址压入堆栈, 作为以后返回指令用的返回地址。

RST指令的格式如下:



其中NNN为 000~111 范围内的数, 每一个数对应一个中断设备。在执行RST指令时, 除将PC的内容压入堆栈外, 且使PC的内容为00000000NNN000。因此, 给出了相应中断的服务子程序的入口地址, 以保证CPU响应中断后能自动指向相应的服务子程序。显然, 对应于每一中断服务子程序的首地址分别为十进制的 0、8、16、24、32、40、48、56(十六进制的00、08、10、18、20、28、30、38)。对不同的中断设备可预先编码。这样, 每一个子程序只有8个存储单元。如果8个单元不够用, 可以在其中安排一条调用更长的子程序的指令来处理中断或转移到其它地址。

1.2.5 保持

微型机可以执行直接存储器存取(DMA)的操作。一般情况下是CPU控制全部数据的传送, 数据一定要经过CPU。如果有大批数据须在外部设备与存储器间传送, 如都经过CPU, 时间很不经济。因而8080A配有直接存取(DMA)控制。当外部设备发出请求“保持”状态, CPU响应请求, 使其HLDA(保持响应)端为高电平, CPU停止操作, 退出对地址总线和数据总线的控制。在此期间, 总线将由请求保持的设备控制使用, 直接与存储器进行数据传送。当完成数据传送后, HOLD结束, CPU回到原执行的机器周期的下一个机器周期。

从CPU外部来看, 一旦CPU响应保持, 地址和数据总线变为高阻态, 就停止操作。然而从CPU内部来看, CPU的有些功能仍可继续进行。如果一个HOLD申请在 T_3 被响应, 而CPU又处在需要用 T_4 、 T_5 状态才完成的机器周期中, 则CPU进入保持前, 仍继续执行 T_4 、 T_5 状态。这样CPU的内部处理和外部的DMA传送相重叠, 节约了CPU的时间。

1.2.6 暂停

当执行一条暂停指令时(HALT), CPU在下一个机器周期的 T_2 之后进入暂停状态(TWH)。8080A有三种方法脱离暂停状态。

(1) RESET(复位)端上输入一个高电平, 使8080A恢复到 T_1 状态, 同时, PC清零。CPU开始从“0”存储单元执行。

(2) HOLD状态的输入会使8080A进入保持状态。当HOLD转为低电平, 8080A在下一个 ϕ_1 时钟脉冲的上升沿重新进入暂停状态。

(3) 中断响应将使8080A脱离暂停状态, 并在下一个 ϕ_1 时钟脉冲上升沿进入 T_1 , CPU执行由外部进入数据总线的指令。注








图 1-7 状态转换图

127 指令系统简表

表 1-2 8080A 指令系统表

指令符号	字节	周期	功 能	指令符号	字节	周期	功 能
MOV _{r₁,r₂}	1	1	(r ₁)←(r ₂)	RAR	1	1	A _m ←A _{m+1} , C _Y ←A ₀ , A ₇ ←C _Y 
MOV _{M,r}	1	2	M←(r)	RLC	1	1	A _{m+1} ←A _m , A ₀ ←A ₇ , C _Y ←A ₀ 
MOV _{r,M}	1	2	r←(M)	RRC	1	1	A _m ←A _{m+1} , A ₇ ←A ₀ , C _Y ←A ₀ 
HLT	2	2	保持	JMP	8	8	PC←(B ₂), (B ₂)
MV _I r	2	2	r←(B ₂)	JC	8	8	若C=1则PC←(B ₂), (B ₂)
MV _{IM}	2	8	M←(B ₂)	JNC	8	8	若C=0则PC←(B ₂), (B ₂)
IN _R r	1	1	r←(r)+1	JZ	8	8	若Z=1则PC←(B ₂), (B ₂)
DC _R r	1	1	r←(r)-1	JNZ	8	8	若Z=0则PC←(B ₂), (B ₂)
IN _{RM}	1	8	M←(M)+1	JP	8	8	若S=1则PC←(B ₂), (B ₂)
DC _{RM}	1	8	M←(M)-1	JM	8	8	若S=0则PC←(B ₂), (B ₂)
ADD _r	1	1	A←(A)+r	JPE	8	8	若P=1则PC←(B ₂), (B ₂)
ADC _r	1	1	A←(A)+(r)+(C _Y)	JPO	8	8	若P=0则PC←(B ₂), (B ₂)
SUB _r	1	1	A←(A)-(r)	CALL	8	5	无条件调用子程序 (SP-1), (SP-2)←(PC), (SP)-2 PC←(B ₂), (B ₂)
SBB _r	1	1	A←(A)-(r)-(C _Y)	CC	8	5	若C=1则调转
AN _A r	1	1	A←(A)∧(r)	CNC	8	5	若C=0则调转
XR _A r	1	1	A←(A)⊘(r)	CZ	8	5	若Z=1则调转
OR _A r	1	1	A←(A)∨(r)	CNZ	8	5	若Z=0则调转
CMP _r	1	1	(A)-(r) (A)不变	CP	8	5	若S=1则调转
CMP _M	1	2	(A)-(M) 若(A)=(r),则Z=1 若(A)<(r),则C _Y =1	CM	8	5	若S=0则调转
CPI	2	2	(A)-(B ₂)	CPE	8	5	若P=1则调转
ADD _M	1	2	A←(A)+(M)	CPO	8	5	若P=0则调转
ADC _M	1	2	A←(A)+(M)+(C _Y)	RET	1	8	无条件返回主程序 PC←(SP), (SP-1)
SUB _M	1	2	A←(A)-(M)	RC	1	8	若C=1则返回
SBB _M	1	2	A←(A)-(M)-(C _Y)	RNC	1	8	若C=0则返回
AN _A M	1	2	A←(A)∧(M)	RZ	1	8	若Z=1则返回
XR _A M	1	2	A←(A)⊘(M)	RNZ	1	8	若Z=0则返回
OR _A M	1	2	A←(A)∨(M)	RP	1	8	若S=1则返回
ADI	2	2	A←(A)+(B ₂)	RM	1	8	若S=0则返回
ACI	2	2	A←(A)+(B ₂)+(C _Y)	RPE	1	8	若P=1则返回
SUI	2	2	A←(A)-(B ₂)	RPO	1	8	若P=0则返回
SBI	2	2	A←(A)-(B ₂)-(C _Y)				
ANI	2	2	A←(A)∧(B ₂)				
XRI	2	2	A←(A)⊘(B ₂)				
ORI	2	2	A←(A)∨(B ₂)				
RAL	1	1	A _{m+1} ←A _m , A ₀ ←C _Y , C _Y ←A ₇  循环左移				

此八条为有条件
调子程序

此八条为有条件
返回主程序

指令符号	字节	周期	功能	指令符号	字节	周期	功能
RST	1	8	再起指令 (SP-1), (SP-2) ← (PC) PC ← 00000000AAA000	DAD D	1	8	HL ← (H) (L) + (D) (E)
IN	2	8	A ← (B ₂)	DAD H	1	8	HL ← (H) (L) + (H) (L)
OUT	2	8	(B ₂) ← (A)	DAD SP	1	8	HL ← (H) (L) + (SP)
LXI B	8	8	C ← (B ₂), B ← (B ₂)	STAX B	1	2	((B) (C)) ← (A)
LXI D	8	8	E ← (B ₂), D ← (B ₂)	STAX D	1	2	((D) (E)) ← (A)
LXI H	8	8	L ← (B ₂), H ← (B ₂)	LDAX D	1	2	A ← ((D) (E))
LXI SP	8	8	SP _L ← (B ₂), SP _H ← (B ₂)	LDAX B	1	2	A ← ((B) (C))
PUSH B	1	8	(SP-1) ← (B), (SP-2) ← (C)	INX B	1	1	BC ← (B) (C) + 1
PUSH D	1	8	(SP-1) ← (D), (SP-2) ← (E)	INX D	1	1	DE ← (D) (E) + 1
PUSH H	1	8	(SP-1) ← (H), (SP-2) ← (L)	INX H	1	1	HL ← (H) (L) + 1
PUSH PSW	1	8	条件标志寄存器与累加器A组成 一对寄存器 (SP-1) ← 条件标志 (SP-2) ← (A)	INX SP	1	1	SP ← (SP) + 1
POB B	1	8	C ← (SP), B ← (SP+1)	DCX B	1	1	BC ← (B) (C) - 1
POB D	1	8	E ← (SP), D ← (SP+1)	DCX D	1	1	DE ← (D) (E) - 1
POB H	1	8	L ← (SP), H ← (SP+1)	DCX H	1	1	HL ← (H) (L) - 1
POB PSW	1	8	A ← (SP) 标志寄存器 ← (SP+1)	DCX SP	1	1	SP ← (SP) - 1
SDA	8	4	(B ₂), (B ₃) ← (A)	CMA	1	1	A ← (Ā)
LDA	8	4	A ← (B ₂), (B ₃)	STC	1	1	CY ← "1"
XCHG	1	1	(H) ↔ (D), (E) ↔ (L)	CMC	1	1	CY ← (CȲ)
XTHG	1	5	(L) ↔ (SP), (H) ↔ (SP+1)	DAA	1	1	十进制调整
SPHL	1	1	SP ↔ (H), (L)	SHLD	8	5	((B ₂) (B ₃)) ← (L) ((B ₂) (B ₃) + 1) ← (H)
PCHL	1	1	PC ↔ (H), (H)	LHLD	8	5	L ← ((B ₂) (B ₃)) H ← ((B ₂) (B ₃) + 1)
DAD B	1	8	HL ← (H) (L) + (B) (C)	EI	1	1	允许中断
				DI	1	1	屏蔽中断
				NOP	1	1	空操作

意，当进入暂停状态，允许中断 (INTE) 标志必须置“1”，否则8080A不能响应中断，要脱离暂停状态就只有靠RESET信号。

整个CPU的状态转换可以用CPU的状态转换图来说明。见图1-7。

1.2.8 MCS-80 微计算机系统

图1-8是一个典型的用8080A组成的微计算机系统。它由三部分组成：中央处理器单元(CPU Module)、存储器单元和I/O单元。每个单元包括几个片子。通过8位数据总线、16位地址总线和6位控制总线把三个单元连接起来。




图 1-8 微计算机系统

1.3 Z-80微处理器

Z-80微处理器是Zilog公司1974年研制的8位微处理器。Z-80的主要设计人员参加过Intel8080的设计工作，因此Z-80基本上保持了8080的特点。但它比8080指令更多，速度更快并有许多改进。

1.3.1 Z-80特点

Z-80与8080虽有许多相似之处，如指令系统包括8080的78条指令，寄存器结构相似，但Z-80与8080相比，还有以下一些特点：

(1) N沟道硅栅E/D MOS微处理器

Z-80采用了N沟道E/D MOS工艺，集成度高、速度快、功耗低。例如，8080A的集成度是88个门/mm²，而Z-80则提高到133个门/mm²。

(2) 单一电源

8080A的电源需要三种电压，±5V、

+12V，而Z-80只需要一个电压+5V。

(3) 单相时钟

8080A使用双相时钟，须用8224片作为时钟振荡器，而Z-80只须单相时钟，用简单的TTL电路就能实现，时钟频率提高为4MHz。

(4) 控制总线

Z-80有13条独立的控制总线，直接产生控制信号，而8080的系统控制状态，是由数据总线上的状态信息码，经系统控制器8228片译码产生。Z-80的读、写控制信号原则也有所改变，它使用一个公用的读、写信号，然后用存储器请求或I/O请求信号来区分是存储器读、写，还是I/O读、写。

(5) 动态存储器自动再生

Z-80CPU内部有7位再生计数器，利用取指令周期中间的空隙，自动进行动态RAM的再生，不必另设再生电路。

(6) 中断