

目 录

第一章 概述	3
1. 1 引言	3
1. 2 特点	3
1. 3 模板技术条件	3
1. 4 一般描写	3
1. 5 定货资料	3
1. 6 提供的设备	4
第二章 安装说明和编程考虑	5
2. 1 引言	5
2. 2 开箱说明	5
2. 3 检查	5
2. 4 与 EXORCISER 总线的连接	5
2. 5 开关位置	9
2. 6 对本模板进行主/从操作选择时,跨接线的连接	10
2. 6. 1 作为“主”模板时,跨接线的连接	10
2. 6. 2 作为“从”模板时,跨接线的连接	10
2. 7 奇偶校验功能	10
2. 7. 1 奇偶错复位	10
2. 7. 2 奇偶错监视	10
2. 8 编程考虑	11
2. 8. 1 模板编程考虑	11
2. 8. 2 编程步序	11
2. 9 安装说明	12
第三章 工作原理	13
3. 1 引言	13
3. 2 一般描述	13
3. 3 方框图描述	13

插图说明清单

- 1-1 MEX6816-1 16K 动态 RAM 模板
- 3-1 16K 动态 RAM 模板方框图
- 3-2 16K 动态 RAM 模板线路原理图 (另装订在线路图集)

列表清单

- 1-1 MEX6816-1 16K 动态 RAM 模板技术条件
- 2-1 16K 动态 RAM 模板总线的连接
- 2-2 16K 动态 RAM 模板基本存储地址

第一章 概述

1.1 引言

这本手册是EXORCISER用户指南的一个补充说明。它提供了有关MEX6816-1 16K动态RAM模板的一般性资料，使用准备，安装说明，编程序的考虑和工作原理。图1-1是一块典型的MEX6816-1模板。

1.2 特点

MEX6816-1 16K 动态RAM 模板具有以下特点：

* 与TTL 电压兼容，高输入阻抗

* 16384×8 位的动态存储单元，组成一个存储矩阵。

* 具有开关可选择存储矩阵基本的存储地址

* 采用周期挪用方式进行存储口更新操作

* 具有总线驱动能力

* 任选的偶校验能力（与工厂商量）

1.3 模板技术条件

在表1-1中，列出了MEX6816-1 16K动态RAM模板的技术条件。

1.4 一般描述

本模板由32个MLM6604L-2 n-沟道MOS存储四阱所组成，总共提供给EXORCiser 16,384个字节的随机存储单元，主结构上组成一个存储矩阵。模板上的基本存储地址开关可允许用户对这16K 字节的存储块以16K字节的增量来选择，其基本的存储地址是：000016、400016、800016或C00016。另外对板上的存储口进行更新时，基本的周期挪用时间每次大约为32μS。

本模板提供偶校验能力，在这方面若有选择，细节可和工厂商量。

1.5 定货资料

使用部件号“MEX6816-1”来定购本模板（16K动态

RAM)。如果在模板上需要奇偶校验，可向工厂索取有关细节。

1. 6 提供的设备

本模板和它的说明书一起运到。

表1—1 MEX6816—1 16K动态RAM 模板技术条件

特点	技术条件
存储器类型	N—沟道MOS 动态 RAM
存储器组成	16384×8位
奇偶校验	任选的偶校验(要和工厂商量)
读取时间	从行地址选通脉冲到来标志起， 350 nS (为：从存储时钟标志起， 大致为300 nS)
输入信号：	
命令	与 TTL 电平兼容
地址	与 TTL 电平兼容
数据总线	三状态控制，与 TTL 电平兼容
工作温度	0°~70°C
电源要求	+5Vdc ① 最大 1.5 A +12Vdc ② 最大 1.6 A -12Vdc 最大 110 mA
尺寸	
宽	9.75 英寸
长	5.75 英寸
板厚	0.62 英寸

第二章 设备说明和编程序的考虑

2.1 引言

这一章提供有关本模板的开箱，检查，安装及使用前的准备等说明。也讨论有关本模板的总线连接信号，开关的功能和有关本模板的编程考虑。

2.2 开箱说明

用户在收到本模板时，既可作为M6800EXORCiser的一个部件，也可作为一个独立的部件。若作为M6800EXORCiser的一个部件送到，则它的开箱说明在《用户指南》里讨论。如果是作为一个独立的部件送到，则依照以下的小节来开箱。

从运到的包装箱里取出本模板，参照装箱单；核实是否所有零件都齐全。将包装材料保存备用。如果收到时包装箱已有了损伤，那就在对本模板开箱和检查时，要求运输公司的代表在场。

2.3 检查

在收到本模板时及每隔一段时间，对本模板要进行检查。一个好的办法是：每当将模板从EXORCiser上取出来时，即进行直观检查，检查其有无断裂，损伤，元件短缺及印刷电路有无损坏。

2.4 与EXORCiser的总线连接

本模板直接和EXORCiser总线连接。各总线信号见表2-1。这个表列出各个引脚的连接，各个信号的助记符和信号特性。

表2-1 16K动态RAM模板的总线连接信号

引脚号	信号助记符	信号名称及说明
A	+5VDC	+5VDC—用于本板的逻辑电路
B
C

D		不用
E		不用
F		不用
G		不用
H		不用
I		不用
J		不用
K		不用
L	MEMCLK	存储口时钟—这是由MPU模板产生时基信号。本模板用这个信号来进行定时控制。
M	-12VDC	-12Vdc—用于本板上的存储元件。
N		不用
P		"
R		"
S		"
T	+12VDC	+12Vdc—用于本板上的存储元件
U		不用
V		"
W		"
X		"
Y		"
Z		"
<u>A</u>		"
<u>B</u>		"
<u>C</u>		"
<u>D</u>		"

E F H

J K L M

N P R S T U V W X Y I 2

D₃

数据总线(D₃)—这是双向的数据线。当启动时，为M6800MPU模板与本模板之间提供了一条双向数据通道。除了本模板被选中来进行读写操作之外，板上的数据总线驱动口和接收口是处在关闭或高阻状态的。

D₇

数据总线(D₇)—和P₁-H上的D₃相同

D₂

" " (D₂)—" " "

D₆

" " (D₆)—" " "

A₁₄

地址总线(A₁₄)—这条地址总线当被启动工作(ENABLED)时，将MPU的程序计数器的输出值传送到本模板。

A₁₃

地址总线(A₁₃)—与在P₁-M上的A₁₄相同

A₁₀

" " (A₁₀)—" " "

A₉

" " (A₉)—" " "

A₆

" " (A₆)—" " "

A₅

" " (A₅)—" " "

A₂

" " (A₂)—" " "

A₁

" " (A₁)—" " "

GND

接地

GND

"

GND

"

+5VDC

+5Vdc—用于本板的逻辑电路

+5VDC

"

3	+5VDC	+5Vdc — 用于本板的逻辑电路
4		不用。
5		不用。
6	R/W	读/写(R/W) — 这是由MPU输出的信号，指示出MPU是执行读操作(高电平)还是执行写操作(低电平)。本信号的通常等待状态是读态(高电平)。另外，当MPU停止工作时，这个信号将处于读态。
7		不用
8		不用
9		不用
10	VUA	有效的用户地址(VUA) — 这个信号指示出在地址总线上的地址是有效的，而且EXORCISER不对EXbug程序寻址。
11	-12VDC	-12Vdc — 用于本板上的存储元件。
12	REFREQ	更新请求(REFREQ) — 有这个信号时，就启动本板上的存储器的存储更新周期。
13	REFGRANT	更新许可(REFGRANT) — 有这个信号时，就指示本板上的存储器进行存储器更新。
14		不用
15		"
16	+12VDC	+12Vdc — 用于本板存储元件。
17		不用
18		不用

19		不用。
20		"
21		"
22		"
23		"
24		"
25		"
26		"
27		"
28		"
29	D ₁	数据总线 (\overline{D}_1) — 与 P ₁ —H 上的 D ₅ 相同
30	\overline{D}_5	" " (\overline{D}_5) "
31	\overline{D}_6	" " (\overline{D}_6) "
32	\overline{D}_7	" " (\overline{D}_7) "
33	A ₅	地址总线 (A ₅) — 与 P ₁ —M 上的 A ₁₄ 相同
34	A ₁₂	" " (A ₁₂) "
35	A ₁₁	" " (A ₁₁) "
36	A ₁₀	" " (A ₁₀) "
37	A ₇	" " (A ₇) "
38	A ₄	" " (A ₄) "
39	A ₃	" " (A ₃) "
40	A ₀	" " (A ₀) "
41	GND	接地
42	GND	"
43	GND	"

2.5 开关位置

在图 1-1 中，可以看出基本储存开关 U20 的位置。利用

这个开关可对本存储矩阵基本的存储地址进行选择。本存储矩阵的基本存储地址是 0000, 4000, 8000 或 C000(十六进制)。

2.6 对本模板进行主/从操作选择时，跨接线的连接

在组成系统时，EXORCISER 可以使用一块或多块 16K 动态 RAM 模板。两种情况下都必须有一块模板被确定为“主”更新板（见 2.6.1），而另外的模板则被确定为“从”更新模板。

2.6.1 作为“主”模板时，跨接线的连接

当 16K 动态 RAM 模板作为“主”更新板时，将其 E₁ 和 E₂ 端子之间用线连接起来。

2.6.2 作为“从”模板时，跨接线的连接。

当 16K 动态 RAM 模板作为“从”更新模板时，将其 E₁ 和 E₂ 端子之间的连接线除去。

2.7 奇偶校验功能

在购买本模板时，可选购具有奇偶校验能力的任选品种（向工厂作特殊定货）。具有这种能力的模板，在对存储口进行写操作时，产生一个偶校验位存入存储中，并在对存储口进行读操作时，对存储字进行奇偶校验，当检测到有奇偶错误时，奇偶电路使奇偶标志置位。使用奇偶电路时，用户要按需要设计他自己的接口电路，以便和模板的奇偶标志位电路连接。

2.7.1 奇偶错复位

用户必须按要求设计好奇偶复位电路，以使奇偶标志位触发 U_{16B} (参看图 3-2) 复位。当系统初始化 和在用户希望使奇偶标志复位的任何时间内，要求该电路产生低电平的与 TTL 兼容的 RESET 信号。要将用户指定的 RESET 信号联接到 E₅ 端子上。

2.7.2 奇偶错监控

用户也要设计自己的奇偶标志监控电路，当本模板检测奇

偶错误时，奇偶标志电路要产生两个与 TTL 兼容的闭锁 (Latched) 信号—PARITY ERROR 和 PARITY ERROR。要把这个奇偶错监控电路的 PARITY ERROR 监控信号和 E₃ 端子联起来，并将 PARITY ERROR 监控信号和 E₄ 端子联起来。

2.8 编程序的考虑

本节的编程考虑只作为对 M6800 EXORCISEY 用户指南的补充，而且只讨论与本模板有关的特殊编程考虑。

2.8.1 对模板编程的考虑

本模板向 EXORCISEY 提供 16,384 个字的接 16K 存储阵列组成的随机存储器。对这个存储阵列，在模板上装有一个开关 U₂₀ 用户可以通过它来选择基本的存储地址。

对于带有奇偶校验的 16K 动态 RAM 模板，如果用户想在他的程序中有奇偶校验子程序，则要求用户自行设计和制造奇偶监控电路和奇偶复位电路，以及编写自己的奇偶校验子程序。

2.8.2 编程步骤

在对用户系统进行程序编写时，用户要先建立一个内存地址分配图，并对系统所用的内存及外部设备分配基本内存地址，用户要按照内存的分配来组成硬件并写程序。表 2-2 是本模板存储块的可能具有的各个基本地址。

- a) 用户先建立存储分配图，和对本模板分配基本的存储地址。
- b) 依据 2.9 节，调整基本存储地址开关，分配基本的存储地址。

表 2-2 本模板的基本存储地址

存储器位置(地址)		开关(U20)	
从 0000	到 3FFF	1(A15)	断开
4000	7FFF	2(A14)	接通

8000	BFFF	接通	断开
C000	FFFF	接通	接通

2.9 安装说明

按下列步骤安装本模板：

a) 将EXORCISER 电源切断。

注意

在电源接通时插入16K 动态RAM 模板
可能会引起板上的元件损坏！

b) 将本模板插入选定的板槽。本模板可以装入
EXORCISER 的14个板槽内的任何一个。

c) 将EXORCISER 的电源接通。

第三章 工作原理

3.1 引言

在本章中提供了描述本模板工作原理的方框图。(图3-1)
图3-2是本模板的原理接线图。

3.2 一般说明

在模板由32个(按图3-2为36个—译者)

MCM6604L-2 n—沟道MOS存储器组成，它向EXORCISEY提供16,384个字节的动态随机存储器阵列。模板上有一个基本地址选择开关，用户可以对这个存储阵列选择基本的存储地址(0000_{16} 、 4000_{16} 、 8000_{16} 或 $C000_{16}$)。本模板利用周期挪用(Cycle Stealing)办法进行存储器更新。

带有偶校验的10K动态RAM模板，可通过特殊定货向工厂定购。

任选的奇偶电路在每次存储器进行写操作时，产生和存入一个偶校验位。并在每次读操作时，将存储器读出的字进行奇偶校验。在检测出奇偶错时，这个电路就将“奇偶错”标志置位。本模板允许用户将特殊设计的线路和奇偶错标志电路接口。

3.3 方框图说明

在每一次存储器操作期间，本模板接收16根地址线($A_0 \sim A_{15}$)信号，一个MENCLK(存储时钟)定时信号，一个VUA(有效的用户地址)信号，R/W(读/写)命令，和一个低电平的REFGNT(更新许可)信号。在存储器读操作时，本模板还要接收来自EXORCISEY MPN 8根数据线($\overline{D}_0 \sim \overline{D}_7$)的信息。

在存储操作时，本模板将6个地址位 $A_0 \sim A_5$ 接到地址多路转换器，其余的 $A_6 \sim A_{15}$ 地址位则接到地址总线接口。当EXORCISEY访问内存时(非更新时间)地址多路转换将它

的六个地址输入耦合到地址总线接口。

地址总线接口电路从行地址选择电路接收一个 \overline{RA} (行地址) 信号，将这十六个地址位锁定。这时，地址总线接口电路则把四个地址位 ($A_{12} - A_{15}$) 和它们的反码接到地址译码口去。地址总线接口电路还要用定时多路转换方式，将 12 个地址线按以下方式接到 16K RAM 存储阵列，此时控制逻辑电路接收到一个高电平的 \overline{CA} (列地址) 信号，并命令地址总线接口电路将行地址位 $A_0 \sim A_5$ 传递到 16K RAM 存储阵列中去，并将其锁定。

(大约延迟 200NS 后，控制逻辑电路接收到一个低电平的 \overline{CA} 信号，并命令地址总线接口电路将列地址位 A_6 到 A_{11} 传递到 16K RAM 存储阵列去，并锁定它们) 这些行和列的地址位是通过同样的 6 条线传递到 16K RAM 存储阵列的。

控制总线接口电路将块输入进行缓冲后，随即把 VUA 信号接到地址译码口，将 R/W 命令和它的反码接到控制逻辑电路，并将 MEMCLK 信号接到“允许写” (Write enable) 电路。这个电路还要将 MEMCLK 信号耦合到行和列地址选择电路。将 REF 信号耦合到地址多路转换口及 16K RAM 存储阵列，并将 \overline{REF} 信号接到更新请求电路、控制逻辑电路、地址译码口以及“允许写” (Write enable) 电路。

地址多路转换口由一个 6 级的顺序计数口和多路转换电路组成，它有二重功能：当 MPU 进行存储操作时，这个电路接收一个低电平的 REF 信号，将 6 个地址位 ($A_0 \sim A_5$) 传递到地址总线接口电路去，在存储口更新操作时，这个电路接收一个高电平的 REF 信号，并把计数口的输出送到地址总线接口电路上去，作为地址位 $A_0 \sim A_5$ 。当更新操作完成后，REF 信号将回复到低电平状态，并使地址多路转

按计数四步进一步，即使地址加一。

数据总线接口电路，在 16K RAM 存储阵列和 EXORCISEY 总线之间，提供一个双向传递数据的通道。任选的奇偶校验电路，用来对 16K RAM 存储块的数据输入输出进行监控。在数据总线接口电路上的驱动口都是三状态控制的口件，其操作由控制逻辑电路来控制。当这些驱动口处于不工作或关断状态时，对各自的总线提供一个高阻抗输出。

奇偶校验电路（任选）用来监视数据在 16K RAM 存储阵列与数据总线之间的传送，并用未指出奇偶错误。本模板设计已经做好了使用户可以在其系统中採用奇偶电路的准备。用户要专门设计一个奇偶电路，以产生 RESET 命令来对奇偶标志位进行监视。在存储口写操作时，奇偶电路产生一个偶校验位。並將这个校验位存到 16K RAM 存储阵列的存储单元中去。在存储口读操作时，奇偶电路即对存储阵列的输出进行偶校验，看是否有偶错误。如果检查出有偶错误，则接收到 WE（允许写）信号时，产生一个低电平的 PARTY ERROR 信号和一个高电平的 PARTY ERROR 信号。

16K 的存储阵列是把所有 MCM 6604 4KX1 的动态存储口组成 4 行 X 8 列的存储阵列。（如用户任选奇偶校验形式，则阵列为 4 行 X 9 列）地址位 A₁₂ 和 A₁₃ 是供在读操作时选择阵列的行—A、B、C、D 用的。參看图 3-2。每个 MCM 6604 口件由 64 行 X 64 列个存储单元所组成，因此需要 12 根地址线来寻址。当采用分时多路转换来寻行地址（6 根地址线）及列地址（6 根地址线）时，这些存储口件仅需要 6 根地址线 ($2^6 = 64$)。对这些口件进行寻址，模板对地址线 A₁₂ 和 A₁₃ 进行译码，以决定读取所有四行口件中的那一行。此时，所有的地址线 A₀ 至 A₅，A₆ 至米（译注：原文此处没有给出，应是 A₁₁）都採用分时多路传送方式来选择已被激励选中的某一行中的 8 个存储元件（如任选奇偶校验则为 9 个）

的行与列。

在 MPU 进行存储器操作时，本模板接受 16 根地址输入和一个低电平的 REF GNT 信号。控制总线接口电路缓冲放大了 REF GNT 信号，并将它送到地址多路转换口去作为 REF。这个 REF 信号允许地址多路转换口将地址位 A₀—A₅ 耦合到地址总线接口电路。地址总线接口电路在接到 RA 信号后，就将地址线 A₁₂—A₁₅ 和它们的反码送往地址译码口。此时控制逻辑电路命令地址总线接口电路将地址位 A₀—A₅ 传送到存储器件去。

地址译码口电路对它的输入进行译码，以决定 MPU 是否对模板的存储阵列寻址。如果 MPU 是对存储阵列寻址，则再决定对存储器件的那一行进行寻址。地址译码口由一个十六进制的基本地址选择开关及一个译码电路组成。这个基本地址选择开关选择存储阵列的基本地址，译码电路则决定什么时候它的存储阵列正在被寻址。当地址译码口决定 MPU 对这块模板进行寻址时，才允许控制逻辑对它的各输入信号进行译码。

在 MEM CLK 信号变成低态后大约 400 ns，行地址选择电路向地址总线接口电路发出 RA 信号，并向地址译码口发出 RAS (行地址存入) 信号。RA 信号把在 EXORCISER 地址总线上的地址送到地址总线接口电路上，而 RAS 信号则命令地址译码口允许已选中的存储器件的行进行工作。地址译码口通过 RASA、RASB、RASC 或 RASD 信号将地址位 A₀—A₅ 送到选择好的存储器的“行地址寄存口”中去。

大约再过 200 ns (即 MEM CLK 信号变低态后 600 ns)，列地址选择电路将一个低电平的 CA (列地址) 信号送到控制逻辑电路。接着控制逻辑电路就命令地址总线接口电路把输入的地址 A₆—A₁₁ 传送到 16K RAM 存储阵列中去。此时列地址选择电路将一个 CAS (列地址存入) 信号送到 16K RAM 存储阵列中去。这个 CAS 信号把地址位 A₆—A₁₁ 送到已选中的存储器件的列地址寄存口。

在存储口读操作时，控制总线接口电路接收一个高电平的 R/W 命令，并将这个信号和它的反码送到控制逻辑电路。当控制逻辑电路被允许工作时，就对其输入进行译码并发出一个 DOE (允许数据输出) 信号到数据总线接口电路和任选的奇偶电路。这个信号允许数据总线接口把存储口里的数据传送到 EXORCISER 总线上去，并命令对所传送的数据进行奇偶校验。在 MEMCLK 信号变成高态以后大约 300ns，“允许写 (write enable) 电路”

送出一个 WE (允许写) 信号到控制逻辑电路和奇偶电路，此时控制逻辑电路发生了一个高电平的 WRITE 信号到 16K RAM 存储阵列。WRITE 信号命令被寻址的存储单元通过数据总线接口电路，传送它的内容到 EXORCISER 的数据总线上去。任选的奇偶电路对被传递的数据进行偶校验，当检查到错误，就产生 PARITY ERROR 信号和 PARITY ERROR 信号

在存储口写操作时，控制总线接口电路接收一个低电平的 R/W 命令，并将这个信号及它的反码送到控制逻辑电路。当控制逻辑电路被地址译码口允许工作时，对其输入信号进行译码，并等待定时信号的输入。正如在存储口读操作时所讨论的那样，这些行和列的地址位被装入到存储口中去。此时，数据总线接口电路把数据位 $D_0 - D_7$ 从 EXORCISER 总线上传送到 16K RAM 存储阵列及任选的奇偶电路。奇偶电路监视这些输入，并将一个偶校验位送入存储阵列。在 MEMCLK 信号变成高态以后，大约 300ns “允许写电路” 就会产生一个 WE 信号，并将这个信号送到奇偶电路及控制逻辑电路。此时因奇偶电路未接收 DOE 信号，故不能对在总线上的数据进行奇偶校验。控制逻辑电路接收到 WE 信号后，产生一个低电平的 WRITE 信号，这个 WRITE 信号命令 16K RAM 存储阵列 把从数据总线接口电路和奇偶电路接收到的数据存