

半导体器件

Banddotiqijian

5G600系列PMOS数字集成电路的设计和应用



上海元件五厂情报资料室

1981·8·重印

1

43921
~~66~~

TN30/43

目 录

编者说明	1
5G600 系列 PMOS 数字集成电路产品索引	3
第〇章 逻辑符号说明	4
第一章 反相器和门电路	7
1-1 PMOS 反相器电路设计	7
1-2 基本逻辑门电路形式	12
1-3 5G600 系列门电路	13
1-4 图腾输出和自举电路	15
第二章 数据选择器	19
2-1 由逻辑电路构成的数据选择器	19
2-2 5 传送门	24
2-3 8MOS 模拟开关	29
第三章 触发器	32
3-1 触发器类型	32
3-2 MOS 触发器电路形式	38
3-3 5G600 系列触发器	53
3-4 触发器应用	58
第四章 译码器	65
4-1 2-10 进制—10 进制译码器	65
4-2 “最小项”译码器的应用	72
4-3 2-10 进制—8 段荧光数码管译码器	74
4-4 2 进制/2-10 进制—2-10 进制/2 进制变换器	84
4-5 10 进制—2-10 进制变换器	101
第五章 算术元件	105
5-1 4 异或(非)门	105
5-2 异或门在逻辑电路中应用	110
5-3 4 位并行全加器	121
5-4 并行加减运算电路的实践	127
5-5 2 进制全加减器	135
5-6 4 位数字比较器	139
第六章 计数器	150
6-1 波纹计数器	150
6-2 同步计数器	155
6-3 12 级 2 进制计数器	158

6-4	2-10 进制/2 进制加法同步计数器	162
6-5	可预置数 2-10 进制/2 进制可逆同步计数器	174
6-6	可预置数 2-10 进制 1/N 计数器	187
6-7	N 进制加法同步计数器	197
6-8	十进制计数器/分配器	205
6-9	4 位计数-门锁-译码器	213
第七章	移位寄存器	219
7-1	移位寄存器的基本逻辑功能	219
7-2	5G600 系列移位寄存器	222
7-3	移位寄存器的应用	225
第八章	其他逻辑电路	234
8-1	2-10 进制系数乘法器	234
8-2	2 单稳态多谐振荡器	246
结束语		269
后记		270
附录 1	5G 613 逻辑图	271
附录 2	5G 636 逻辑图	271
附录 3	5G 657 逻辑图	272
附录 4	5G 600 系列产品管脚排列图	275

编者说明

5G600系列 PMOS 数字集成电路是我厂1974年试制生产的5G500系列的定型产品。近半年来,5G500系列产品经过有关整机单位的考核鉴定,以及工厂小批量生产的实践,我们认为5G500系列 PMOS 数字集成电路的逻辑和电路设计基本上能够适应当前工农业生产发展对电子元件的需要。根据国内实际情况,以及P沟道增强型MOS电路工艺简单,集成度高,成本低廉的特点发展PMOS数字集成电路系列产品是合适的是及时的。但是5G500系列产品,在逻辑设计方面,有些还不够严密,在电路设计方面有些还没有统一,因此有必要进行补充和完善,以达到设计和生产定型。对于改进的5G500系列产品,我们重新命名为5G600系列 PMOS 数字集成电路,以避免混淆。(参阅新旧型号对照表)。

5G600系列 PMOS 数字集成电路的逻辑设计基本上是仿照TTL或COS/MOS中规模集成电路产品进行的。根据“洋为中用”的教导,我们对TTL电路SN54/74系列和COS/MOS电路CD4000、MC14000系列中典型产品进行逻辑设计分析。由于PMOS电路速度的限制,因此在PMOS电路所能应用的范围内,我们暂选取30余种电路汇编成5G600系列。和5G600系列逻辑相对应的TTL或COS/MOS电路产品型号,以及对5G500系列逻辑改进之处将分别在各章节加以说明。

5G600系列 PMOS 数字集成电路的电路设计是根据5G500系列电路实践基础上加以总结定型的。就一般情况而言,最基本的逻辑单元是反相器(包括门电路)和触发器。例如,组合逻辑电路通常是由门电路实现的,时序逻辑电路则由门电路加上触发器所组成。因此5G600系列的电路设计将着重在第一章和第三章中加以讨论。从标准化角度考虑,5G600系列产品中电路形式以及电路参量的设计考虑力求统一。

为了帮助理解5G600系列产品的逻辑功能,在每类产品说明的最后,列出了某些典型应用电路。这些应用电路多数是通过5G500系列产品实践,也有些是介绍TTL或COS/MOS产品的实用电路,只要适当改变逻辑电平,对于5G600系列PMOS电路同样是适用的。由于某些原因,有关整机单位的实际应用电路和整机逻辑,本册内没有编入,我们希望在下次修订时得到补充。

根据5G500系列的生产实践,我们把5G600系列产品分为八大类,包括了各种通用的逻辑单元和逻辑部件产品,这些数字集成电路产品适用于工业控制,仪器仪表和数字显示,自动化设备装置,电子医疗设备,数据处理装置,计算机输出设备,台式计算机,数字电子钟表等等。5G600系列是这样分类的:

- 5G60类 门电路和反相器
- 5G61类 数据选择器
- 5G62类 触发器
- 5G63类 译码器
- 5G64类 算术元件
- 5G65类 计数器

5G66 类 移位寄存器

5G67 类 其他逻辑电路。

本册内介绍的 5G600 系列产品基本上属于中规模集成电路 (MSI) 和小规模集成电路 (SSI) 范畴, 同时工作频率的范围能扩展到直流。对于 PMOS 的动态逻辑电路, 例如: 动态移位寄存器 (DSR), 以及各种专用 PMOS 集成电路, 例如: 台式计算器等将以其他形式给予介绍。至于大规模集成电路 (LSI), 例如唯读存储器 (ROM), 随机存取存储器 (RAM), 和通用计数器 (DVM, DMM) 等等我们不准备再纳入 5G600 系列之中。

本册内讨论的 5G600 系列 PMOS 数字集成电路逻辑分析, 电路设计和应用说明, 同样适用于 5G500 系列产品, 因此也是 5G500 系列 PMOS 数字集成电路产品手册的补充说明。本册内没有包括 5G600 系列产品的电参数一览表和管腿排列, 请参阅我厂产品手册内容。在 5G600 系列设计和生产定型之前, 电参数一览表可参考 5G500 系列产品手册, 管腿排列将与产品同时提供。

对本册内容的意见和要求, 请读者向我厂生产组直接联系。

1975 年 3 月 MOS 电路小组

5G600 系列 PMOS 数字集成电路产品索引

(附新旧型号对照表)

类 别	产 品 名 称	5G600 系列 型号	相当于 5G500 系列 型号
5G60 门电路	4×3 与非门	5G601	5G501
	4×3 与非门(图腾柱输出)	5G601A	5G501
	4×3 或非门	5G602	—
	2×5 与门+2 反相器	5G603	5G556
	2×5 或门+2 反相器	5G604	—
	8 反相器	5G605	5G567
	可扩展 2 与或非门+2 反相器	5G606	5G559
5G61 数据选择器	5 传送门	5G611	5G579
	8MOS 模拟开关	5G612	—
5G62 触发器	2D 型触发器	5G621	5G552
	2JK 型触发器	5G622	5G561
	6D 门锁	5G623	5G570
5G63 译码器	2-10 进制—10 进制译码器	5G631	5G553
	2-10 进制—荧光 8 段数码管译码器	5G632	5G557
	2 进制—2-10 进制变换器	5G633	5G571
	2-10 进制—2 进制变换器	5G634	5G575
	10 进制—2-10 进制变换器	5G635	5G551
5G64 算术元件	4 异或门	5G641	5G554
	4 位全加器	5G642	—
	2 进制全加/减器	5G643	5G569
	4 位数字比较器	5G644	5G573
5G65 计数器	12 级 2 进制计数器	5G651	5G560
	双 2-10 进制同步计数器	5G652	5G572
	双 2 进制同步计数器	5G653	5G572
	可预置数 2-10 进制可逆同步计数器	5G654	5G563
	可预置数 2 进制可逆同步计数器	5G655	5G576
	可预置数 2-10 进制 1/N 计数器	5G656	5G565
	N 进制同步计数器	5G657	5G572
	+ 进制计数器/分配器	5G658	5G574
	4 位计数-门锁-译码器	5G659	—
5G66 移位寄存器	12 位串行输入/并行输出移位寄存器	5G661	5G555
	4 位通用移位寄存器	5G662	5G562
5G67 其他	2-10 进制系数乘法器	5G671	5G566
	2 单稳态多谐振荡器	5G672	—

注：产品索引包括本册内讨论的 5G600 系列 PMOS 数字集成电路。5G600 系列生产产品种以我厂产品手册为准。

第〇章 逻辑符号说明

5G600 系列 PMOS 数字集成电路采用正逻辑设计。因此 PMOS 电路的逻辑能够直接和 TTL 电路或 COS/MOS 电路相对应。

所谓正负逻辑是指逻辑电平与电压的不同对应关系。图 0-1 表明同一种逻辑动作的二种不同表示方式:




图 0-1

当两输入为高电平,假若将高电平与逻辑“1”电平相对应,则输出为高电平的逻辑功能为与(AND)的逻辑关系;相反,当两输入为高电平,假若将高电平与逻辑“0”电平对应,则输出为高电平的逻辑功能为或(OR)的逻辑关系。前者称为正逻辑(有效“高”),而后者则称为负逻辑(有效“低”)。

PMOS 数字集成电路由负电源电压偏置工作,因此正逻辑设计意味着逻辑“1”对应高电平(接近地电平或零伏),而逻辑“0”对应低电平(接近电源电压值)。

“〇”表示负逻辑的记号。正负逻辑符号能够相互变换,图 0-2 表明与非门和或非门的两种表示方式:

利用上述逻辑符号表示法,则能够根据逻辑等效进行逻辑网络的变换,从而简化逻辑设




图 0-2

计,同时能更直观地进行逻辑分析。

例如,图 0-3 与非门逻辑网络的分析,通过逻辑符号变换能够很快得到:

$$X = (\bar{A} + \bar{B})\bar{C} + C(D + \bar{E}) + F$$














图 0-3

在 5G600 系列 PMOS 数字集成电路中,由于国内标准化逻辑符号尚未正式颁布。因此暂时采用 MII 记号,小圈“0”表示逻辑“0”(有效低)状态动作。

逻辑功能	逻辑符号	逻辑代数式
非 (NOT)		$Y = \bar{A}$
与 (AND)		$Y = A \cdot B \cdot C$
或 (OR)		$Y = A + B + C$
与非 (NAND)		$Y = \overline{A \cdot B \cdot C}$
或非 (NOR)		$Y = \overline{A + B + C}$
异或 (EXOR)		$Y = A\bar{B} + \bar{A}B$ $= A \oplus B$
异或非 (EXNOR)		$Y = AB + \bar{A}\bar{B}$ $= A \odot B$
RS 触发器		
D 触发器		
JK 触发器		

第一章 反相器和门电路

最基本的 MOS 逻辑电路是执行逻辑“非”功能的门电路。这种电路输入和输出之间信号极性相反,因此通常称为反相器。每个反相器包括负载器件和驱动器件。

PMOS 电路是指由 P 沟道增强型 MOS 晶体管作为驱动器件的逻辑电路。在逻辑电路中,驱动器件不能选择耗尽型 MOS 晶体管,因为在直接耦合级之间不能实现电压极性匹配。

PMOS 电路的负载器件可以有四种不同形式,如图 1-1 所示。




图 1-1 基本 PMOS 反相器电路

在 5G600 系列中,所有中间级反相器电路采用 P 沟道增强型晶体管(饱和区)负载,而输出级反相器电路,除(b)以外,还采用电阻负载,我们将在本章讨论这两种电路形式的反相器设计。

5G600 系列的门电路和反相器,从逻辑功能上分类有:

- ① “非”门逻辑电路
- ② “与”门逻辑电路
- ③ “或”门逻辑电路
- ④ “与非”门逻辑电路
- ⑤ “或非”门逻辑电路
- ⑥ “与或非”门逻辑电路

如果将这些门电路和反相器从输出电路分类,则可分为:

- ① 倒相级输出
- ② 图腾柱输出
- ③ 漏开路输出。

1-1 PMOS 反相器电路设计

MOS 反相器的输入和输出特性能够确定电路级联驱动的工作点,因此具有噪声容限的

转移特性曲线是反相器电路的重要设计依据。

图 1-2 表示三个级联在一起的简单倒相器。假定三个倒相器的输出级相同，负载也相同，则三个倒相器可以用相同的转移特性曲线表示。




图 1-2 用来定义噪声容限的电路

噪声容限的定义是使工作点进入高增益过渡区所需的电压。倒相器 No. 3 (截止倒相器) 的噪声容限就是 T_3 的阈值电压和 T_2 的导通电压之差。换句话说，噪声容限是在 T_3 的栅极上所加的正常电压 (即 T_2 的 V_{ON}) 外，使 T_3 开始导通所需附加的电压，此时倒相器工作状态进入过渡区，因此，噪声容限是 $V_T - V_{ON}$ ，如图 1-3 所示。




图 1-3 说明噪声容限的反相器转移特性曲线

对于倒相器 No. 2, 由图可见, 电源电压减去倒相器 No. 1 的负载阈值电压就是驱动导通倒相器的输入电压。这个驱动电压与高增益过渡区边缘的电压之差, 就是导通倒相器的噪声容限。

因此要设计一个高抗干扰度的反相器, 必须考虑下述设计参量:

- ① 阈值电压, 对于增强型 MOS 晶体管, 通常也称为开启电压 V_T ;
- ② 导通电压, 用电参数术语, 称为输出高电平 V_{OH} ;
- ③ 截止电压, 用电参数术语, 称为输出低电平 V_{OL} ; 以及
- ④ 电压增益。

增强型 MOS 晶体管的阈值电压由工艺条件所决定, 改变衬底材料电阻率, 晶向, 栅氧化层厚度等能调整不同的阈值电压数值。对于 5G600 系列电路, 根据电参数指标要求, 阈值电压控制在 4V 到 5V, 即:

$$-V_T = 4 \sim 5V$$

电源电压通常为开启电压的 4~6 倍, 这是噪声容限所决定的经验数据。根据电源系列化的要求, 5G600 系列电路的电源电压 V_{DD} 选取为:

$$-V_{DD} = 24V$$

这样, 很快能得到截止反相器的输出电压, 即输出低电平 V_{OL}

$$V_{OL} = V_{DD} - V_T'$$

V_T' 是负载 MOS 晶体管的开启电压。必须注意到, 在 MOS 集成电路中, 负载管的衬底不是连接到源, 而是连接到地, 也即说负载管的源和衬底具有一定的电位差, 衬底的反向偏置, 将引起阈值电压的附加考虑, 这通常称为背面栅调制效应。由于背面栅调制效应, 当反相器截止时负载管的开启电压等于

$$V_T' = V_T + \Delta V_T$$

ΔV_T 对于 5G600 系列设计大致上在 $-2.5V$ 左右。考虑到驱动 MOS 晶体管 PN 结反向漏电流的影响, 因此通常输出低电平是:

$$-V_{OL} = 16 \sim 17V$$

静态转移特性曲线, 可以用归一化标尺画出。图 1-4 是归一化的转移特性曲线。

从数学上能够推导, 转移特性曲线中高增益过渡区的电压增益, 也即曲线的斜率等于:


$$\frac{dV_{out}}{dV_{in}} = -\sqrt{\frac{\beta_D}{\beta_L}} = -\sqrt{\frac{(W/L)_D}{(W/L)_L}}$$

式中: β_D 是驱动器件的增益常数, β_L 是负载器件的增益常数, $\beta = \frac{W \epsilon_{ox} \mu_p}{L t_{ox}}$ 。

很明显电压增益正比于驱动器件和负载器件的宽长比之比。 $\beta_R = \beta_D / \beta_L$ 愈大, 则导通倒相器的抗干扰度愈高。这样, 从导通倒相器的噪声容限能确定反相器电路的重要设计指标 β_R , 或者讲确定驱动器件和负载器件的宽长比之比。

但是, 噪声容限的实际限制不是导通倒相器而是截止倒相器。因此最终决定 β_R 的是导通倒相器的输出电压, 即输出高电平 V_{OH} 。

当驱动管导通时, 反相器的输出高电平决定于负载管等效电阻和驱动管等效电阻之比, 从数学上可以近似证明工作于饱和区的负载管等效电阻是:



$$R_L = \frac{2}{g_{mL}}$$

而工作于三极管区的驱动器件等效电阻是:

$$R_D = \frac{1}{g_{mD}}$$

式中, g_m 是 MOS 晶体管的跨导, 定义为 $g_m = \beta(V_G - V_T)$ 。

因此输出高电平 V_{OH} 可以得到:

$$V_{OH} = (V_{DD} - V_T) \cdot \frac{g_{mL}}{g_{mL} + 2g_{mD}}$$

$$\approx \frac{1}{2} \frac{g_{mL}}{g_{mD}} (V_{DD} - V_T)$$

显然, 输出高电平反比于 β_n , 换句话说, 要获得尽可能大的噪声容限, 必须使驱动器件和负载器件的宽长比之比足够大。

对于 5G600 系列反相器和门电路, 输出级的宽长比设计是 $\beta_n = \frac{(W/L)_n}{(W/L)_l} = 25$, 因此我们能从上述理论公式近似求得:



$$-V_{OH} = \frac{1}{2} \cdot \frac{1}{25} \cdot \frac{(24V - 4V)}{(17V - 4V)} \cdot (24V - 4V) \approx 0.6V$$

可以看到, 5G600 系列反相器和门电路设计的噪声容限在 3V 以上。

从上所述, 由反相器的静态特性确定了 MOS 晶体管的阈值电压, 电源电压以及驱动器件和负载器件的宽长比之比。下面将讨论由反相器的动态特性确定负载器件的宽长比, 这样就能最终完成反相器电路的设计。

由 β_n 值可以确定, 驱动器件的导通电阻远小于负载器件等效电阻, 因此下面讨论负载器件的瞬态响应, 因为反相器输出的下降沿是决定开关速度的限制因素。

如图 1-5 所示, MOS 负载器件等效是一个可变电阻。驱动管首先导通, 使 C_L 完全放



(c) 迭加在驱动器件特性上的 MOS 负载线
图 1-5 用于饱和区分析的负载开关时间电路

电, 然后使驱动管截止, MOS 负载管便向 C_L 充电。充电电流不是常数, 实际上是 C_L 上电压的函数, 随着充电时间增加, 充电电流越来越小。

从数学上能推导输出电压由 10% 下降到 90% 所需的时间, 即下降时间近似为,

$$t_f \approx 18\tau, \quad \tau = C/g_{mL}$$

式中 g_m 是负载器件的跨导, C 是负载电容。

显然, 严格计算开关时间是困难的, 但我们可以代入数据估计开关时间的数量级。

可以用一个很敏感的参量 I_{D50} 来加以说明, I_{D50} 定义为当反相器导通时, 流过负载管的静态电流。不同的负载管宽长比设计, 将对应不同的 I_{D50} 。可以定性理解, I_{D50} 愈大, 则开关时间愈短。对于 5G600 系列电路, 当负载管的宽长比设计为 $W/L=1$ 时, I_{D50} 大致是:

$$I_{D50} = 400 \sim 500 \mu A$$

换句话说讲, MOS 负载管的等效电阻大致是 $50k \sim 60k \Omega$ 。

假若我们用这个等效电阻代入, 并假定负载电容是 $10pF$, 则

$$\tau = 50 \times 10^3 \times 10 \times 10^{-12} = 0.5 \mu\text{s}$$

$$t_f \approx 18\tau \approx 10 \mu\text{s}$$

因此, 5G600 系列 PMOS 电路的工作频率通常是 100kc/s 数量级。

以上, 我们介绍了 PMOS 反相器的一般设计规律, 并提出了 5G600 系列电路的设计参量范围。对于中间级和输出级电路的详细设计计算, 请读者参阅有关的 MOS 电路设计手册。

1-2 基本逻辑门电路形式

5G600 系列采用正逻辑设计。也即说输入或输出的高电平, 对应逻辑“1”; 而输入或输出的低电平, 对应逻辑“0”。

两种最基本的电路形式是与非门和或非门。

图 1-6 示出用正逻辑表示的 MOS 与非门和或非门电路形式。可以看到, 对于与非门电路, MOS 驱动管以并联方式工作。而对于或非门, MOS 驱动管则以串联方式工作。因此对于同样的驱动管导通电阻, 或非门驱动管的宽长比 $(W/L)_D$ 必须是与非门驱动管的两倍; 同时对于串联方式工作, 由于背面栅调制效应, 每个输入驱动管的阈值电压和跨导值各不相同。由于这二个原因, 当输入端数增加时, 或非门的电路设计将变得实际上不可能。因此, 在 5G600 系列电路设计中, 我们将以并联方式工作的与非门电路作为最基本的逻辑门电路形式考虑, 而以串联方式工作的或非门电路, 输入端数被限制在二个以下。




图 1-6 MOS 门电路形式和对应的真值表

1-3 5G600 系列门电路

5G60 类门电路和反相器包括 6 个品种, 它们是:

5G601 4×3 与非门

5G602 4×3 或非门

5G603 2×5 与门+2 反相器

5G604 2×5 或门+2 反相器

5G605 8 反相器

5G606 可扩展 2 与或非门+2 反相器。

下面列出门电路的逻辑符号和电路图, (图1-7—图1-12)。




图 1-7

5G602

$$Y = \overline{A+B+C}$$




图 1-8

5G603




图 1-9

5G604






图 1-10