

计算机辅助设计的初步实践

成都电讯工程学院102教研室 1974·6

一、引言

1971年秋，曾在该院小型计算机441B上试搞了一些“计算机辅助设计”性质的工依。现将其中曾实际应用于某专用计算机设计中的有关部分简介如下。

二、插件安置

1. 插件安置任务：

当有了逻辑图，并划好插件之后，若已知机架的几何尺寸与结构，下一步就是把各插件安排到机架上适当位置上。为此曾编了两个程序，分别称之为《安置(1)》及《安置(2)》。

《安置(1)》的任务是把插件依初步的安置，它模拟了逐个挂出插件向机架上空间位置一一安放的过程。《安置(2)》的任务则是在《安置(1)》的工作成果的基础上，用对换法加以改进，指导思想是尽量使底板上连线的总长度最短。

2. 原始资料：

为使上述两程序得以运行，必须向它们提供如下的“原始资料”：

(1) 机架的结构数据：其中包括一张可用的插座的行列号表，以及一个按插座的行列号调用其又一子程序的子程序。

(2) 每一插件与其他插件的逻辑联系：由于441B计算机无文字输入功能，且内存容量有限，为了节省存贮时间并避开文字输入问题，采用如下的编号方法。每一插件在逻辑图上都被赋以一“逻辑符号”。逻辑图上各插件之间每一条联线也编以一“线号”。为了方便起见，线号通常是以向该线输出讯号的输出端来命名。所以，第23号插件的第12脚输出头所连的那一条线的线号就是‘1223’。对每一插件的每一插脚，都用列表方式标明它是与哪一线相连(如果线号为0000，就表示该脚空而未用)。

每一个件都有一张这样的表，称为“对外联系表”，把所有这些表都送进计算机，就相当于把各部件在逻辑图中所处位置及相互间联系都告知了计算机。

3、《安置(1)》的工作步骤：

(1) 首先由设计人员对少或具有特殊要求的插件插入位置。例如，少易发热易大的插件应放在机架上方或通风良好之处；有些与其他机架或外界联系较多的插件应放在边上，以供机架间电缆长度减少，省之。

(2) 从上述插件作为“种子”，从剩下未安置的插件中任选一个出来，逐一地往机架上各空间的插座进行“试安置”。每“试安置”一次，便计数一下，由于增加了这一插件之后，机架时底板上连线的总长度增加了多少（也就是该插件与原有“种子”插件之间的各条连线长度之和为多少）。

把每一空插座都试过一次之后，经过比较，便可得知，如果下一次真的要把这个插件安到机架上去的话，应该安在哪个位置上才能使线长的增加量为最少。

譬如说，若以36号插件为试验对象，把光逐一插进机架上所有空插座之后，发现在插座第203号插座（第二排，第三列）上的，增加的线长为最少，且为31cm；就将这些数据记入表中：

插件名	插座位置	线长增量 (cm)
36	203	31

对每一个剩下尚未安置的“非种子”插件，都把上述工作做一遍，这样便可得到一张表。

譬如说，在某一时刻，剩下的非种子插件共有5块，其逻辑序号与试插结果如下：

插件名	插座位置	线长增量 (cm)
36	203	31
42	206	5
18	304	42
25	516	18
74	119	6

以上的表说明，在全部非种子插件中，第18号插件最“难”安置，因为无论你把它放在哪一个空向插座上，都小能以它所带来的

线长增加量比其他的零件少。

《安置(1)》采取“先难后易”的办法来选择下一步应正式安置的零件。在上例中，也就是选第18号零件，把它正式安排到304插座上。理由是，如果不优先照顾“难”以安置的零件，那么越到后来，多余的插座，也即选择的余地就越少；这样安排更加“难”安置。

(3) 每正式安置一个零件之后，就把它作为新的“种子”零件。然后对剩下的非种子零件重复上述第(2)步过程。直到所有零件都安排完毕为止，最后便得到一张有关全部零件的位置初步安置表。至此，《安置(1)》的任务便告完成。

(4) 《安置(2)》的工作步骤：

由《安置(1)》运行所测结果，还可进一步用“对换法”加以改进，其主要做法如下：

以底板上某一零件作为“对象”。把底板上除由人工指定位置不准变动者外的其余零件逐一与它试行对换位置，并计算对换之后能否使底板接线长度有所减少；若能减少，减少多少？然后从中选出能使接线长度减少最多的那个零件与之“正式对换”。

让底板上所有零件（除由人工指定位置不准变动者以外）都轮流充当一次“对象”，并按上法处理一次，^{这个过程叫做“一遍”}。每处理完一遍要总结一下，经过这一遍以后，接线总长度减少了多少，并打印出来，供操作人员参考。一般情况下，处理过两三遍之后，接线总长度便基本稳定下来，《安置(2)》的工作便可不再进行。

由上可知，《安置(2)》是以迭代方法逐步寻找零件分布状况的最佳值，但这样求出的力量“局部性的极值”。如果零件初始布置情况不好，《安置(2)》所能获得的改进亦是有限的。这就是为什么要预先用《安置(1)》求得一个较好布置的理由。

另外，为了增加迭代过程收敛的概率与速度，在《安置(2)》中是按照零件对外联系的密切程度来确定各零件充当“对象”的先后次序。也即，首先统计与每一零件有线相连的“端点”的数目。这一数目越大，表示它与外介的逻辑联系越密切。把各零件按这一目的递减次序排成一个“至变性顺序表”，在每一遍处理过程中，先选用“最至变”的零件充当“对象”，然后依次类

推。

5. 《安置》程序的使用结果

将上述《安置》程序实际试用于某专用机，由于 441B 内存容量有限，每次仅可处理 90 个以下的 44 芯插件。将最后精炼出的连线总长度与原先人工布置插件或所称出的连线总长度比较，前者大约比后者减少 5~10% 左右。该机的插件是按逻辑功能划分的；因此人工布置插件较易获得合理的状况。如果插件是按照尽量减少品种的原则划分，或者将上述程序应用于小电路卡壳在中型底板上的安置问题，可能效果更显著一点。

上述《安置》程序的主要问题是计算时间太长。为了加快速度，在估计一条连线的长度时，不是精确地把各折线段长度相加，而是用英“广袤”（也即颜色含本连线在内的最小长方形的两边之和）来代替。采用这种方法后，用《安置(1)》处理一批 90 个插件约需一到两个小时（视由人工确定“种子”插件的数目多少而定）；而用《安置(2)》处理一遍则需 20 分钟左右。

三 排线程序

有了体现逻辑图的原始资料，又通过《安置》程序获得了插牛车机架上的安置情况，下一步便是排出接线表。这就是《排线》程序的任务。

《排线》程序进行工作的步骤如下：

(1) 按一定次序逐条找出一些线，比如说，从 0101 号线（第 1 号插件的第 1 号引出头所连的那根线）开始，到“原始资料”中去查找，看：有哪些插头是与本线相连。一一记至一张表中。

(2) 再根据各插件的安置位置以及机架几何尺寸标出以上各点的 X、Y 坐标。

(3) 下一步是以一定步线方式把这些

该专用机主频为 4 MC，采用中速 TTL 电路，上升时间为 20ns 以上，因此机架内部走线毋需考虑放射形结构，只要求电气上彼此连通即可。

若被连的点数为 n，且把任意两点相连的一段线叫做一个“线”

段”，则一共可以有 $n(n-1)/2$ 种线段。现在的问题是如何从这些线段中选出 $(n-1)$ 根来，使得：

- a) 这几点被连成一气；且
- b) 每一点上的线段数不超过规定的差额 γ （这是为了避免焊接时的困难）；

c) 且满足 a)、b) 两条件的前提下，伙线的总长为最短。

若无条件 b)，上述问题在理论上是有严格完满的答案的。加上条件 b) 之后，这一问题在理论上尚无彻底的解决方法（除非采用穷举法，但这样做计算时间太长，实际上无法实现）。然而条件 b) 在工程上是常见的，并且规定限制 $\gamma \leq 2$ 。对于这一问题，《排线程序》采取了一种比较简单的做法如下：

(1) 首先称出所有可能的 $n(n-1)/2$ 种线段，记下它们的端点及长度，并按长度由短到长地排队。叫做“候选线段表”。

(2) 从中选出最短的一条线段，作为“种子”，进入“已选线段表”中，把它的两个端点记入“已联结点表”中。在“候选线段表”中则又去该线段。

(3) 对剩下的“候选线段表”从上至下的逐一审查各线段。这时共有三种情况：

a. 如果该线段的两个端点均已生“已联结点表”中，说明该线段是冗余的，把它又去掉，继续审查下一线段。

b. 如果该线段的两个端点均不在“已联结点表”中，则暂时不理它，继续审查下一线段。

c. 如果该线段有一端点已在“已联结点表”中，而另一端点不在。则说明该线段已有一端与“种子”相连。这时就要进一步审查该端点上已有的“被选线段”的数目是否大于 γ 。若已经大于 γ ，说明该点上的线段数已经“满员”不允许再把新的线段连上去。因此仍应继续审查下一线段。若该端点上已有“被选线段”的数目小于 γ ，就允许把该线段作为新的种子线段合进表，即回到步骤(2)，然后进入步骤(3)，重新从头开始审查“候选线段表”。

如此周而复始地，以“种子”线组不断壮大起来，直至所有的点均被连成一气为止。

(4) 根据以上结果编制排线表。排线表中应给出各线段的起点、终点，线段长短（改善线段松弛度或直接放长），是否应用双粗线（若线长超过了 70 厘米），同时还要附带统计每一条线所驱动的负载数，若超过规定值，应打印出特殊标志符。

这些内容经过编辑排版，以一定格式在电热式打印机上分页打印出来，印出结果的一部分样本如下图所示（图1）。

排线程序实际投入使用的效果较好，实践证明，只要“统

LIAN XIAN BIAO		-032-
[161d]	54CM	QD=7 FZ=1
S 21)	605A10—1d)	906A14 54CM
[101d]	124CM	QD=6 FZ=4
S 9)	717B7—5)	718A16 7CM
S 22)	606A10—9)	717B17 51CM
S 5d)	801B18—22)	606A10. 39CM
S 5d)	801B18—1d)	906B21 27CM
[0123]	21CM	QD=3 FZ=4 XXXX
	23)	709A19

注)：[161d]表示“线号”，由第 1d 号插件第 16 引出头所驱动。

QD=7 表示驱动该线的插件对外负载能力为 7 宁门。

FZ=1 表示除驱动该线的插件外，实际接到该线上的负载能力为 1 宁门。

XXXX 表示该线负载能力超过了驱动能力，应修改逻辑图后重新计算。

21) 605A10 表示第 21 号插件（其位置在第 6 排第 05 列）的 A10 脚。

S 表示该线应使用双扭线。

图 1 排线表样本

始资料”正确，排出的线表未发现有错误。并且无论修改逻辑图或者更改插件位置，只须在“原始资料”中作一次修改，然后上机至排线表（排 90 个 24 线插件的接线表约化做十多分钟，主要是排版及打印时间）即可。另外在实际焊接时，可以预先按设计出的长短准备好导线，不需临时比量，因而提高了效率。

尚待改进的一个问题是否能确定走线方式的方法，若每一焊点上允许焊接的线条数不限制，则上述计算可保证排出的走线方

法一应该是最短的。但若Y规定不得超过1，则有下列场合得出的连接方式明显地不合理。在焊接具有二百条44芯插座的机架工作时，曾由焊接人员发现过一起这种情况。

(II) 逻辑模拟

1. 线路的描述：

“逻辑模拟”的目的 是：将已设计好的逻辑线路（组合的或时序的），用某种语言加以描述，送上计算机去模拟其动作情况，并把结果以适当的格式（表格、波形图）输出，供设计者检查是否达到了预期的目的。这样便可在实际装焊线路之前纠正逻辑设计中的错误。

表一、元件编译

编号	元件型号
00	常0
01	或门
02	与门
03	非加0
04	与一或门
⋮	⋮
20	常1
21	或非
22	与非
23	符合线路
24	与一或一非门
⋮	⋮
10	RS 触发0
11	丁 触发0
12	由0型触发0组成之寄存0
13	带与一或门之单个D触发0
⋮	⋮
19	搬移

(XX为两位十六进制，不同)。

结合441B计算机的具体情况，特别是没有文字输入（仅能进入0……9, A, B, C, D, E, F及；号），设计了如下简单的语言块线路描述之用：

1) 将盖尔逻辑线路划分成若干“逻辑页”，页号用两位十六进制表示（可从00~3E），每页数不能超过63。

2) 每一逻辑页中可容纳若干逻辑元件。元件数可多可少，但其页数之总和不能超过63。其编号从01开始，最大不能超过3F。

3) 语言的基本单位是“词”。词类有四种类别：

DXX；意为“第XX页逻辑图中内卷如下”。

Fxx：意为“下一节元件是第xx型元件”，各种型号元件编码方法如表1所示。

Exx：意为“以下输入头来自第xx页”。


Cxx：意为“某页的第xx号输出头”。

4) 每一元件的类型及其与其他元件之联系，用一串“词”来表示。第一个“词”必须是说明该元件类型之词，其后之词则说明该元的输入头上连到何处。


5) 000为顺序“与”的编码，用来分隔“与一或”类（或“与”类）元件中各“与（或）”门之输入头。D3为“全文完”之编码。

6) 第0页的第1号输出头用来代表“时钟”讯号。它由一个“搬进”元件来代替，“搬进”元件之输出值不受其他元件之影响，但可由“外部”来设置。


作为一例，下面画出了一个逻辑图及其实对应的语言描述：



第一页



第二页



第四页

第一页 D型
寄存器 时 钟 B C
D01; F12; E00, C01 E01:003, C05
P·R·S
E02; C05;

第二页 与或非 A B
D02; F24; E01, C01; C03 000

A	B
C02; C04;	
非	
F22; C01; E04; C01,	
与	
F02; C01, C02,	
或	
F02; C02; E04; C01;	
F01; C03; C04;	

第四页 与 A B C 搬进
D04 F02; E01; C02 W3, C05; E04; C02, F1f
搬进
F1f 000:




图 2

第5页 与非
D05: F22; C06; C04; E00; C03;
与非
F22; C01; C03;
与非3 时钟
F22; C02; E00; C01;
与非4 时钟
F22; C03; C01; E00; C01;
与非5
F22; C03; C06;
与非6
F22; C04; C05;

第0页 与非(时钟)
D00: F1f; 000;
常1
F20: 000;
全空
D3F:

2. 模拟方法：

进行模拟时，做了如下的一个简化的假设，即：所有元件，从它的任一输入端到它的任一输出端的延迟均是相同的，并等于 t_d 。

基于以上假设，就可用一非常简单的方法来模拟线路的动作情况：

1) 对每个元件的每一输出头，用一个二进位来表示它当前的布尔值。逻辑线路中所有这些当前布尔值的全部存放在双芯存储器中某一区域中，称之为今区。

2) 对每个元件的每一输出头，用一个二进位来表示（经过时间 t_d 后）它下一次应取的布尔值。所有这些布尔值的全部也集中在双芯存储器中某一区中，称为后区。

3) 模拟的过程就是逐句阅读“线路描述语言”，对每一个元件，首先按其输入信号的来源，到今区中找出对应的“当前布尔值”。然后根据元件的类型输入对应的“元件分析程序”，输出其下一次的输出布尔值；并存入后区中相应位置。

4) 对“线路描述语言”全部读完一遍（也就是对线路中所

输出件都处理一遍)之后, 就把多区与几区的内容相比较, 若两者完全相同, 就说明线路已经完全稳定。

若各区并不全同, 就说明线路尚未稳定, 应进行“新陈代谢”, 即就是放弃各区中先有内容, 而以各区中内容顶替之。

5) 对于时序线路, 有一宁“时钟”讯号交替地在 0.1 两种布尔值间来回变化。产生交替的方式有如下两种, 可在控制台上用开关进行选择:

- 每当线路完全稳定后, 就进行交替。
- 每隔一个固定时间间隔(不需线路稳定与否), 就进行交替。

3. 模拟结果的输出:

对逻辑线路模拟的结果可以用下列表的方式输出, 也可以用波形图的方式输出。

输出哪些布尔量, 可以指定; 可以每隔十几(元件延时时间)输出一次设计者所关心的布尔值, 也可在每当时钟讯号交替变化一次时输出一次。

对图 2 所示逻辑线路模拟所得波形图的一部分如图 3 所示(在电购式印出机上印出)。

4. 使用效果:

在设计某专用机时, 需要一个“同步微分线路”, 它用来检测某输入线 G 上电压的正跳变, 每当该线上电压由 0 变为 1 时, 该线路应输出一个宽度的脉冲, 其相位与宽脉冲与时钟讯号相同。在 Gecald A. Muley《Manual of Logic Circuits》一书第 106 页上找到一个这种线路如图 4 所示。

当时《逻辑模拟》程序刚之调好, 为了检查这一线路是否确实满足上述要求, 拟订了一个波形发生图, 连同图 4 中的线路一起编好代码送入 441 书中, 结果发现并不能达到预期的目的。经研究, 估计在 A6 线法到 44 输入少了三条连线, 如虚线所示, 于是在线路描述语言中作适当修改后, 重新模拟, 达到了预期的效果。

本程序使用时主要存在问题有二:

一是模拟时间较长, 像图 2 这样简单的线路, 仅输出图 3 这样一页的波形即费去 1 秒时间。对于更复杂的线路, 时间将更

BOXINTO

Td 0123456789abcdef0123456789abcdef

00 - 01	PPP --- PPPPP --- PPPP --- PPPP --- PPPP
01 - 05	PPPPP PPPPPP PPPPPP --- --- --- PPPPP
01 - 03	--- PPPPPP PPPPPP PPPPPP --- --- ---
01 - 01	PPPPP --- PPPPPP PPPPPP --- --- ---
02 - 01	PPPPP PPPPPP PPPPPP --- PPPPPP ---
02 - 05	PPPPP PPPPPP --- PPPPPP --- PPPPPP ---
04 - 01	--- PPPPPP PPPP --- --- --- ---
04 - 02	---
05 - 01	--- PPPPPP PPPP --- PPPPPP PPP --- PP
05 - 02	PPPPP --- PPPPPP --- PPPPPP --- PPPPP
05 - 03	--- PPPPPP PPPPPP --- PPPPPP PPPP --- P
05 - 04	PPPPP --- PPPPPP PPPP --- PPPPPP PPP
05 - 05	- PPPPPP --- PPPPPP --- PPPPPP --- PPPP
05 - 06	PP --- PPPPPP PPPP --- PPPPPP PPP ---

注：“Td”表示以元件追迹时间为时间单元。

01 - 05 表示第一负第 5 轴出头上的输出波形。

字母 P 表示在接触器内为 1 (1 状态), 没有 “-” 表示 0 (0 状态)。

图 3 逻辑模拟所得波形图之一例(在电灼印墨机上印出)




图 4

看追长, 这一点在编程序上可以改进:

我由于这一失误, 后来至对某车间生产的高速采油部件及全机的逻辑设计进行模拟时, 改用另外的方法, 编制了专门的程序, 并在一些地方放弃“结构模拟”, 而改为“功能模拟”, 这样做也查出了若干设计中存在的错误(它们为生产油机以作修改)。但程序失去了通用的性质。(要改逻辑设计时, 应对程序作相应修改)

第二节问题在于“所有元件的延迟时间均相同”这一假设上。对于有些结构复杂，对延时较大的元件，可以用串接（九-1）个“虚”门的办法来使其延时要减少到原来的几倍，即从适当补偿，但毕竟是比较粗糙的。尤其小能令人满意的这种模拟方法无法辨别线路中可能存在的“竞争”现象。例如，象图5(a)这样的线路，模拟出来的波形往往如图5(b)所示（线路永远不会处于不稳定情况）。这在理论上说得过去，但与实际情况是不相符的。




图 5

五、结束语

本文介绍了在 441 B 计算机上所做的一些初步工作。这些工作带有尝试的性质，是利用机房与人员空闲时间进行的。未作过正式的计划安排，后来又因各种原因而未继续下去，因而存在不少粗糙、零乱的现象；更由于 441 B 容量小，没有文字输入能力，也带来了一些使用上的不方便之处。但即使如此，通过这些初步工作所获得经验，已使我们感到“计算机辅助设计”的巨大潜力，值得今后进一步在这方面开展工作。



参 政 文 南 大

- (1) P. W. Case et al. Solid Logic Design Automation, IBMJ. R&D. April 1964.
P. 127.
- (2) 小藤満彦著：计算机動作基準のプログラム 电子技术 1965.1
- (3) R. S. Ledley; Digital Computer and Control Engineering Chap 23. 1960