




MOS 场效应器件

的特性与工作

1969.9



上海无线电十四厂情报资料室译

毛主席语录

对于外国文化，排外主义的方针是错误的，应当尽量吸收进步的外国文化，以为发展中国新文化的借镜；盲目搬用的方针也是错误的，应当以中国人民的实际需要为基础，批判地吸收外国文化。

……一切外国的东西，如同我们对于食物一样，必须经过自己的口腔咀嚼和胃肠运动，送进唾液胃液肠液，把它分解为精华和糟粕两部分，然后排泄其糟粕，吸收其精华，才能对我们的身体有益，决不能生吞活剥地毫无批判地吸收。

目 录

譯者按語	1
第一章 結 論	3
第二章 場效应的物理基础	8
2·1 半导体中的电阻率和电流	8
2·1·1 半导体的漂移电流	8
2·1·2 半导体的扩散电流	12
2·2 沟道中有效迁移率随栅压而变化的情况	12
2·3 电磁理论和电场效应	15
2·4 费密 (Fermi) 统计	16
2·5 半导体表面和反型层的形成	19
第三章 MOS场效应晶体管工作的理論	24
第四章 MOS场效应晶体管工作的三种状态	36
4·1 MOS特性划分为三个区	36
4·2 夹断之前可调电阻区导电的情况	36
4·3 夹断之后的饱和电流	41
4·4 饱和之外雪崩击穿区的导电情况	46
4·5 MOS结构中的隧道—发射击穿	52
第五章 MOS工艺的状况	54
5·1 齐纳二极管保护栅及絕緣层	54
5·2 MOS器件工作的不稳定性	55
5·3 MOSFET的制作与工艺	60
5·4 MOS晶体管的几何图形	64
5·5 结型场效应晶体管	66
5·6 薄膜场效应晶体管	68
第六章 MOS场效应晶体管电学特性, 电参数及其应用	69
6·1 MOSFET应用的广泛性	69
6·2 MOSFET结构的等效电路	70
6·3 用 MOSFET作射頻放大	72
6·4 MOS斬波器	78

6·5	MOS可调衰减器电路	80
6·6	MOSFET作为限流元件	80
6·7	MOSFET用作线性“电压-可调”电阻	81
第七章	MOS晶体管在数字方面的应用	83
7·1	MOSFET逻辑电路和数字阵列	83
7·2	共栅-漏电路	83
7·3	P-沟道逻辑	86
7·4	P-沟道倒相器	87
7·5	P-沟道MOS触发器	87
7·6	P-沟道MOS“与门”	88
7·7	P-沟道MOS“或门”	89
7·8	复杂的集成MOS阵列	90
7·9	互补MOS逻辑	90
7·10	MOS互补倒相器	93
7·11	MOS互补触发器	94
7·12	互补MOS“与非门”	94
7·13	互补的MOS“或非门”	95
附录1	阈值电压的定义	96
附录2	符号与标志说明	97
附录3	常数表	99
参考文献		100

“金属——氧化物——半导体”場效应晶体管是一种表面效应器件，虽然这种器件的原理早在1930年就被Lilifield发现，但是由于当时的半导体工艺不能良好地解决半导体的表面状态，因而初期企图制作这种器件的設想遭到了挫折和失败。此后，这种器件便无声无息地被埋没三十年之久。

尽管如此，由于这种器件具有許多宝贵的特性，因此，还是相繼受到人們的認識。随着平面工艺的问世，制作低表面态的半导体器件就有了可能，这样一来，这个“沉睡”在人类思维摇篮里三十年的場效应器件又苏醒过来重新登上电子器件的“舞台”。

場效应晶体管器件輸入阻抗极高，可以达到 10^8-10^{15} 欧姆，这是任何晶体管所不能比拟的，因而使得电路級間耦合变得十分方便。此外，它的噪声低，动态工作范围大，电路形式灵活多变，抗輻射能力高，因而，仅在短短的几年当中，初露鋒芒，它的“足跡”就遍及許多电子仪器和計算系統，成为半导体器件中最强悍的輕騎兵。

几年来，我国电子工业的发展十分迅猛。国内已有不少单位制造和使用这类器件及其集成电路。我厂是国内生产这类器件的主要厂家之一。随着新的工业革命的到来，奋战在电子工业战线上的革命职工迫切地希望系统地收集这方面的資料，并把它编印成册。根据客觀的需要，我們遵照毛主席关于“对于外国文化，排外主义的方针是錯誤的，应当尽量吸收进步的外国文化，以为发展中国新文化的借鏡；盲目搬用的方针也是錯誤的，应当以中国人民的实际需要为基础，批判地吸收外国文化”的教导，把近来国外出版“場效应器件的特性与工作”一书全文譯出，供我厂和兄弟单位广大工人、革命干部和革命技术人員参考。

本书的内容系統、簡明、扼要，除了部分章节数学推导较多外，其他章节都比较通俗，我們认为这是一本较有参考价值的資料，特别是对这种新器件一知半解正在入門和初次使用的人們更有参考价值。

本資料的翻譯是在廠革會的直接關懷和兄弟車間的大力支持下進行的，同時也得到上無二十一廠情報資料室和上海科技情報所的極大幫助，在此，謹表示深切的謝意。

最後，應當說明一下，由於我們毛澤東思想偉大紅旗舉得不高，加之我們人手少，水平低，因此譯文定有錯誤之處，承望同志們批評指正。

譯 者

一九六九·八·

第一章 緒 論

“金屬——氧化物——半導體場效應晶体管”不要誤称为“晶体管”虽然MOSFET 是一种能起电压和功率放大的三端有源器件，但它却完全不同于通常的 $p-n$ 结晶体管。MOS晶体管是一种电压控制的器件，其工作取决于电场效应。

MOS场效应晶体管有两种完全不同的类型。 N -型沟道的元件依电子的电导而工作，而 p -型沟道元件的工作则依赖于空穴的电导。我们只考虑 N -型沟道的晶体管，而 p -型沟道的器件可以仿效讨论。

N -型沟道MOS晶体管是由一片薄的，轻度掺杂的 p -型硅衬底构成的，在硅中扩散进两个彼此毗邻的高掺杂磷的 N -型区。衬底电阻率的典型数值为1到10（欧姆——厘米）之间。两个 N -型区被约为1密耳（ 25.4 微米）或者更小的间隙所隔离。间隙区域的上面生长着一层二氧化硅的绝缘薄层。然后在如图1-1所示的结构上分别置以三个电极。这些电极标记为“源(S)、漏(D)和栅(G)。

通常把这类器件称为绝缘栅场效应晶体管，其原因就是存在着二氧化硅的绝缘层。场效应晶体管不洩漏任何像 $p-n$ 结晶体管那样的基极电流也是由于存在着该绝缘层的结果。这层绝缘层使MOS晶体管的栅极具有极高的输入阻抗，而且也解释了MOS器件为电压控制的内在特性。

二氧化硅栅极绝缘层是很薄的（一般为2000埃或者更薄些），当栅极施加电压时，它能承受氧化层上很高的电场强度。正像下一节我们要看到的那样，电场又会使氧化层下面的硅




图1-1 MOS晶体管的结构

面形成 N —型反型层，此反型层的深度及其在零栅压时自由载流子（电子）密度是许多变量的函数，这个问题下一节也要研究。这个区域之所以称为反型层是由于 P —型半导体内存在着表面沟道，而沟道中的电子恰为少数载流子。

如果衬底接地，而在栅极上施加正电压，电场指向就垂直地通过氧化层。由于绝缘层的电阻率比半导体大得多，因而，假定栅极到衬底的全部电压都加到绝缘层上是切合实际的。这样，只有在绝缘层内才有电场存在。绝缘层上电场的方向使原来的反型层扩张。由于电场仅仅存在于绝缘层上，因而，绝缘层——半导体界面处的 E 矢量是不连续的，也就是说界面上必有表面电荷存在。这样，栅极上施加正电压时就把 P —型材料中的少数载流子——电子吸引到表面。结果，电场就终止在这一负电荷的薄层上。自由电子的薄层在表面产生，“增强”了原来的反型层。在这一薄层下面，其它电子和 P —型材料中的受主原子结合形成一层耗尽层，在此耗尽层，所有的空穴都被耗尽，而仅仅留下不移动的正离子了的受主。再往体内，材料又逐渐地变成 P —型。当然，这种电荷分布的具体情况随着电场的强度也就是随着栅极所加正电压的不同而变化。表面沟道区的电荷分布情况示于图 1—2。

正的栅压产

生如图 1—2 所示的电场，这样的电场方向“增强”其表面处原来存在的 N —型反型层。同样地，




图 1—2 硅表面附近的电荷分布

负的栅压将“减弱”其表面反型层。实际上这正说明了 MOS 绝缘栅场效应晶体管可能有的两种工作方式。对于 N —型沟道元件而言，增强型与正栅压工作是一个意思。而耗尽型在栅压为负时可以工作。只有在零栅压时，就有反型层（反型层在施加负栅压时会被耗尽）的器件才可能以耗尽型的方式工作。

栅极电位控制了N—型表面沟道的大小，因而也就决定了源漏之间的导带电子的密度。这样漏源之间的电子导电的通道就可自由控制。漏—源之间的电导随其正栅压的升高而增大。漏源电压足够低时，MOSFET 能起电控可调电阻的作用（即通过电学特性的控制来调变其沟道电阻——译者注）。理论上，对于P—型沟道器件，增强型和耗尽型两种元件都能够制作。除了衬底为N—型材料，而漏、源为重掺杂的P—型（硼）区之外，其结构与N—型元件是类同的。

由于绝缘层——半导体界面的固有特性，半导体表面通常为N—型，而衬底本身却为P—型或者N—型材料，因而制造P—型沟道耗尽型晶体管是有困难的，直到如今市场上尚无这种产品出售。

通常，栅极电压为零时，增强型器件没有反型层存在。耗尽型器件则有反型层存在。耗尽型元件较为重要，因为它们（包括N—型和P—型两种元件）在施加正、负两种栅压时都可以满意地进行工作。

所谓“增强型”的工作方式，就是指N—型沟道器件工作时栅压要大于零；而P—型沟道器件工作时，栅压应为负的。所谓“耗尽型”的工作方式，意指N—型沟道器件，以负栅压进行工作，P—型沟道器件则以正栅压进行工作。上述所有的情况，元件都要加上相适的偏压。

因为结构本身具有固有的对称性，因而，增强型MOSFET 的漏区和源区之间没有本质的区别。不过，通常在电路工作时就要决定究竟哪一个电极是源，哪一个电极是漏，否则就无法加上偏压。就N—型沟道MOS晶体管来说，外加电位最负的 N^+ 扩散区定为源，与此相仿，对于P—型沟道MOS晶体管而言，源为电位最正的 P^+ 扩散区。应该指出，许多晶体管的几何形状，其漏和源的结构是不对称的，此外，有些商售的MOSFET，其源极在内部就和衬底相连。这些情况，漏和源的功能是不可互换的。

N—型和P—型沟道元件的典型特性示于图1—3和1—4。所有MOSFET 漏电流对漏——源电压特性的平面可以划分为三个不同的区域。漏——源电压较低，而近于原点的区域叫做可调电阻




图 1-3a N - 沟道增强型 MOS
FET (衬底接地)

垂直标度 $I_D = 1\text{mA/格}$

水平标度 $V_D = 5\text{V/格}$

$V_G = 0-8\text{伏 (1伏/阶)}$




图 1-3b 与图 1-3a 相同的 N
- 沟道增强型 MOSFET (衬底接地)

垂直标度: $I_D = 5\text{mA/格}$

水平标度 $V_D = 5\text{V/格}$

$V_G = 0-14\text{V}$

(1伏/阶)

区漏-源电压愈低,特性曲线的斜率趋于增加。漏-源电压居中的区域,曲线逐益平坦,实际上变成恒电流。这就是所谓的饱和电流区或者叫饱和区。漏源电压较高的区域,曲线的斜率开始又以恒定的速率增大,此区即所谓“雪崩击穿区”。这三个区在下面几章都要逐一地加以讨论。




图 1-4a P - 沟道增强型
MOSFET (衬底
接地)

垂直标度 $I_D = -5\text{mA/格}$

水平标度 $V_D = -5\text{V/格}$

$V_G = 0-(-22)\text{V}$

(-2V/阶)




图 1-4b 与图 1-4a 相同的 p -
沟道增强型 MOSFET (衬
底接地)

垂直标度 $I_D = -20\text{mA/格}$
水平标度 $V_D = -10\text{V/格}$
 $V_G = 0 - (-60)\text{V}$
(-4V/阶)




图 1-4c 与图 1-4a 相同的 p -
沟道增强型 MOSFET

垂直标度 $I_D = -5\text{mA/格}$
水平标度 $V_D = -20\text{V/格}$
 $V_G = 0 - (-22)\text{V}$
(-2V/阶)

第二章 場效应的物理基础

2.1 半导体中的电阻率和电流

如前所见，运载电流的两个电极之间的电阻可控制第三个电极——栅极的电压来调变。为了知道沟道电阻随外加的电压变化而变化的情况，首先让我们简要地考虑一下半导体中的电流是如何流动的？

2.1.1 半导体的漂移电流

电流的意义就是单位时间内电荷通过某处而运动。此电荷可以是电子，也可以是空穴。暂且只用电子来考虑电流的流动。空穴电流则可仿效讨论。

倘若电子电流在半导体中流动，可以认为，所有的电子都具有确定的平均速率。在体内，欧姆定律为

$$J = \sigma \epsilon \quad (2.1)$$

式中 J 为电流密度

σ 为材料电导率

ϵ 为电场强度

电流密度可定义为单位时间单位面积所流过的电荷量。因而，

$$J = n e (v) \quad (2.2)$$

式中 n 为单位体积材料中参与导电电子的数目，而 e 为电子的电荷量。

如果对半导体中的电子施加电场，由于静电力的作用，每个电子均被加速。然而，这种情况如果在半导体导电过程中无限的延续，对于一定的外加电压，电流密度理应飞快地增大，因为 (v) 随时间而呈线性增大。实际情况并非如此，因为欧姆定律并不是时间的函数。由此可见，半导体中存在着一种减缓电子运动的“摩擦力”，由于它的作用，电子只能得到一个有限的速率。

阻止电子不断加速的摩擦力是“电子散射过程”。电场加速电子运动的过程一直延续到它与材料中的晶格或者杂质发生碰撞而散射为止。当然，电子在任何方向都会发生散射，不过讨论时可把散射过程简化为一维的情况，不难想像，每一次碰撞（或者散射过程）

如何使电子速率降低，而在确定时间内得到一个平均的速率。这种过程如图 2-1 所示。

半导体材料中的碰撞过程可以分为两大类：晶格散射和杂质散射。这两种机构综合的结果便产生“摩擦力”，再来考虑一维的情况，假定这个力的方向与电子运动的方向相反，而其大小与速率成正比。




图 2-1 由散射过程而得到
平均速率

$$F_{\text{摩擦}} = -R(v) \quad (2.3)$$

式中 R 为比例常数。如果电子获得了确定的速率，此时肯定不存在任何的平均力。因而，此时的摩擦力大小与电场力的大小相等，因为它们的作用方向相反。

$$R(v) = e\mathcal{E} \quad (2.4)$$

由 (2.1) 和 (2.2) 得到：

$$\mathcal{E} = \frac{ne(v)}{\sigma}$$

把上式代入 (2.4)，整理而得下式：

$$R = \frac{ne^2}{\sigma} \quad (2.5)$$

这样摩擦力可定义为：

$$F_{\text{摩擦}} = \frac{-m(v)}{\tau} \quad (2.6)$$

式中 m 为电子的质量而 τ 为两次碰撞之间的平均自由时间的定义已与质量乘加速度的定义极为相近。联立解 (2.3) 和 (2.6) 就得到仅仅由于电子导电而获得的材料电导率。

$$\sigma = \frac{ne^2\tau}{m} \quad (2.7)$$

还应该说明一下，上述的所有分析都是建筑在欧姆定律的含义之上，其含义就是电场对电导材料中的电子仅产生一个恒定的速度

而不产生恒定的加速度。方程(2.7)可重写为

$$v = n e \left(\frac{e \tau}{m} \right) \quad (2.8)$$

現在我們就可把迁移率 μ 定义为

$$\mu \equiv \left(\frac{e \tau}{m} \right) \quad (2.9)$$

在厘米—克—秒(cgs)的单位制中,迁移率的单位为厘米/伏—秒。

由上述可见得:

$$J = n e (v) = e v = n e \left(\frac{e \tau}{m} \right) \mathcal{E}$$

因而

$$(v) \equiv v_{\text{漂移}} = \frac{e \tau}{m} \mathcal{E} = \mu \mathcal{E} \quad (2.10)$$

恒定速率(現在把它叫做漂移速率)等于迁移率乘以外加的電場强度。电子迁移率用来衡量在電場作用下,材料中电子发生运动的难易程度。室温时,漂移速率要比热运动的速率小得多,因为电子的热运动速率是无序的,而用来说明电流流动的漂移速率却是有方向性的。

半导体中电子和空穴的迁移率都是晶格和杂质散射的函数。因此,在获得迁移率的数值之前,必须先考虑一下掺杂的浓度。一般地说,总的漂移迁移率与晶格散射迁移率和杂质散射迁移率的关系为

$$\frac{1}{\mu} = \frac{1}{\mu_{\text{晶格}}} + \frac{1}{\mu_{\text{杂质}}} \quad (2.11)$$

晶格散射迁移率和杂质散射迁移率的具体特性这里不予讨论,一般较为完整的半导体物理教科书都谈及这个问题。

电子的漂移速率为 $v_{dn} = -\mu_n \mathcal{E}$,而空穴的漂移速率为 $v_{dp} = +\mu_p \mathcal{E}$ 。电子漂移速率的负号说明在電場作用下,其运动方向与空穴运动的方向正好相反。 μ_p 是空穴的迁移率, μ_n 是电子的迁移率。

如图2-2所示,我們来看一下电压 V 跨接到长度为 ℓ ,截面

积为 A 的半导体上的情形。电场的方向如图所示，电场强度等于 v/l (伏/厘米)。每立方厘米的半导体含有 n 个电子和 p 个空穴。这样，就有—— en (库侖/厘米³) 的电荷密度沿着与电场相反的方向漂移，而 ep (库侖/厘米³) 的电荷密度则沿着电场的方向而漂移。空穴与电子的电流密度应为




图 2-2 通过半导体棒的电流

$$J_n = -enV_{dn} \quad (2.12a)$$

和

$$J_p = +epV_{dp} \quad (2.12b)$$

上述电流密度以 (安培/厘米²) 为单位。总的电流密度为空穴和电子两种分量之和。

$$J = J_n + J_p = -enV_{dn} + epV_{dp}$$

然而

$$V_{dn} = -\mu_n v \quad \text{而} \quad V_{dp} = +\mu_p v$$

因而在半导体棒中总的电流密度为空穴和电子电流之和。

$$J = ev(\mu_n n + \mu_p p) \quad (2.13)$$

棒中的电场强度为 $v = v/l$ 。上式乘以棒的面积就得到回路中的总电流。

$$I = \frac{evA}{l} (\mu_n n + \mu_p p) \quad (2.14)$$

这种电流完全是由于载流子的漂移运动而产生的，也是外加电场的结果。在 MOS 场效应晶体管中，这是主要的导电机构。

欧姆定律的电路形式为熟悉的 $V = I \cdot R$ 。这样，一块半导体材料的电阻就为

$$R = \frac{l}{eA(\mu_n n + \mu_p p)} \quad (2.15)$$

图 2-2 所示那种形状的材料电阻与其电阻率的关系为 $R = \rho l/A$ ， ρ 为材料的电阻率。因而半导体的电阻率为

$$\frac{1}{\sigma} = \rho = \frac{1}{e(\mu_n n + \mu_p p)} \quad (2.16)$$

2.1.2 半导体的扩散电流

虽然在MOS晶体管中，主要是由漂移而引起电流的流动，其他导电机构我们也要扼要地加以说明。至此提到的方程式尚未考虑由于载流子分布的不均匀性而引起的扩散电流。电流密度 $J = \sigma E$ 仅由漂移而产生，其前提为样品中空穴和导带电子的分佈到处都是均匀的。当这些载流子分佈不均匀时，就存在着载流子的浓度梯度，从而产生扩散电流。总而言之，空穴的扩散电流密度（一维情况下）为

$$J_{px} = -eD_p \frac{dp}{dx} \quad (2.17)$$

而电子的扩散电流密度为

$$J_{nx} = +eD_n \frac{dn}{dx} \quad (2.18)$$

式中 D_n 和 D_p 分别为电子和空穴的扩散系数。它们与迁移率的关系由著名的爱因斯坦关系式给定：

$$D_n = \frac{\mu_n kT}{e} \quad (2.19)$$

和

$$D_p = \frac{\mu_p kT}{e} \quad (2.20)$$

其中 k 为波尔茨曼常数，而 T 为绝对温度的数值。半导体中，总的电流密度为漂移和扩散分量和。在一维空间我们得到

$$J_{\text{总}} = \sigma E_x + e \left(D_n \frac{dn}{dx} - D_p \frac{dp}{dx} \right) \quad (2.21)$$

在三维的情况下，其结果为

$$J_{\text{总}} = \sigma E + e(D_n V_n - D_p V_p) \quad (2.22)$$

2.2 沟道中有效迁移率随栅压而变化的情况

在推导MOSFET的电学特性中，我们始终假定沟道中载流子的

迁移率不是外加栅——衬底电压的函数。但是，这种假定并非完全正确，特别是栅压很低或者很高时会有一定的偏差。一般地，迁移率恒定的假设，其正确的程度如何是与硅——绝缘层界面的物理结构有关。如果硅——绝缘层的交界面上有许多表面陷阱状态，低栅压时，沟道中载流子的迁移率就会显著地减小。这种影响是很容易理解的。倘若栅极电位相对于衬底稍为正一些，定有少量电子从P型材料的体内往硅——绝缘层界面移动。但是，其中多数电子将被表面陷阱俘获而变成不会移动的电子。这样一来，沟道区所有电子的有效迁移率势必要比正常的漂移——迁移率数值小，因为其中大部分电子是不会移动的。其实，有效迁移率就是上述过程的净结果。如果

n 为沟道区域中每立方厘米的电子总数。

n_t 为沟道区域中每立方厘米被俘获的电子总数。

$n - n_t$ 为沟道区域中每立方厘米的自由电子总数。

μ_n 为衬底中电子的正常漂移迁移率。

则沟道区中电子的有效漂移迁移率为

$$\mu_{\text{有效}} = \mu_n \left(\frac{n - n_t}{n} \right) + \mu_{\text{陷阱}} \left(\frac{n_t}{n} \right) \quad (2.23)$$

上式为考虑几种因素的净结果。但是，被陷阱俘获的电子是不会移动的，按照定义，我们可以认为

$$\mu_{\text{陷阱}} = 0 \quad (2.24)$$

因而沟道区中电子的有效迁移率为

$$\mu_{\text{有效}} = \mu_n \left(\frac{n - n_t}{n} \right) \quad (2.25)$$

由于 $(n - n_t)/n$ 的数值总是小于1；因而有效的迁移率要比体内迁移率 μ_n 小些。

随着正栅压的增大，愈来愈多的电子离开P型衬底而被吸引到沟道区。剩下的陷阱迅速地被填满，最终，沟道中自由电子的数目就大大超过被陷阱所俘获的电子数，即 $n \gg n_t$ ，那么，理论上可以认为，有效迁移率与体内的数值相近。