



低功耗肖特基TTL电路

产品手册

CHANPINSHOUCE

中国电子器件工业总公司国营第八七一厂

厂址：甘肃秦安 81 信箱 电报：1921

技术服务部：浙江绍兴 3 号信箱 电报：8713

73.755074
C1

低功耗肖特基TTL电路

产 品 手 册

中国电子器件工业总公司国营第八七一厂

一九八二年五月

前 言

集成电路是当今发展最为迅速，技术日新月异的电子器件之一，LSTTL电路则是数字集成电路中一朵瑰丽的新花，目前还在蓬勃发展，方兴未艾。

LSTTL电路具有速度快、功耗低、内部噪声低、信号振铃小、可靠性高（我厂的摸底使用失效率为 10^{-7} /小时）等一系列优点，因而在系统中用LSTTL取代其它TTL系列，可进一步提高整个系统的性能价格比及可靠性。LSTTL代表了双极数字集成电路的新潮流，在很多领域中它取代了标准系列和S系列，目前已大量用于计算机和微处理机，数据处理和数字通讯，工业控制，宇航及高速低功耗的仪器仪表等领域。

目前在国外，LSTTL电路已发展为小、中、大规模，直至微处理机，品种齐全达180个之多，其速度还在进一步提高，功耗正逐步下降，性能不断改善，而在国内则刚开始发展，我厂为适应四化发展形势，满足用户的需求，除大量提供用户各种ECL超高速集成电路外，还根据四机部和中国电子器件工业总公司的规划安排，试制生产了LSTTL这个新系列，并于82年上半年满足用户各品种的批量供货要求。

本手册参考国外有关资料选编了本厂生产的品种和试制新品的有关数据，以供用户选择和使用参考，产品参数表中所给的有关速度数据，是按Texas公司所给的数据，我厂实际产品绝大部分均比表中所列速度快，如LSoo，Texas为9.5ns，我厂为6ns。本手册内容分为三部分：

第一部分为一般介绍

第二部分列入了我厂现行生产的中、小规模LSTTL电路的数据

第三部分介绍了本厂试制的大、中、小规模LSTTL电路新品的数据

由于编者水平所限，加之时间仓促，肯定会有不少错漏之处，恳切希望广大用户提出批评和改进意见。

国营第八七一厂 1981年11月

目 录

一、第一部分 LSTTL电路的一般介绍

第一节	LSTTL电路基本工作原理及特点	1
第二节	LSTTL电路所用输入、输出电路介绍	7
第三节	LSTTL电路极限规范和工作规范	13
第四节	LSTTL电路的扇入和扇出能力	15
第五节	LSTTL电路的噪声容限	18
第六节	LSTTL电路的特性及测试	20
第七节	LSTTL电路使用中的几个问题	31
第八节	LSTTL电路与其它系列性能的比较	33
第九节	LSTTL电路封装外形和尺寸	35
第十节	LSTTL电路所用术语及符号定义	39
第十一节	LSTTL电路可靠性及本厂工艺筛选条件	41

二、第二部分：中、小规模LSTTL电路数据表

1.	54LS00/74LS00	2输入四与非门	43
2.	54LS04/74LS04	六反相器	45
3.	54LS10/74LS10	3输入三与非门	47
4.	54LS20/74LS20	4输入双与非门	49
5.	54LS30/74LS30	8输入与非门	51
6.	54LS01/74LS01	2输入四与非门(O.C)	53
7.	54LS03/74LS03	2输入四与非门(O.C)	55
8.	54LS22/74LS22	4输入双与非门(O.C)	57
9.	54LS05/74LS05	六反相器(O.C)	59
10.	54LS02/74LS02	2输入四或非门	61
11.	54LS08/74LS08	2输入四与门	63
12.	54LS11/74LS11	3输入三与门	65
13.	54LS21/74LS21	4输入双与门	67
14.	54LS26/74LS26	2输入四与非缓冲器(15V)	69
15.	54LS32/74LS32	2输入四或门	71
16.	54LS37/74LS37	2输入四与非缓冲器	73
17.	54LS51/74LS51	2-2、3-3输入双与或非门	75
18.	54LS136/74LS136	2输入四异或门(O.C)	78
19.	54LS109A/74LS109A	双JK触发器(带置位和清零)	80
20.	54LS74A/74LS74A	双D触发器(带置位和清零)	85
21.	54LS85/74LS85	4位大小比较器	90
22.	54LS175/74LS175	四D触发器(互补输出)	96
23.	54LS153/74LS153	双4选1数据选择器	100
24.	54LS47/74LS47	BCD至7段译码器/驱动器(O.C.15V)	104
25.	54LS132/74LS132	2输入四与非斯密脱触发器	109
26.	54LS91/74LS91	8位移位寄存器	116
27.	54LS93/74LS93	四位二进计数器	121
28.	54LS195A/74LS195A	四位并行存取移位寄存器	127

三、第三部分：大、中、小、规模LSTTL电路数据表（新品）

1.	54LS133/74LS133	13输入与非门	135
2.	54LS12/74LS12	3输入三与非门(O.C.)	137
3.	54LS27/74LS27	3输入三或非门	139
4.	54LS260/74LS260	5输入双或非门	141
5.	54LS09/74LS09	2输入四与门(O.C.)	143
6.	54LS15/74LS15	3输入三与门(O.C.)	145
7.	54LS28/74LS28	2输入四或非缓冲器	147
8.	54LS40/74LS40	4输入双与非缓冲器	149
9.	54LS38/74LS38	2输入四与非缓冲器	151
10.	54LS125/74LS125	四总线缓冲器(三态、“低”有效)	153
11.	54LS126/74LS126	四总线缓冲器(三态、“高”有效)	157
12.	54LS368/74LS368	六总线驱动器(三态)	161
13.	54LS244/74LS244	八缓冲器/线驱动器(三态)	165
14.	54LS54/74LS54	2-3、3-2输入四路与或非门	169
15.	54LS55/74LS55	4输入2路与或非门	171
16.	54LS73/74LS73	双JK触发器(带清零)	173
17.	54LS76/74LS76	双JK触发器(带予置和清零)	177
18.	54LS112/74LS112	双JK负沿触发器(带予置和清零)	180
19.	54LS63/74LS63	六电流读出接口门	183
20.	54LS221/74LS221	双单稳多谐振荡器	186
21.	54LS122/LS74LS122	单稳多谐振荡器(带清零)	191
22.	54LS123/74LS123	双单稳多谐振荡器(带清零)	196
23.	54LS245/74LS245	八双向总线收发器(非反相、三态)	200
24.	54LS83A/74LS83A	四位二进制全加器(带快速进位)	203
25.	54LS183/74LS183	双保存进位全加器	207
26.	54LS283/74LS283	四位二进制全加器	210
27.	54LS181/74LS181	四位算术逻辑运算器	215
28.	54LS182/74LS182	超前进位发生器	224
29.	54LS280/74LS280	九位奇偶发生器/校验器	229
30.	54LS86/74LS86	2输入四异或门	233
31.	54LS386/74LS386	2输入四异或门	235
32.	54LS273/74LS273	8D触发器(单向输出)	237

33.	54LS174/74LS174	6 D触发器 (单向输出)	241
34.	54LS170/74LS170	4 × 4 寄存器堆 (O.C.)	245
35.	54LS299/74LS299	8 位双向通用移位寄存器 (三态)	250
36.	54LS323/74LS323	8 位双向通用移位寄存器 (三态)	256
37.	54LS194A/74LS194A	4 位双向通用移位寄存器..... ⁵	261
38.	54LS95B/74LS95B	4 位移位寄存器 (并入/并出)	267
39.	54LS295B/74LS295B	4 位双向通用移位寄存器.....	273
40.	54LS164/74LS164	8 位移位寄存器 (串入并出)	278
41.	54LS165/74LS165	8 位移位寄存器 (并入串出)	283
42.	54LS75/74LS75	4 位双稳态D型锁存器.....	289
43.	54LS148/74LS148	8 线对 3 线优先编码器.....	293
44.	54LS151/74LS151	8 选 1 数据选择器.....	298
45.	54LS251/74LS251	8 输入数据选择器 (三态)	302
46.	54LS157/74LS157	四 2 对 1 线数据选择器 (非反相)	307
47.	54LS158/74LS158	四 2 对 1 线数据选择器 (反相)	311
48.	54LS257A/74LS257A	2 输入四路数据选择器.....	315
49.	54LS42/74LS42	4 线对 10 线译码器 (BCD~十进数)	320
50.	54LS138/74LS138	3 线对 8 线译码器/解调器.....	324
51.	54LS139/74LS139	双 2 线对 4 线译码器.....	328
52.	54LS155/74LS155	双 2 线对 4 线译码器/解调器.....	331
53.	54LS145/74LS145	BCD到 10 进数译码器/驱动器.....	335
54.	54LS247/74LS247	BCD到 7 段译码器/驱动器 (O.C.15V)	339
55.	54LS49/74LS49	BCD到 7 段译码器/驱动器 (O.C.)	344
56.	54LS90/74LS90	10 进计数器 (÷ 2 又 ÷ 5)	349
57.	54LS196/74LS196	四位十进计数器.....	355
58.	54LS197/74LS197	高速二进计数器.....	361
59.	54LS160A/74LS160A	4 位 10 进计数器 (直接清零)	366
60.	54LS162A/74LS162A	4 位 10 进计数器 (同步清零)	373
61.	54LS190/74LS190	可逆十进计数器.....	380
62.	54LS192/74LS192	递增/递减十进计数器 (双时钟)	388
63.	54LS161A/74LS161A	4 位 2 进计数器 (直接清零)	394
64.	54LS163A/74LS163A	4 位 2 进计数器 (同步清零)	402
65.	54LS193/74LS193	递增/递减 2 进计数器 (双时钟)	409
66.	54LS89/74LS89	16 × 4 读/写存贮器.....	416
67.	54LS48/74LS48	BCD到 7 段译码器/驱动器.....	418

产品序号索引参考索引

1. 54LS00/74LS00	2 输入四与非门	43
2. 54LS01/74LS01	2 输入四与非门 (O.C)	53
3. 54LS02/74LS02	2 输入四或非门	61
4. 54LS03/74LS03	2 输入四与非门 (O.C)	55
5. 54LS04/74LS04	六反相器	45
6. 54LS05/74LS05	六反相器 (O.C)	59
7. 54LS08/74LS08	2 输入四与门	63
8. 54LS09/74LS09	2 输入四与门 (O.C)	143
9. 54LS10/74LS10	3 输入三与非门	47
10. 54LS11/74LS11	3 输入三与门	65
11. 54LS12/74LS12	3 输入三与非门 (O.C)	137
12. 54LS15/74LS15	3 输入三与门 (O.C)	145
13. 54LS20/74LS20	4 输入双与非门	49
14. 54LS21/74LS21	4 输入双与非门	67
15. 54LS22/74LS22	4 输入双与非门 (O.C)	57
16. 54LS26/74LS26	2 输入四与非缓冲器 (15V)	69
17. 54LS27/74LS27	3 输入三或非门	139
18. 54LS28/74LS28	2 输入四或非缓冲器	147
19. 54LS30/74LS30	8 输入与非门	51
20. 54LS32/74LS32	2 输入四或门	71
21. 54LS37/74LS37	2 输入四与非缓冲器	73
22. 54LS38/74LS38	2 输入四与非缓冲器 (O.C)	151
23. 54LS40/74LS40	4 输入双与非缓冲器	149
24. 54LS42/74LS42	4 线对10译码器 (BCD—十进制)	320
25. 54LS47/74LS47	BCD至7段译码器/驱动器 (O.C15V)	104
26. 54LS48/74LS48	BCD至7段译码器/驱动器	418
27. 54LS49/74LS49	BCD至7段译码器/驱动器 (O.C)	344
28. 54LS51/74LS51	2—2、3—3 输入双与或非门	75
29. 54LS54/74LS54	2—3、3—2 输入四路与或非门	169
30. 54LS55/74LS55	4 输入二路与或非门	171
31. 54LS63/74LS63	六电流读出接口门	183
32. 54LS73/74LS73	双J—K触发器 (带清零)	173
33. 54LS74/74LS74	双D型触发器 (带置位和清零)	85
34. 54LS75/74LS75	四位双稳态D型锁存器	289
35. 54LS76/74LS76	双J—K触发器 (带予置和清零)	177
36. 54LS83A/74LS83A	四位二进制全加器 (带快速进位)	203
37. 54LS85/74LS85	四位大小数比较器	90
38. 54LS86/74LS86	2 输入四异或门	233
39. 54LS89/74LS89	16 × 4 读/写存贮器	416
40. 54LS90/74LS90	十进计数器 (+24+5)	349
41. 54LS91/74LS91	八位移位寄存器	116
42. 54LS93/74LS93	四位二进计数器	121
43. 54LS95B/74LS95B	四位移位寄存器 (并入/并出)	267
44. LS109/74LS74LS109	双J—K 触发器 (带置位和清零)	80
45. 54LS112/74LS112	双J—K负沿触发触发器 (带予置和清零)	180
46. 54LS122/74LS122	单稳多谐振荡器 (带清零)	191

47.54LS123/74LS123	双单稳多谐振荡器(带清零)	196
48.54LS125/74LS125	四总线缓冲器(三态、“低”、有效)	153
49.54LS126/74LS126	四总线缓冲器(三态、“高”、有效)	157
50.54LS132/74LS132	2输入四与非斯密特触发器	109
51.54LS133/74LS133	13输入与非门	135
52.54LS136/74LS136	四异或门(O.C)	78
53.54LS138/74LS138	3线对8线译码器/解调器	324
54.54LS139/74LS139	双2线对4线译码器	328
55.54LS145/74LS145	BCD到十进制译码器/驱动器	335
56.54LS148/74LS148	8线对3线8优先编码器	293
57.54LS151/74LS151	8选1数据选择器	298
58.54LS153/74LS153	双4选1数据选择器	100
59.54LS155/74LS155	双2线对4线译码器/解调器	331
60.54LS157/74LS157	四2对1线数据选择器(非反相)	307
61.54LS158/74LS158	四2对1线数据选择器(反相)	311
62.54LS160A/74LS160A	四位十进制计数器(直接清零)	366
63.54LS161A/74LS161A	四位二进制计数器(直接清零)	394
64.54LS162A/74LS162A	四位十进制计数器(同步清零)	373
65.54LS163A/74LS163A	四位二进制计数器(同步清零)	402
66.54LS164/74LS164	八位移位寄存器(串入并出)	278
67.54LS165/74LS165	八位移位寄存器(并入串出)	283
68.54LS170/74LS170	4×4寄存器堆(O.C)	245
69.54LS174/74LS174	6D触发器(单向输出)	241
70.54LS175/74LS175	4D触发器(互补输出)	96
71.54LS181/74LS181	四位算术逻辑运算器	215
72.54LS182/74LS182	超前进位发生器	224
73.54LS183/74LS183	双保存进位全加器	207
74.54LS190/74LS190	同步递增/递减BCD计数器	380
75.54LS192/74LS192	同步递增/递减BCD计数器(双时钟)	388
76.54LS193/74LS193	同步递增/递减二进制计数器(双时钟)	409
77.54LL194A/74LS194A	四位双向通用移位寄存器(双时钟)	261
78.54LS195A/74LS195A	四位并行存取移位寄存器	127
79.54LS196/74LS196	十进/二一八进制可预置计数器	355
80.54LS197/74LS197	高速二进制计数器	361
81.54LS221/74LS221	双单稳多谐振荡器	186
82.54LS244/74LS244	八缓冲器/线驱动器/线接收器(三态)	165
83.54LS245/74LS245	八总线收发器(非反相、三态)	200
84.54LS247/74LS247	BCD至7段译码器/驱动器(O.C15V)	339
85.54LS251/74LS251	8输入数据选择器	302
86.54LS257/74LS257	四数据选择器	315
87.54LS260/74LS260	5输入双或非门	141
88.54LS273/74LS273	8D触发器(单向输出)	237
89.54LS280/74LS280	九位奇偶发生器	229
90.54LS283/74LS283	四位二进制全加器	210
91.54LS295B/74LS295B	四位双向通用移位寄存器	273
92.54LS299/74LS299	八位双向通用移位/存放寄存器(三态)	250
93.54LS323/74LS323	八位双向通用移位/存放寄存器(三态)	256
94.54LS368/74LS368	六总线驱动器(三态)	161
95.54LS386/74LS386	2输入四异或门	235

第一节 LSTTL电路的基本工作原理及特点

一、LSTTL电路简介

LSTTL电路即低功耗肖特基TTL电路。它每门的功耗仅为 2mw ，为普通TTL的 $1/5$ ，而速度为 5ns ，却比普通TTL快1倍。它是双极型数字集成电路中具有最佳速度功耗乘积(10PJ)的系列。

LSTTL电路是在标准TTL、LTTL、STTL基础上发展起来的。它吸收了其它TTL系列的一些优点，克服了它们的缺点，实现了低功耗和高速度的良好结合。

它具有速度高(门延迟 5ns)、功耗低(门功耗为 2mw)、内部噪声低、信号振铃小、输入击穿电压高、电源费用低等一系列优点。LSTTL的高速度可以满足高速整机的要求，功耗低带来了一系列的好处。首先由于器件功耗低可提高器件装配密度，缩小体积，进一步提高芯片的集成度，有利于生产厂制造大规模电路，如各种门阵列及微处理机；其次低功耗又给用户带来许多好处，如在印制板上安装组件时热耗散小，组件的装配密度高，可减轻设备重量，缩小设备体积，可为系统免去风冷；由于功耗低，对供电电源的负荷减轻，降低了电源费用；功耗低又可使工作时组件的结温低，可减少因组件温升而造成的热失效，使组件工作寿命长，使系统运行更加可靠。

LSTTL电路的内部噪声低，因为其输出上拉管的限流电阻取值较大，一般在 $100\Omega\sim 200\Omega$ 之间，使短路输出电流 I_{os} 较小，其典型值在 40mA 左右，这样就减少了瞬态尖峰脉冲电流；其次，由于LSTTL的晶体管为抗饱和工作，开态和关态的电流变化不太大，从而既减小了高速工作时的平均功耗，又减小了电流尖峰脉冲所形成的内部噪声；由于尖峰脉冲电流小，对供电电源的要求降低了，并降低了对电源去耦电容的要求。

LSTTL电路大多采用肖特基二极管输入的DTL输入电路，这种输入结构明显地增大了输入击穿电压，由普通TTL的 5.5V 提高到 10V 以上，这给用户带来了方便，不用的输入端可以直接接至 $+5\text{V}$ 的 V_{cc} 电源上，而不需要通过一个限流电阻。由于DTL输入增大了输入阻抗大大减小了高、低电平的输入电流，增大了电路的扇出能力，例如驱动本系列的电路其直流扇出数为20。

LSTTL电路的输入端设有肖特基钳位二极管，可钳制输入信号的反向过冲，防止了互连传输时的信号振铃，消除互连时产生的误触发，输出端接肖特基钳位二极管，钳制了输出信号的正向过冲改进了电路的上升速度。

LSTTL电路采用肖特基钳位抗饱和技术及先进的电路设计、工艺设计达到高速度，采用高阻值的电阻和合理的电路设计来实现低功耗。它也和标准TTL一样具有图腾柱，开路集电极、三态这三种输出。它在设计、命名、管脚排列、封装、使用电源、电平等方面均与其他TTL相同，具有很好的互换性，给使用者提供了很多方便。

LSTTL电路近几年来在国外发展很快，美国德克萨斯仪器公司于71年首先研制出来，73

年发展为34个品种,76年已发展为小、中大规模的100多个品种,目前已能生产门阵列和微处理机等大规模电路。由于应用日益广泛,现在生产的公司和厂家很多,如莫托罗拉,仙童,国家半导体,先进微器件,悉克尼契克斯,菲立浦,西门子,富士通,日立,马拉等公司。销售额也日见扩大,据美国的一份销售额统计调查,79年LS系列仅为标准系列的一半,81年两系列接近相等,而84年予计LS系列将为标准系列的1.5倍,在一些领域中,它已取代了标准系列和S系列,LSTTL是一个具有强大生命力和广阔发展前途的新系列,加速发展LSTTL对我国四化进展具有很大意义。

二LSTTL电路的基本工作原理及特点:




图1 LS00 2输入四与非门电路 (1/4)

LSTTL电路的基本工作原理和STTL电路的相同,这里只作简单介绍,以LS00 2输入端的四与非门为例,图1所示为LS00的电路图,该电路分为三部分:

第一部分为输入级,由电阻 R_1 、肖特基二极管 D_1 、 D_2 、 D_3 、 D_4 所组成。输入信号加到A、B输入端,由 R_1 、 D_3 、 D_4 组成二极管输入的非与门逻辑,在 b_2 点的逻辑表达式为 $b_2 = AB$




图2 LS00的输入电路

第二部分为驱动级,又称倒相级,由 Q_2 、 R_2 、 Q_6 、 R_3 、 R_6 所组成,驱动管 Q_2 供给输出管 Q_5 以必要的驱动电流,又对输入信号起倒相作用,而 Q_6 、 R_3 、 R_6 组成改善瞬态特性的有源泄放网络。

第三部分为输出级,由 Q_3 、 Q_4 、 Q_5 、 D_5 、 D_6 、 R_4 、 R_5 组成, Q_3 和 Q_4 为达林顿上拉电路当输入为低电平时($V_{IL}=0.4V$), b_2 点的电位 $V_{b2} \approx 0.4V + 0.5V = 0.9V$

$$\text{流过电阻 } R_1 \text{ 的电流 } I_{R1} = \frac{V_{CC} - V_{b2}}{R_1} = \frac{5V - 0.9V}{20k} \approx 0.2mA$$

这时 Q_2 、 Q_5 、 Q_6 均截止, Q_3 、 Q_4 均处于小电流工作状态

$$\begin{aligned} \text{输出高电平 } V_{OH} &= V_{CC} - I_{b3}R_2 - V_{be3} - V_{be4} \approx V_{CC} - \frac{V_{be4}}{\beta R_4} \cdot R_2 - V_{be3} - V_{be4} \\ &\approx 5V - 10\mu A \times 8k - 2 \times 0.75V = 3.42V \end{aligned}$$

当输入为高电平($V_{IH}=2.7V$)时, D_3 、 D_4 截止, V_{CC} 通过 R_1 向 Q_2 的基极注入电流, Q_2 导通后,就向 Q_5 基极注入电流,这时流过 R_1 的电流

$$I_{R1} = \frac{V_{CC} - V_{b2}}{R_1} = \frac{5V - 2 \times 0.75}{20k} = 0.175mA$$

此时 Q_5 管工作于抗饱和状态,故输出低电平 $V_{OL} = V_{ce_{sat}} = 0.35V$

该电路具有以下的特点:

输入结构

1. 采用肖特基二极管输入的DTL输入形式,减少了多发射极输入存在交叉漏电的缺点,使输入漏电流减少,输入阻抗提高,因而提高了LSTTL电路的负载能力:

2. 输入管采用肖特基二极管,肖特基二极管的开启电压比普通Si二极管低0.2V左右,约为0.4~0.5V,因此开启快,提高了速度。




图3 肖特基二极管的正向特性

3. 输入采用肖特基钳位二极管,钳制了负向振铃,当输入负信号的幅度达到 D_1 、 D_2 的阈值电压时, D_1 、 D_2 就导通,将负电压钳制在0.5V左右,这样可防止在电路接口应用时产生误触发,造成逻辑错误,同时,互连时在长的信号线上出现由高电平到低电平的负跃变时,它可控制振铃的幅度。如图4、图5、图6所示




图4 典型的输入电流/电压特性



图5 无 D_1 、 D_2 时的输入输出波形
由于输入有反向过冲会造成输出有假信号




图6 有 D_1 、 D_2 时的输入输出波形
消除了反向过冲

应当指出，随着输入电流的增加，输入钳位电压也在增加，如图4所示，在输入电流增加到2mA以上时，输入钳位电压 V_{CD} 就逐渐增加，如 $I_{\lambda} = -18\text{mA}$ ，则 V_{CD} 在 $-0.65\text{V} \sim -0.8\text{V}$ 这个范围。

3. 二极管输入提高了输入击穿电压，一般在10V以上，因此不用的输入端可直接连到 V_{CC} 上。

4. 输入电容小，对双列直插来说，有效输入电容为5PF，对扁平封装来说是4PF。当一个输入端使用的内部功能多于一个时，每增加一个功能，就增加1.5PF的电容。

输出结构：

1. 输出由 Q_3 、 Q_4 、 Q_5 组成一个推拉结构的图腾柱输出， Q_3 和 Q_4 为达林顿上拉电路，其内阻对输出管 Q_5 来说是一个动态电阻，由于 Q_2 倒相驱动作用， Q_3 、 Q_4 和 Q_5 为互补工作，因此不论开态或关态均有很低的输出阻抗，例如，开态时输出阻抗为30Ω左右，关态时输出阻抗为50Ω左右，这样，电路的输出既有很强的驱动能力，可以驱动大的电容负载，同时由于高 β 值的复合管达林顿放大器的作用，又减弱了负载漏电对高电平的影响。

2. Q_4 晶体管的基极下拉电阻 R_4 ，由标准TTL里的直接接地，改为接至输出端，这样

既降低了功耗，又可在小电流输出情况下，允许输出高电平上拉到只比 V_{CC} 电源电压低一个 V_{BE} 电压

3. 为了改善输出波形，加快电路的上升速度，在输出端接肖特基二极管 D_6 和 D_5 ，其目的是为了钳制输出的正向过冲，使上升速度加快。

驱动部分

由 R_3 、 R_6 、 Q_6 组成的有源泄放网络，亦称矩形网络，它是因大大改善了电路的瞬态特性，使电路的 V_o/V_{IN} 转换特性形成直角而得名。

图 7 所示即为采用有源泄放网络后 V_o/V_{IN} 转换特性的改善情况




图 7 采用有源泄放网络后转换特性的改善

采用这种有源泄放网络，增强了瞬态驱动能力和泄放能力，这是因为该网络在 Q_6 刚导通时未分流，使 Q_6 能有瞬时的过驱动，使 Q_6 加速导通，而在关闭时为 Q_6 的基极电容放电提供一个低阻泄放通道，使上升沿变陡，延迟减小，由于有源泄放作用和肖特基抗饱和作用，使 Q_6 处于抗饱和工作，大大地缩短了贮存时间，有源泄放作用还提高了电路的抗干扰能力，改善了电路的高低温特性。




图 8 V_o/V_i 转换特性曲线

我们从图8的 V_o/V_{IN} 转换特性曲线可以看到从 $-55^{\circ}\text{C} \sim +125^{\circ}\text{C}$, V_{OH} 变化不大, V_{OL} 基本不变。

三、肖特基抗饱和简介

LSTTL电路之所以能实现高速度,关键是采用了STTL电路中的肖特基二极管钳位抗饱和技术,在此作一简单介绍

在标准TTL电路中为了提高电路的导通速度,就要增大驱动电流,这样虽然开启时间缩短了,但由于饱和度很深,贮存电荷多,关闭时间很长,仍旧大大影响了电路的开关速度,采用肖特基二极管抗饱和技术,可以作到既增大驱动来减小导通延迟又可克服电荷贮存效应引起的贮存时间,如图9所示为一个肖特基二极管抗饱和的原理图,当没有肖特基二极管时,由于基极过驱动电流,使晶体管Q进入饱和状态,此时饱和度越来越深,bc结的正向偏置电压也越来越大,如果在晶体管的基极和集电极之间,并接一个肖特基势垒二极管SBD,由于肖特基二极管的正向开启电压约比Si二极管低0.2V左右,即在0.4~0.5V左右,这样当晶体管进入饱和态以后,由于bc结正偏压达到0.4~0.5V时,肖特基二极管SBD就优先开始导通,将基极过驱动电流 I_b 分路掉很大一部分,将bc结的正向偏压钳制在0.4~0.5V左右,这时晶体管只处于微饱和状态,这就是肖特基二极管钳位分流所实现的抗饱和作用, LSTTL电路正是利用肖特基二极管的钳位抗饱和作用的,故在低电流下仍能实现高速度。




图9 肖特基二极管抗饱和

第二节 LSTTL电路所用的输入、输出电路介绍

一. 输入电路

LSTTL电路的输入电路较之标准TTL电路复杂，常用的有如下几种输入电路。




图1 输入电路之一，用于O.C输出与非门




图2 输入电路之二，用于或门等




图3 输入电路之三，用于或非门




图4 输入电路之四，用于与非门等




图 5 输入电路之五，用于触发器和中规模电路




图 6 输入电路之六，用于中规模电路




图 7 输入电路之七，用于中规模电路




图 8 图腾柱输出

这些输入电路都具有较高的输入阈值电压，它们之间也各有差别，图 7 的输入电路使用了纵向 PNP 晶体管，这种结构提高了低电平抗干扰能力，并且减小了灌入信号源的电流。

二、几种输出电路及其使用介绍

输出电路与标准 TTL 一样，也有图腾柱输出、开路集电极输出、三态输出这三种结构。图腾柱输出如图 8 所示。

前面已有叙述，它在 LSTTL 电路中占大多数，其开态、关态均有较低的输出阻抗。其输出阻抗为 $Z_{OH} \approx 50\Omega$ $Z_{OL} \approx 30\Omega$

以下着重介绍一下 O.C. 输出和三态输出。

1. 关于开路集电极输出的使用说明

(1) 开路集电极输出是 TTL 各系列共有的一种输出结构，LSTTL 亦具有此种结构，