




工程与应用丛书



Cadence 16.6 高速电路板 设计与仿真

左昉 李刚 等编著



附赠

含12段教学视频，时长200分钟
全书所有实例的源文件



机械工业出版社
CHINA MACHINE PRESS



EDA 工程与应用丛书

Cadence 16.6 高速电路板设计与仿真

左 眇 李 刚 等编著



机械工业出版社

本书以 Cadence 16.6 为平台，介绍了电路的设计与仿真的相关知识。全书共分 12 章，内容包括 Cadence 基础入门、原理图库、原理图基础、原理图环境设置、元件操作、原理图的电气连接、原理图的后续处理、仿真电路、创建 PCB 封装库、印制电路板设计、布局和布线。

本书在介绍的过程中，作者根据自己多年的经验及学习的心得，及时给出了章节总结和相关提示，帮助读者及时快捷地掌握所学知识。全书介绍详实、图文并茂、语言简洁、思路清晰。

本书可以作为大中专院校电子相关专业课程教材，也可以作为各种培训机构培训教材，同时也适合电子设计爱好者作为自学辅导书。

随书配送的多功能学习光盘包含全书实例的源文件素材和全部实例同步讲解动画，同时为方便老师备课精心制作了多媒体电子教案。

图书在版编目 (CIP) 数据

Cadence 16.6 高速电路板设计与仿真 / 左昉等编著. —北京：机械工业出版社，2016.4

(EDA 工程与应用丛书)

ISBN 978-7-111-54732-7

I. ①C… II. ①左… III. ①印刷电路 - 计算机辅助设计 - 应用软件
IV. ①TN410.2

中国版本图书馆 CIP 数据核字 (2016) 第 209153 号

机械工业出版社（北京市百万庄大街 22 号 邮政编码 100037）

策划编辑：尚晨 责任编辑：尚晨

责任校对：张艳霞 责任印制：常天培

涿州市京南印刷厂印刷

2016 年 9 月第 1 版 · 第 1 次印刷

184mm × 260mm · 25 印张 · 619 千字

0001 ~ 3000 册

标准书号：ISBN 978-7-111-54732-7

ISBN：978-7-89386-077-5 (光盘)

定价：69.00 元 (含 1CD)

凡购本书，如有缺页、倒页、脱页，由本社发行部调换

电话服务 网络服务

服务咨询热线：(010) 88361066 机工官网：www.cmpbook.com

读者购书热线：(010) 68326294 机工官博：weibo.com/cmp1952

(010) 88379203 教育服务网：www.cmpedu.com

封面无防伪标均为盗版 金书网：www.golden-book.com

前　　言

Cadence (Cadence Design Systems Inc.) 是一家世界领先的电子设计自动化 (Electronic Design Automation, EDA) 工具软件公司，在国际上有着很强的品牌影响力和很大的市场份额，而中国正在从中国制造朝中国设计迈进，市场的潜力正在被越来越多的跨国电子设计公司所重视。

Cadence 公司以 Cadence 为平台，推出 PCB 设计布线工具 Allegro SPB 和前端产品 OrCAD Capture，两者完美结合，为当前高速、高密度、多层的复杂 PCB 设计提供了完美的解决方案。2012 年，Cadence 公司为了解决高级 IC 封装系统小型化、设计周期缩减和 DFM 驱动设计的问题，发布了新版本——Cadence 16.6。

Cadence 16.6 的原理图编辑器 OrCAD Capture CIS，提供了方便、快捷、直观的原理图编辑功能，支持层次式原理图创建及变体设计输出，元件信息管理系统 (CIS) 帮助用户缩短了产品设计周期、降低了产品成本。

Cadence 16.6 的 PCB 设计界面 Allegro PCB Editor，提供了从布局、布线到生产文件输出等一系列强大功能，如多人协同设计、RF PCB 设计、可制造性检查、SI/PI 分析、约束驱动的布局布线，降低了反复试样的风险；帮助工程师快速准确地完成 PCB Layout，降低研发成本。

Cadence 16.6 的仿真与分析编辑器 PSpice Model Editor 中的 PSpice AD/AA，可以提供工业标准的 Spice 仿真器，以解决电路功能仿真以及参数优化等各种问题，从而提高产品性能及可靠性，另外，Allegro Sigrity 提供基于非理想电源平面技术的 SI/PI 仿真分析一站式解决方案，帮助客户轻松应对当今高速设计中的 SI/PI/EMC 挑战。

本书针对硬件开发人员及相关专业的学生，对需要使用的原理图输入、相关的原理图检查及约束管理器等工具进行了全面的阐述，并对 PCB 编辑器有关的内容作了简单介绍，从而加强电路图设计者对工具的理解。

本书除利用书面讲解外，随书还配送了多功能学习光盘。光盘中包含全书讲解实例和练习实例的源文件素材，同时为方便老师备课精心制作了多媒体电子教案，并制作了全程实例同步讲解动画。通过作者精心设计的多媒体窗口，读者可以得心应手，轻松愉悦地学习本书。

本书由北京科技大学左昉和军械工程学院的李刚主编，其中左昉执笔编写了第 1~6 章，李刚执笔编写了第 7~12 章。王敏、张辉、赵志超、徐声杰、朱豆莲、赵黎黎、张琪、宫鹏涵、李兵、许洪、闫国超、解江坤、张亭、秦志霞等也为本书出版提供了大量的帮助，在此

一并表示感谢。

本书作者几易其稿，由于时间仓促加之水平有限，书中不足之处在所难免，望广大读者登录 www.sjzsws.com 或联系 win760520@126.com 批评指正，作者将不胜感激，也欢迎加入三维书屋图书学习交流群 QQ：379090620 交流探讨。

编 者

目 录

前言

第1章 Cadence 基础入门	1
1. 1 电路总体设计流程	1
1. 2 Cadence 软件平台介绍	2
1. 2. 1 OrCAD Capture CIS 工作平台	2
1. 2. 2 Design Entry HDL 工作平台	3
1. 2. 3 Library Exploer 工作平台	4
1. 2. 4 Allegro Package 工作平台	5
1. 2. 5 SigXplorer 工作平台	5
1. 2. 6 Allegro PCB 工作平台	9
1. 3 Cadence 功能模块	11
1. 4 Cadence 软件新功能	12
1. 5 电路设计分类	12
第2章 原理图库	14
2. 1 元件库概述	14
2. 2 元件库管理	16
2. 2. 1 打开“Place Part（放置元件）”面板	16
2. 2. 2 加载元件库	17
2. 2. 3 卸载元件库	19
2. 2. 4 新建元件库	19
2. 3 库元件的绘制	20
2. 3. 1 新建库元件	20
2. 3. 2 绘制库元件外形	21
2. 3. 3 添加引脚	22
2. 3. 4 编辑引脚	24
2. 3. 5 绘制含有子部件的库元件	26
2. 4 库文件管理器	27
2. 4. 1 库管理工具	27
2. 4. 2 按照菜单命令创建库文件	28
2. 4. 3 按照向导创建库文件	29
2. 4. 4 手动创建库文件	31
2. 4. 5 Library Explorer 图形窗口	31
2. 4. 6 添加元件	33
2. 5 元件库编辑器	33

2.5.1 启动元件编辑器	33
2.5.2 编辑器窗口	35
2.5.3 环境设置	39
2.6 库元件的创建	43
2.6.1 新建元件	43
2.6.2 复制元件	45
2.6.3 添加元件引脚	45
2.6.4 创建元件轮廓	49
2.6.5 编译库元件	50
2.6.6 查找元件	50
2.7 操作实例	51
第3章 原理图基础	60
3.1 原理图功能简介	60
3.2 项目管理器	61
3.3 原理图分类	63
3.3.1 平坦式电路	63
3.3.2 层次电路	64
3.3.3 仿真电路	65
3.4 创建原理图	65
3.4.1 创建平坦式电路	65
3.4.2 创建层次电路	69
3.4.3 创建仿真电路	71
3.4.4 更改文件类型	73
3.4.5 原理图基本操作	73
3.5 电路原理图的设计步骤	74
第4章 原理图环境设置	76
4.1 原理图图纸设置	76
4.2 配置系统属性	79
4.2.1 颜色设置	79
4.2.2 格点属性	81
4.2.3 设置缩放窗口	82
4.3 设计向导设置	82
第5章 元件操作	87
5.1 放置元件	87
5.1.1 搜索元件	87
5.1.2 放置元件	89
5.2 对象的操作	91
5.2.1 调整元件位置	92
5.2.2 元件的复制和删除	94

5.2.3 元件的固定	96
5.3 元件的属性设置	96
5.3.1 属性设置	97
5.3.2 参数设置	104
5.3.3 外观设置	106
5.3.4 自动编号	107
5.3.5 反向标注	108
第6章 原理图的电气连接	111
6.1 原理图连接工具	111
6.2 元件的电气连接	112
6.2.1 导线的绘制	112
6.2.2 总线的绘制	114
6.2.3 总线分支线的绘制	116
6.2.4 自动连线	116
6.2.5 放置手动连接	119
6.2.6 放置电路端口	120
6.2.7 放置页间连接符	122
6.2.8 放置图表符	124
6.2.9 放置图样入口	126
6.2.10 放置电源符号	127
6.2.11 放置接地符号	129
6.2.12 放置网络标签	129
6.2.13 放置不连接符号	131
6.3 绘图工具	132
6.3.1 绘制直线	133
6.3.2 绘制多段线	134
6.3.3 绘制矩形	135
6.3.4 绘制椭圆	136
6.3.5 绘制椭圆弧	137
6.3.6 绘制圆弧	138
6.3.7 绘制贝塞尔曲线	139
6.3.8 放置文本	140
6.3.9 放置图片	140
6.4 操作实例	141
6.4.1 抽水机电路	142
6.4.2 监控器电路	151
6.4.3 电源开关电路设计	159
6.4.4 串行显示驱动器 PS7219 及单片机的 SPI 接口	171
6.4.5 存储器接口电路	184

6.4.6 声控变频器电路	194
6.4.7 扫描特性电路	198
第7章 原理图的后续处理	202
7.1 设计规则检查	202
7.2 报表输出	205
7.2.1 生成网络表	205
7.2.2 元器件报表	209
7.2.3 交叉引用元件报表	211
7.2.4 属性参数文件	213
7.3 打印输出	214
7.3.1 设置打印属性	214
7.3.2 打印区域	214
7.3.3 打印预览	216
7.3.4 打印	217
7.4 操作实例	218
第8章 仿真电路	223
8.1 电路仿真的基本概念	223
8.2 电路仿真的基本方法	223
8.2.1 仿真电路步骤	223
8.2.2 仿真原理图电路	224
8.3 仿真分析参数设置	225
8.3.1 直流分析 (DC Sweep)	225
8.3.2 交流分析 (AC Sweep/Noise)	227
8.3.3 噪声分析 (Noise Analysis)	227
8.3.4 瞬态分析 (Time Domain (Transient))	228
8.3.5 傅里叶分析 (Time Domain (Transient))	229
8.3.6 静态工作点分析 (Bias Point)	230
8.3.7 蒙特卡罗分析 (Monte Carlo Analysis)	231
8.3.8 最坏情况分析 (Worst - Case/Sensitive)	232
8.3.9 参数分析 (Parameter Sweep)	234
8.3.10 温度分析 (Temperature (Sweep))	235
8.4 仿真信号	235
第9章 创建 PCB 封装库	237
9.1 封装的基本概念	237
9.1.1 常用封装介绍	238
9.1.2 封装文件	239
9.2 焊盘设计	239
9.2.1 焊盘分类	239
9.2.2 焊盘设计原则	240

9.2.3 焊盘编辑器	241
9.3 封装设计	243
9.3.1 设置工作环境	243
9.3.2 使用向导建立封装零件	245
9.3.3 手动建立零件封装	250
9.4 操作实例	257
第10章 印制电路板设计	262
10.1 印制电路板概述	262
10.1.1 印制电路板的概念	262
10.1.2 PCB 设计流程	263
10.2 设计参数设置	265
10.3 建立电路板文件	275
10.3.1 使用向导创建电路板	275
10.3.2 手动创建电路板	283
10.4 电路板物理结构	283
10.4.1 图样参数设置	283
10.4.2 电路板的物理边界	283
10.4.3 编辑物理边界	286
10.4.4 放置定位孔	287
10.5 环境参数设置	288
10.5.1 设定层面	288
10.5.2 设置栅格	290
10.5.3 颜色设置	291
10.5.4 板约束区域	293
10.6 在 PCB 文件中导入原理图网络表信息	295
第11章 布局	299
11.1 添加 Room 属性	299
11.2 摆放封装元件	302
11.2.1 元件的手工摆放	302
11.2.2 元件的快速摆放	305
11.3 基本原则	308
11.4 自动布局	309
11.5 3D 效果图	312
11.6 覆铜	315
11.6.1 覆铜分类	315
11.6.2 覆铜区域	315
11.6.3 覆铜参数设置	316
11.7 PCB 设计规则	319

第12章 布线	320
12.1 基本原则	320
12.2 布线命令	320
12.2.1 设置栅格	322
12.2.2 手动布线	323
12.2.3 设置自动布线的规则	327
12.2.4 自动布线	333
12.2.5 PCB Router 布线器	338
12.3 补泪滴	342
12.4 电路板的输出	345
12.4.1 报表输出	345
12.4.2 生成钻孔文件	345
12.4.3 制造数据的输出	348
12.5 操作实例	349
12.5.1 音乐闪光灯电路 PCB 设计	350
12.5.2 晶体管电路 PCB 设计	364
附录 Cadence 软件的安装	380
参考文献	389

第1章 Cadence 基础入门

本章将从 Cadence SPB 16.6 的功能特点讲起，介绍该软件的界面环境及基本操作方式，使读者从总体上了解和熟悉软件的基本结构和操作流程。



知识点

- Cadence 软件新功能
- Cadence 功能模块
- Cadence 软件平台介绍

1.1 电路总体设计流程

为了让用户对电路设计过程有一个整体的认识和理解，下面介绍一下印制电路板（Printed circuit board，PCB）的总体设计流程。

通常情况下，从接到设计任务书到最终制作出 PCB，主要通过以下几个步骤来实现：

1. 案例分析

这个步骤严格来说并不是 PCB 设计的内容，但对后面的 PCB 设计又是必不可少的环节。案例分析的主要任务是来决定如何设计原理图电路，同时也影响到 PCB 如何规划。

2. 绘制原理图元器件

虽然 Cadence 提供了丰富的原理图元器件库，但不可能包括所有元器件，必要时需动手设计原理图元器件，建立自己的元器件库。

3. 绘制电路原理图

找到原理图中所有需要的元器件后，就可以开始绘制原理图了。根据电路复杂程度决定是否需要使用层次原理图。完成原理图后，用 ERC（电气规则检查）工具查错，找到出错原因并修改原理图电路，重新查错直到没有原则性错误为止。

4. 电路仿真

在设计电路原理图之前，有时候会对某一部分电路设计并不十分确定，因此需要通过电路仿真来验证。电路仿真还可以用于确定电路中某些重要元器件的参数。

5. 绘制元器件封装

与原理图元器件库一样，电路板封装库也不可能提供所有元器件的封装。需要时自行设计并建立新的元器件封装库。

6. 设计 PCB

确认原理图没有错误之后，则开始 PCB 的绘制。首先绘出 PCB 的轮廓，确定工艺要求（如使用几层板等）。然后将原理图传输到 PCB 中，在网络报表（简单介绍来历功能）、设计规则和原理图的引导下布局和布线。最后利用 DRC（设计规则检查）工具查错。此过程

是电路设计时另一个关键环节，它将决定该产品的实用性能，需要考虑的因素很多，针对不同的电路有不同要求。

7. 文档整理

对原理图、PCB 图及元器件清单等文件予以保存，以便日后维护、修改。

1.2 Cadence 软件平台介绍

Cadence 公司在 EDA 领域处于国际领先地位，旗下有 PCB 设计领域众所周知的 OrCAD 和 Allegro SPB 两个品牌，其中 OrCAD 为其 20 世纪 90 年代收购的品牌，Allegro SPB 为其自有品牌，早期版本称为 Allegro PSD。经过十余年的发展，目前 Cadence PCB 领域仍执行双品牌战略，OrCAD 覆盖中低端市场（以极低的价格就可以获得好用的工具，主要与 Altium Designer 和 PADS 竞争），Allegro SPB 覆盖中高端市场（与 Mentor 和 Zuken 竞争）。

1.2.1 OrCAD Capture CIS 工作平台

Design Entry CIS 成功启动后便可进入主窗口 OrCAD Capture CIS，如图 1-1 所示。用户可以使用该窗口进行工程文件的操作，如创建新工程、打开文件、保存文件等。




图 1-1 OrCAD Capture CIS 原理图编辑环境

原理图设计平台同标准的 Windows 软件的风格一致，包括从层叠式菜单结构到快捷键的使用，还有工具栏等。

从图 1-1 中可知，OrCAD Capture CIS 窗口由 8 个部分组成，分别是：

- 标题栏：显示当前打开软件的名称及文件的路径、名称。
- 菜单栏：同所有的标准 Windows 应用软件一样，OrCAD Capture CIS 采用的是标准的下拉式菜单。
- 工具栏：在工具栏中收集了一些比较常用功能，将它们图标化以方便用户操作使用。
- 项目管理器：此窗口可以根据需要打开和关闭，并显示工程项目的层次结构。
- 工作区域：原理图绘制、编辑的区域。
- 信息窗口：在该窗口中实时显示文件运行阶段信息。
- 状态栏：在进行各种操作时状态栏都会实时显示一些相关的信息，所以在设计过程中应及时查看状态栏。
- 元件库：可随时打开或关闭，在此窗口中进行元件的添加、搜索与查询等操作，是原理图设计的基础。

在上述图形界面中，除了标题栏和菜单栏之外，其余的各部分可以根据需要进行打开或关闭。

1.2.2 Design Entry HDL 工作平台

Design Entry HDL 是 Cadence 公司自身的旧版软件 Concept HDL 的升级版本，支持行为和结构的设计描述，并综合了模块编辑功能。将原理图分成很多页，每次只显示一页。原理图中的所有元件均参考不同的库，可以用归档功能将所用的库归档到一起。

在打开一个原理图设计文件或创建了一个新的原理图文件的同时，“Design Entry HDL”的原理图编辑器“Allegro Design Entry HDL”将被启动，即打开了电路原理图的软件编辑环境，如图 1-2 所示。




图 1-2 “Allegro Design Entry HDL” 原理图编辑环境

原理图设计平台同标准的 Windows 软件风格一致，包括从层叠式菜单结构到快捷键的使用，还有工具栏等。

PADS Logic 窗口由 9 个部分组成，分别是：

- 标题栏：显示当前打开软件的名称及文件的路径、名称。
- 菜单栏：同所有的标准 Windows 应用软件一样，Allegro Design Entry HDL 采用的是标准的下拉式菜单。
- 工具栏：在工具栏中收集了一些比较常用功能，将它们图标化以方便用户操作使用。
- 项目管理器：此窗口可以根据需要打开和关闭，显示工程项目的层次结构。
- 元件库：可随时打开或关闭，在此窗口中进行元件的添加、搜索与查询等操作，是原理图设计的基础。
- 工作区域：原理图绘制、编辑的区域。
- 信息窗口：在该窗口中实时显示文件运行阶段消息。
- 状态栏：在进行各种操作时状态栏都会实时显示一些相关的信息，所以在设计过程中应及时查看状态栏。
- 全局导航：用户可以通过其浏览各个重要区域和功能。

1.2.3 Library Explorer 工作平台

Part Developer 编辑器不仅可以对元件的原理图库符号、物理引脚的对应信息及元件列表的数据等进行编辑，还可以创建和校验元件数据。

Part Developer 窗口由标题栏、菜单栏、工具栏、项目管理器、输出窗口、信息栏和状态栏组成，如图 1-3 所示。




图 1-3 元件编辑图形窗口

元件编辑器 Part Developer 是用来创建元件的工具，其最大的特点是直观、简便。在 Cadence 中不管是创建一个新的元件还是对一个旧的元件进行编辑，都必须要清楚地知道，一个完整的元件到底包含了哪些内容以及这些内容是怎样有机地表现为一个完整的元件。

1.2.4 Allegro Package 工作平台

在 Cadence 中主要使用 Allegro Package 封装编辑器来创建和编辑新的零件封装。虽然软件自带强大的元件库及封装库，但还需要设计自己的元件库和对应的零件封装库。

Allegro Package 工作窗口主要由标题栏、菜单栏、工具栏、工作窗口、控制面板视窗、命令窗口和状态栏组成，如图 1-4 所示。




图 1-4 “Allegro Package” 工作窗口

1.2.5 SigXplorer 工作平台

SigXplorer 窗口有标题栏菜单栏、工具栏、工作区、信息窗口以及控制面板，如图 1-5 所示。

1. 控制面板

打开“Parameters（参数）”控制面板，显示整个参数的总标题 CIRCUIT，单击“CIRCUIT”前面的“+”号，详细信息显示如图 1-6 所示。

- “tlineDelayMode”：选择是用时间（默认单位：ns）还是用长度（默认单位：mm）表示传输线的延时（传输线的默认传输速度是 140mm/ns）。
- “userRevision” 表示目前的拓扑版本，第一次一般是 1.0，以后修改拓扑时可以将此处的版本提高，这样以后在 Constraint Manage 里不用重新定义拓扑，只要升级拓扑即可。
- autoSolve：选择关闭系统自动处理问题的功能，而采用手动解决电路仿真过程中的问题。




图 1-5 SigXplorer 窗口

Parameters	
Name	
CIRCUIT	
autoSolve	Off
tlineDelayMode	time
userRevision	1.0
DESIGN	

图 1-6 “Parameters” 控制面板

1) 单击“DESING”前面的“+”号，列出了组成这个电路拓扑的所有元件，如图 1-7 所示。

2) 单击电路元件前面“+”号，每个传输线对应的约束表如图 1-8 所示。

DESIGN	
BACKPLANE	
DINP2	
DOUTP2	
J1	
J2	
MS1	
MS2	
MS3	
MS4	
PCB1	
PCB2	
VIA1	
VIA2	
VIA3	
VIA4	
VIA5	
VIA6	
VIA7	
VIA8	
VIA9	
VIA10	
VIA11	
VIA12	

图 1-7 显示拓扑元件

DESIGN	
BACKPLANE	
diConstant	4
diLossTangent	0.022
diThickness	8.00 MIL
diFreqDepFile	
d2Constant	4
d2LossTangent	0.022
d2Thickness	8.00 MIL
d2FreqDepFile	
length	24000.00 MIL
spacing	6.00 MIL
traceConductivity	595900 mho/cm
traceEtchFactor	90
traceThickness	0.60 MIL
traceWidth	5.00 MIL
traceWidth2	BACKPLANE.traceWidth
DINP2	
DOUTP2	

图 1-8 约束表