




工业和信息产业职业教育教学指导委员会“十二五”规划教材

高等职业教育规划教材·微电子技术专业系列



# 集成电路 项目化版图设计

◎ 居水荣 编 著

工业和信息产业职业教育教学指导委员会“十二五”规划教材  
高等职业教育规划教材·微电子技术专业系列

# 集成电路项目化版图设计

居水荣 编著



电子工业出版社

Publishing House of Electronics Industry

北京 · BEIJING

本教材共 6 章，系统地介绍了 Cadence 软件的总体介绍、设计流程、设计技术等新内容。通过大量的项目设计，使读者能够掌握目前设计公司正在采用的工艺，使他们能够将所学的知识运用到实际的项目中去，从而能够顺利地完成设计工作。因此使用本教材的学生应能较好地掌握设计方法，从而在企业从事的岗位上能够无缝对接。

## 内 容 简 介

本书以一个目前集成电路行业内比较热门的典型数模混合电路——电容式触摸按键检测电路（项目编号 D503）为例，首先介绍基于 ChipLogic 设计系统的逻辑提取的详细过程和其中的经验分享；接着具体介绍 D503 项目的版图设计方法、流程等，包括数字单元和模拟器件、数字和模拟模块的版图设计经验；最后基于 Cadence 设计系统对完成设计后的版图数据进行 DRC 和 LVS 的详细验证，从而完成该项目的完整版图设计过程。

全书以项目设计为导向，从项目设计的流程、项目设计完整的文档管理等方面突出完成这些项目设计的过程中遇到的技术问题、解决办法，以及如何避免问题等实用性内容，与广大将要从事集成电路设计的学生和正在从事设计的工程师一起分享非常宝贵的设计经验。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有，侵权必究。

### 图书在版编目(CIP)数据

集成电路项目化版图设计 / 居水荣编著. —北京：电子工业出版社，2015.1

ISBN 978-7-121-24717-0

I . ①集… II . ①居… III . ①集成电路—电路设计—中等专业学校—教材 IV . ①TN402

中国版本图书馆 CIP 数据核字 (2014) 第 260381 号

策划编辑：陈晓莉

责任编辑：陈晓莉

印 刷：北京市李史山胶印厂

装 订：北京市李史山胶印厂

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本：787×1092 1/16 印张：14 字数：358 千字

版 次：2015 年 1 月第 1 版

印 次：2015 年 1 月第 1 次印刷

定 价：36.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，联系及邮购电话：(010) 88254888。

质量投诉请发邮件至 zlts@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线：(010) 88258888。

# 前 言

目前我国正处于集成电路产业的快速发展时期，国内从事集成电路设计的公司数量在不断增加，对集成电路设计人才的需求也越来越大，集成电路设计成为当下最为热门的几个就业岗位之一。为满足市场的需求，全国各个层次的学校都增设了微电子技术这个专业，其中大部分该专业都进行集成电路版图设计这一门课程的教学。

目前集成电路全定制版图设计（或称为逆向设计）主要基于两个设计平台进行：一个是美国 Cadence 公司的 Cadence 设计系统；另外一个是北京芯愿景软件技术有限公司的 ChipLogic 设计系统。当前高职及其他层次集成电路版图设计教学中所使用的教材绝大多数都是基于 Cadence 系统的；但近几年 ChipLogic 设计系统发展迅速，不少集成电路设计企业在员工招聘岗位需求中都提到需要掌握 ChipLogic 设计技术。到现在为止还没有专门用于学校基于 ChipLogic 设计系统进行版图设计方面教学的教材。作者在江苏信息职业技术学院集成电路设计工作室进行了两期项目化版图设计的教学，把企业项目引入到教学过程中，在有关讲义的基础上通过补充、修改和完成，完成了本教材的编写。

高职教育的主要目的是培养技术技能型人才，因此本教材在通过对一些集成电路设计公司中版图设计人员的岗位能力需求等进行充分调研后确定了其主要内容：基于 ChipLogic 系统的版图设计与基于 Cadence 系统的版图验证。在编写形式上，本书以一个实际的项目——电容式触摸按键检测电路（项目编号 D503）的版图设计为例，介绍基于 ChipLogic 系统的逻辑提取和版图设计的方法、流程等，并描述使用 Cadence 系统中的 Dracula 工具对该电路进行版图验证的详细过程。本教材的特点是强调项目设计的概念和版图设计岗位需要掌握的技能，采用注释、举例等方式引入实用性非常强的内容，其中包括在完成这个项目的设计过程中会遇到哪些技术问题，又是如何解决问题的，后续如何避免出现问题，等等。另外本教材结合 D503 这个具体项目，介绍某一个特定工艺下的数字单元和模拟器件/模块的版图设计方法、技巧等，避免脱离具体工艺而进行设计方面的泛泛而谈，因此总体来说本书是一本项目化的集成电路版图设计教材，并且也是与学生将来就业岗位需求相紧密结合的一本教材。

作为一本项目版图设计教材，本书尽可能把目前集成电路设计行业中比较前沿的产品技术、设计技术等新内容放进来，包括所举例子都是目前比较热门的产品；其工艺是目前大部分设计公司正在采用的工艺；所使用的工具如版图验证工具等都是业内加工线认可和推荐使用的，因此使用本教材的学生在学校就完成了原本要到了企业才进行的项目设计培训，并且跟他在企业从事的岗位能够无缝对接；另外，对于刚从事集成电路设计的工程技术人员来说，本教材所列举的电路类型与他们正在设计的电路也是基本匹配的，而不是滞后的，从而成为他们很快掌握设计技术的帮手。

本教材共 6 章。第 1 章简要介绍设计 D503 项目所需要做的一些准备工作，包括 ChipLogic 系列软件的总体介绍、使用该软件需要进行的硬件和软件配置，以及 D503 项目芯片数据的加载等。第 2 章介绍集成电路逻辑提取的一些基础知识，对本教材所描述的 D503 项目也做了具体介绍。第 3 章详细介绍了 D503 项目逻辑提取的过程，包括逻辑提取的几个主要步骤和相应结果；另外还介绍了把 ChipLogic 系统中所提取的单元输入到 Cadence 设计系统等内容；在这一章中有非常多的内容是进行 D503 项目逻辑提取所遇到的问题以及解决办法，这是作者在江

苏信息职业技术学院集成电路设计工作室两期学生中进行教学实践中所获取的。第4章介绍基于ChipLogic设计系统进行版图设计的基础知识，包括版图设计工具的使用、版图层次的设置等。第5章详细介绍D503项目的版图设计过程，从基本的数字单元和模拟器件开始，然后形成数字和模拟模块的版图，最终形成芯片总的版图；在本章中还介绍了ChipLogic设计系统与Cadence系统之间版图数据的转换，并且针对D503这个具体项目，提出了版图优化的相关内容和结果。第6章介绍的D503项目的版图验证过程，包括用Dracula工具进行DRC、LVS的验证；针对D503项目进行DRC、LVS过程中需要跟读者进行分享的经验也都罗列其中；最后对D503项目进行了总结，包括设计文档目录和管理，让读者真正了解项目设计所包含的有关内容。

在本书编著过程中，江苏信息职业技术学院集成电路设计工作室的同学提供了部分素材；电子信息工程系孙萍主任对本教材的定位和内容给出了非常多的有益意见，在此一并表示感谢。

值得一提的是，陈晓莉责任编辑对本书提出了非常多的修改意见，尤其是软件图标等对本书读者非常有益的内容，在此表示由衷的敬意。

项目设计过程繁琐，肯定会出现各种各样的问题，并且流程也不是唯一的，因此非常欢迎广大读者针对本教材中的相关内容与作者进行探讨。

作者

2014年10月

# 目 录

<b>第1章 D503项目的设计准备</b>	1
1.1 ChipLogic系列软件总体介绍	1
1.1.1 集成电路分析再设计流程	1
1.1.2 软件组成	2
1.1.3 数据交互	3
1.2 硬件环境设置	3
1.2.1 硬件配置要求	3
1.2.2 硬件构架方案	4
1.3 软件环境设置	4
1.3.1 操作系统配置要求	5
1.3.2 软件安装/卸载	5
1.3.3 软件授权配置	5
1.3.4 服务器前台运行和后台运行	7
1.3.5 将服务器注册为后台服务	8
1.3.6 服务器管理	9
1.4 将D503芯片数据加载到服务器	10
1.4.1 芯片图像数据和工程数据	10
1.4.2 加载芯片数据的步骤	11
1.4.3 D503项目的软、硬件使用环境	11
练习题1	12
<b>第2章 集成电路逻辑提取基础</b>	13
2.1 逻辑提取流程和D503项目简介	13
2.2 逻辑提取准备工作	14
2.2.1 运行数据服务器	14
2.2.2 运行逻辑提取软件ChipAnalyzer	14
2.3 划分工作区	16
2.3.1 工作区的两种概念	16
2.3.2 D503项目工作区创建及设置	18
2.3.3 工作区的其他操作	20
2.4 以D503项目为例的逻辑提取工具主界面	20
2.4.1 工程面板	21
2.4.2 工程窗口	23
2.4.3 多层图像面板	25
2.4.4 输出窗口	25
2.4.5 软件主界面的其他部分	25
练习题2	26

<b>第3章 D503项目的逻辑提取</b>	27
3.1 D503项目的单元提取	27
3.1.1 数字单元的提取	27
3.1.2 触发器的提取流程	40
3.1.3 模拟器件的提取	45
3.2 D503项目的线网提取	49
3.2.1 线网提取的两种方法	50
3.2.2 线网提取的各种操作	51
3.2.3 线网提取具体步骤	53
3.2.4 D503项目线网提取结果以及电源/地短路检查修改方法	56
3.3 D503项目的单元引脚和线网的连接	58
3.3.1 单元引脚和线网连接的基本操作	58
3.3.2 单元引脚和线网连接其他操作	60
3.3.3 D503项目单元引脚和线网连接中遇到的问题	60
3.3.4 芯片外部端口的添加操作	62
3.4 D503项目的电气设计规则检查及网表对照	63
3.4.1 ERC检查的执行	63
3.4.2 ERC检查的类型	63
3.4.3 ERC检查的经验分享	67
3.4.4 D503项目的ERC错误举例及修改提示	68
3.4.5 两遍网表提取及网表对照(SVS)	70
3.5 提图单元的逻辑图准备	72
3.5.1 逻辑图输入工具启动	72
3.5.2 一个传输门逻辑图及符号的输入流程	74
3.5.3 D503项目的单元逻辑图准备	86
3.6 D503项目的数据导入/导出	91
3.6.1 数据导入/导出基本内容	91
3.6.2 提图数据与Cadence之间的交互	92
练习题3	104
<b>第4章 集成电路版图设计基础</b>	105
4.1 版图设计流程	105
4.2 版图设计工具使用基础	107
4.2.1 版图设计工具启动	107
4.2.2 D503项目版图设计工具主界面	108
4.2.3 版图设计工具基本操作	113
4.3 确定版图缩放倍率	114
4.3.1 标尺单位的概念	114
4.3.2 在软件内设置标尺单位	115
4.3.3 D503项目标尺单位与版图修改	115
4.4 工作区管理	116

4.4.1	创建工作区 .....	116
4.4.2	工作区参数设置.....	117
4.4.3	复制工作区 .....	118
4.4.4	D503 项目工作区转换 .....	118
4.5	版图层次的设置 .....	122
4.5.1	版图层的命名规则.....	122
4.5.2	D503 项目版图层次定义的方法 .....	122
	练习题 4 .....	126
<b>第 5 章</b>	<b>D503 项目的版图设计 .....</b>	<b>127</b>
5.1	数字单元和数字模块的版图设计 .....	127
5.1.1	版图元素的输入 .....	127
5.1.2	版图编辑功能 .....	130
5.1.3	版图单元的设计 .....	134
5.1.4	D503 项目的数字单元版图设计 .....	141
5.1.5	D503 项目数字模块总体版图 .....	147
5.2	模拟器件和模拟模块的版图设计 .....	148
5.2.1	模拟器件的版图设计 .....	148
5.2.2	模拟模块的版图设计经验 .....	151
5.2.3	D503 项目模拟模块的版图 .....	151
5.3	D503 项目的总体版图 .....	152
5.4	版图数据转换 .....	154
5.4.1	导入和导出的数据类型 .....	154
5.4.2	脚本文件的导入和导出 .....	154
5.4.3	版图层定义文件的导入/导出 .....	155
5.4.4	GDSII 数据的导入/导出 .....	156
5.4.5	从 Layeditor 中导出 D503 项目版图数据后读入 Cadence .....	157
5.5	D503 项目版图的优化 .....	159
5.5.1	特殊器件参数方面的修改 .....	159
5.5.2	满足工艺要求的修改 .....	162
5.5.3	带熔丝调节的振荡器的设计 .....	164
	练习题 5 .....	168
<b>第 6 章</b>	<b>D503 项目的版图验证 .....</b>	<b>169</b>
6.1	Dracula 及版图验证基础 .....	169
6.1.1	Dracula 工具 .....	169
6.1.2	版图验证过程简介 .....	169
6.2	D503 项目的 DRC 验证 .....	170
6.2.1	DRC 基础知识及验证准备工作 .....	170
6.2.2	D503 项目的单元区的 DRC 验证 .....	172
6.2.3	D503 项目的总体 DRC 验证 .....	181
6.3	D503 项目的 LVS 验证 .....	181

6.3.1 LVS 基础知识及验证流程 .....	181
6.3.2 一个单元的 LVS 运行过程 .....	182
6.3.3 多个单元同时做 LVS 的方法和流程 .....	195
6.3.4 D503 项目的总体 LVS 验证 .....	201
6.3.5 D503 项目 DRC 和 LVS 经验总结 .....	201
6.3.6 采用 Dracula 进行两遍逻辑的对照 .....	205
6.3.7 D503 项目的文档目录及管理 .....	206
6.3.8 练习题 6 .....	208

附录 A ChipLogic 逻辑提取快捷键 ..... 209

附录 B ChipLogic 版图设计快捷键 ..... 214

附录 C Cadence 电路图输入快捷键 ..... 216

第 1 章 挑战项目设计概述	2.1.1 D503 项目设计规则与设计流程 ..... 5
1.1.1 挑战项目的背景与设计目标 .....	5
1.1.2 挑战项目的整体设计流程 .....	10
1.1.3 D503 项目设计规则及设计流程 .....	14
1.1.4 D503 项目设计所用的工具 .....	16
1.2.1 D503 项目设计所用的硬件环境 .....	20
1.2.2 D503 项目设计所用的软件环境 .....	20
1.2.3 D503 项目设计所用的电源连接 .....	23
1.3.1 D503 项目设计的物理设计流程 .....	27
1.3.2 D503 项目设计的版图设计流程 .....	31
1.3.3 D503 项目设计的布线设计流程 .....	35
1.3.4 D503 项目设计的物理验证流程 .....	39
1.3.5 D503 项目设计的时序验证流程 .....	43
1.3.6 D503 项目设计的综合流程 .....	47
1.3.7 D503 项目设计的逻辑验证流程 .....	51
1.3.8 D503 项目设计的物理实现流程 .....	55
1.3.9 D503 项目设计的后端设计流程 .....	59
1.3.10 D503 项目设计的验证流程 .....	63
1.4.1 D503 项目设计的测试流程 .....	67
1.4.2 D503 项目设计的报告流程 .....	71
1.4.3 D503 项目设计的归档流程 .....	75
1.5.1 D503 项目设计的交付流程 .....	79
1.5.2 D503 项目设计的上线流程 .....	83
1.6.1 D503 项目设计的难点 .....	87
1.6.2 D503 项目设计的亮点 .....	91
1.7.1 D503 项目设计的收获 .....	95
第 2 章 软件安装与设置	2.1.1 安装 Cadence 软件 ..... 11
2.1.2 安装物理设计所用的插件 .....	11
2.1.3 安装设计工具所需插件 .....	15
2.2.1 安装物理设计所需的插件 .....	19
2.2.2 安装设计工具所需的插件 .....	23
2.3.1 安装物理设计所需的插件 .....	27
2.3.2 安装设计工具所需的插件 .....	31
2.3.3 安装物理设计所需的插件 .....	35
2.3.4 安装设计工具所需的插件 .....	39
2.3.5 安装物理设计所需的插件 .....	43
2.3.6 安装设计工具所需的插件 .....	47
2.3.7 安装物理设计所需的插件 .....	51
2.3.8 安装设计工具所需的插件 .....	55
2.3.9 安装物理设计所需的插件 .....	59
2.3.10 安装设计工具所需的插件 .....	63
2.3.11 安装物理设计所需的插件 .....	67
2.3.12 安装设计工具所需的插件 .....	71
2.3.13 安装物理设计所需的插件 .....	75
2.3.14 安装设计工具所需的插件 .....	79
2.3.15 安装物理设计所需的插件 .....	83
2.3.16 安装设计工具所需的插件 .....	87
2.3.17 安装物理设计所需的插件 .....	91
2.3.18 安装设计工具所需的插件 .....	95
2.3.19 安装物理设计所需的插件 .....	99
2.3.20 安装设计工具所需的插件 .....	103
第 3 章 版图设计基本操作	3.1.1 版图设计基础知识 .....
3.1.2 版图设计工具功能 .....	
3.1.3 版图设计工作流程 .....	
3.2.1 版图设计基础知识 .....	
3.2.2 版图设计工具功能 .....	
3.2.3 版图设计工作流程 .....	
3.3.1 版图设计基础知识 .....	
3.3.2 版图设计工具功能 .....	
3.3.3 版图设计工作流程 .....	
3.4.1 版图设计基础知识 .....	
3.4.2 版图设计工具功能 .....	
3.4.3 版图设计工作流程 .....	
3.5.1 版图设计基础知识 .....	
3.5.2 版图设计工具功能 .....	
3.5.3 版图设计工作流程 .....	
3.6.1 版图设计基础知识 .....	
3.6.2 版图设计工具功能 .....	
3.6.3 版图设计工作流程 .....	
3.7.1 版图设计基础知识 .....	
3.7.2 版图设计工具功能 .....	
3.7.3 版图设计工作流程 .....	
3.8.1 版图设计基础知识 .....	
3.8.2 版图设计工具功能 .....	
3.8.3 版图设计工作流程 .....	
3.9.1 版图设计基础知识 .....	
3.9.2 版图设计工具功能 .....	
3.9.3 版图设计工作流程 .....	
3.10.1 版图设计基础知识 .....	
3.10.2 版图设计工具功能 .....	
3.10.3 版图设计工作流程 .....	
3.11.1 版图设计基础知识 .....	
3.11.2 版图设计工具功能 .....	
3.11.3 版图设计工作流程 .....	
3.12.1 版图设计基础知识 .....	
3.12.2 版图设计工具功能 .....	
3.12.3 版图设计工作流程 .....	
3.13.1 版图设计基础知识 .....	
3.13.2 版图设计工具功能 .....	
3.13.3 版图设计工作流程 .....	
3.14.1 版图设计基础知识 .....	
3.14.2 版图设计工具功能 .....	
3.14.3 版图设计工作流程 .....	
3.15.1 版图设计基础知识 .....	
3.15.2 版图设计工具功能 .....	
3.15.3 版图设计工作流程 .....	
3.16.1 版图设计基础知识 .....	
3.16.2 版图设计工具功能 .....	
3.16.3 版图设计工作流程 .....	
3.17.1 版图设计基础知识 .....	
3.17.2 版图设计工具功能 .....	
3.17.3 版图设计工作流程 .....	
3.18.1 版图设计基础知识 .....	
3.18.2 版图设计工具功能 .....	
3.18.3 版图设计工作流程 .....	

# 第1章 D503项目的设计准备

本教材以一个实际的集成电路 D503 为例，描述集成电路逻辑提取和版图设计的详细过程。

目前集成电路的设计方法分成两大类：一类是基于已有的设计知识产权（IP），采用自顶向下（TOP-DOWN）的设计流程，称为正向设计；另外一类是基于芯片背景图像，采用自底向上（BOTTOM-UP）的设计流程，称为逆向设计。本教材所介绍的 D503 项目采用的是逆向设计的方法。

不同的设计方法所采用的设计工具也不同。目前集成电路设计行业内逆向设计的主流工具是北京芯愿景软件技术有限公司提供的 ChipLogic 系列软件和美国 Cadence 公司的 Cadence 设计系统等，本教材所介绍的 D503 项目将把 ChipLogic 设计系统和 Cadence 设计系统结合起来使用。

在具体介绍 D503 项目的设计之前，本章首先介绍采用 ChipLogic 系列软件设计 D503 项目所需要做的一些准备工作，包括 ChipLogic 系列软件的总体介绍、使用该软件之前要进行的软/硬件环境设置等；最后介绍 D503 项目的芯片数据如何加载到服务器，以便正式启动逻辑提取、版图设计和验证等工作，而设计 D503 项目要用到的 Cadence 设计系统将在后续章节中分别介绍。

## 1.1 ChipLogic 系列软件总体介绍

ChipLogic 系列软件为芯片的逆向设计提供了全流程的 EDA 工具支持，但从设计效率和使用者的熟练程度等角度考虑，在使用 ChipLogic 系列软件设计芯片的同时，结合 Cadence 设计系统将提高芯片设计的效率。本节首先介绍基于 ChipLogic 系列软件和 Cadence 设计系统的集成电路分析再设计（也就是通常所称的逆向设计）流程；然后介绍 ChipLogic 系列软件的组成；最后介绍 ChipLogic 系列软件和 Cadence 设计系统之间的数据交互。

### 1.1.1 集成电路分析再设计流程

基于 ChipLogic 系列软件和 Cadence 设计系统的集成电路分析再设计流程如图 1-1 所示，从该流程图中可以看到，整个设计过程分成三大部分。

(1) 芯片图像处理部分，就是通过对芯片样品进行化学处理，然后采用数码照相方式并且拼接形成一整套完整的以芯片为背景的图像数据；

(2) 逻辑提取和版图设计部分，通过采用 ChipLogic 系列软件，提取芯片的逻辑网表并进行版图设计；

(3) 验证和再设计部分，通过对上一步提取出来的逻辑网表以及设计完成的版图数据进行 SVS (Schematic VS Schematic) 验证，以确认其正确性；然后采用逻辑分析工具进行功能分析、修改，同时利用版图工具进行版图的修改，最后完成 LVS (Layout VS Schematic) 验证。

图 1-1 中阴影的几个模块是目前业界最常用的集成电路设计系统——Cadence 系统中的工具，因此要完成集成电路的分析和再设计的完整流程，通常要结合 ChipLogic 系列软件和 Cadence 系统中的相关工具。如本教材第 2、第 3 章介绍在 ChipLogic 系列软件中进行逻辑提




图 1-1 基于 ChipLogic 系列软件的集成电路分析再设计流程

取工作，需要通过在 Cadence 中进行单元逻辑图的输入，才能把 ChipLogic 系列软件中提取的逻辑数据导入 Cadence 系统中进行后续的设计步骤；本教材第 4、第 5 章中介绍在 ChipLogic 系列软件中进行版图设计工作，这部分工作完成后需要把版图数据导入 Cadence 系统中进行版图的验证工作，这就是第 6 章的内容。除了以上内容之外，图 1-1 集成电路分析再设计流程中的其他内容不列在本教材的范围之内。

## 1.1.2 软件组成

ChipLogic 系列软件的组成如表 1-1 所示，包括了数据服务器、项目管理器、网表提取器等各个独立的设计软件，这些软件所实现的功能在表 1-1 中做了详细介绍。

表 1-1 ChipLogic 系列软件描述

软件编号	软件中文名称	软件英文名称	软件具体描述
1	数据服务器	ChipDatacenter	<ul style="list-style-type: none"> <li>整个软件系统的核心数据库管理软件</li> <li>管理芯片图像数据和各种分析数据</li> <li>支持客户端间实施通信、团队协同工作</li> <li>本软件需要软件供应商认证</li> </ul>
2	项目管理器	ChipManager	<ul style="list-style-type: none"> <li>提供用户管理、工程功能</li> </ul>
3	网表提取器	ChipAnalyzer	<ul style="list-style-type: none"> <li>可参照芯片图像数据提取芯片网表</li> <li>可导出 Verilog、EDIF200 网表文件</li> <li>同 Cadence 系统完全兼容</li> </ul>
4	版图编辑器	ChipLayeditor	<ul style="list-style-type: none"> <li>可参照芯片图像数据设计芯片版图</li> <li>支持版图设计规则修改，联机 DRC 检查</li> <li>可导出 GDSII 格式版图数据</li> <li>同 Cadence 系统完全兼容</li> </ul>
5	码点提取器	ChipDecoder	<ul style="list-style-type: none"> <li>可参照芯片图像数据提取芯片码点</li> <li>可导出 GDSII 码点版图数据</li> <li>同 Cadence 系统完全兼容</li> </ul>

软件编号	软件中文名称	软件英文名称	软件具体描述
6	逻辑功能分析器	ChipMaster	<ul style="list-style-type: none"> <li>可针对 ChipAnalyzer 提取的网表进行快速的电路层次化整理</li> <li>可导出 EDIF200 文件</li> <li>同 Cadence 系统完全兼容</li> </ul>
7	逻辑功能验证器	ChipVerifier	<ul style="list-style-type: none"> <li>单元级网表的 SVS 同构比较</li> <li>可导出比较结果，并在 ChipAnalyzer 内定位修改错误</li> </ul>

### 1.1.3 数据交互

在进行具体产品的设计过程中，ChipLogic 系列软件之间以及与 Cadence 系统之间通常需要进行各种数据交互，交互的数据格式以及数据的作用如表 1-2 所示。

表 1-2 ChipLogic 系列软件之间以及与 Cadence 系统的数据交互内容

软件名称	导出文件格式	导出文件用途
ChipAnalyzer	Verilog 网表	<ul style="list-style-type: none"> <li>可导入 ChipMaster 生成整理库</li> <li>可导入 Cadence 系统</li> </ul>
	EDIF200 网表	<ul style="list-style-type: none"> <li>可导入 ChipMaster 生成整理库</li> </ul>
	• Analyzer 网表工作区数据可转化为 ChipLayeditor 版图工作区数据	
ChipLayeditor	GDSII 版图	<ul style="list-style-type: none"> <li>可导入 Cadence 系统</li> </ul>
ChipMaster	Verilog 网表	<ul style="list-style-type: none"> <li>可导入 Cadence 系统</li> </ul>
	EDIF200 电路图	<ul style="list-style-type: none"> <li>可导入 Cadence 系统</li> </ul>
ChipDecoder	GDSII 码点版图	<ul style="list-style-type: none"> <li>可导入 Cadence 系统</li> </ul>
	0/1 文本文件	<ul style="list-style-type: none"> <li>可利用软件导入 Cadence 系统</li> </ul>
Cadence	GDSII 版图	<ul style="list-style-type: none"> <li>可导入 ChipLayeditor；参照背景图像分析所导入版图是否忠于原芯片</li> </ul>
	EDIF200 电路	<ul style="list-style-type: none"> <li>可导入 ChipMaster 生成基本库</li> </ul>

## 1.2 硬件环境设置

在使用 ChipLogic 系列软件进行芯片设计之前需要进行硬件环境的设置，主要包括硬件的配置以及硬件构架的搭建等。

### 1.2.1 硬件配置要求

ChipLogic 系列软件对硬件的配置有一定的要求。硬件通常包括服务器、各个使用终端以及网络等三大部分。

#### 1. 服务器的配置要求

ChipLogic 系列软件要求服务器具有以下典型配置：Pentium IV 1.7G 以上的中央处理器（CPU）、512M 以上内存、40G 以上可用硬盘空间等。

对于芯片规模超过 10 万门的分析工程，建议采用 Pentium IV 2.4G 以上的服务器，或者双 CPU PC 服务器，1G 以上内存，SCSI 硬盘接口，80G 以上可用硬盘空间。

注 1：以上是 ChipLogic 系列软件早期对服务器的要求，近年随着 PC 技术的日新月异，以上配置通常都是可以达到的。为进一步提升该系列软件的使用效率，内存可以选择 4G，CPU 最好选择双核，可以选用 1T 以上的串口硬盘，显卡显存最好 1G。

注 2：安装服务器的磁盘分区强烈推荐采用更稳定的 NTFS 文件系统，而不要采用 FAT16

或者 FAT32 文件系统。

## 2. 使用终端的配置要求

对于各个使用终端，要求配置 Pentium IV 1.2G 以上的中央处理器（CPU），具有 256M 以上内存和 10G 以上的可用硬盘空间；最好使用 17 英寸以上显示器，并且具有  $1024 \times 768$  以上分辨率以及支持 24 位以上真彩色的显示卡。由于客户端运行的软件和 PC 终端的性能关系不大，因此以上 PC 终端的配置要求不用太高。

## 3. 网络配置要求

ChipLogic 系列软件在运行过程中需要使用局域网络实时传递各类数据，为了尽可能降低操作延时，建议采用 100M 以太网。使用 10M 以太网时，使用终端的数据显示、数据操作将会有一定的延时。另外网络路由器最好选择 32 口百兆的 DLINK（根据每台服务器所管理的终端数来确定），网线也最好选择超 5 类线。

### 1.2.2 硬件构架方案

ChipLogic 系列软件采用了使用终端+服务器的体系结构，可以有多种硬件构架方案：单机方案、单服务器方案和多服务器方案。

#### 1. 单机方案

单机方案是指 ChipDatacenter 及其他使用终端均安装在一台机器上；适用于数千门以内的较小规模芯片分析工程，只需要一个工程师即可完成全部工作。

#### 2. 单服务器方案

单服务器方案是指整个网络环境中只配置一台服务器，所有的使用终端均连接到该服务器上；适用于数万门以内的中等规模芯片分析工程，项目组规模在 15 人以内；这是最常用的网络拓扑方案。

#### 3. 多服务器方案

多服务器方案是指整个网络环境中配置多台服务器，所有使用终端分为若干个小组，每组使用终端被分配到一个指定的服务器上；每台服务器完全镜像复制整个芯片图像数据；适用于大规模的芯片分析工程，项目组大于 20 人，每台服务器可管理 10~15 个使用终端。服务器之间可以通过工作区脚本方式进行工作数据传递和合并。

注：多服务器方案中的几台服务器使用的是不同的 License，这个在进行系统配置时要注意。

以上几种硬件构架方案中，单服务器方案是最常用方案，能够适用于绝大多数芯片分析工程的要求，本教材以单服务器方案为例进行介绍。

## 1.3 软件环境设置

除了要进行必要的硬件配置外，使用 ChipLogic 系列软件之前还需要进行相关的软件方面的设置，包括操作系统的选择、ChipLogic 系列软件的安装、软件的授权配置以及运行软件运行方式的选择等。

### 1.3.1 操作系统配置要求

ChipLogic 系列软件均可以安装在 Windows 操作系统上，为充分发挥系统效率和确保系统稳定性，推荐使用 Windows 2000 或更高版本的操作系统，如 XP Server2008 以上版本。

### 1.3.2 软件安装/卸载

ChipLogic 系列软件最简单的安装办法就是把全套软件复制到硬盘上就可以了。假设把整套软件复制到 E 盘的目录 xinyuanjing 下，那么进入软件的目录“E:\xinyuanjing”，一共有以下 5 个目录：ChipDatacenter、ChipAnalyzer、ChipLayeditor、ChipMaster 和 ChipManager。

接下去具体介绍一下这个系列软件的文件目录结构：

(1) 以上 5 个目录的每个目录下都有一个“Bin”目录，运行该目录下以软件名命名的可执行文件就可以启动相关软件；如运行 ChipAnalyzer 目录中 Bin 目录下的 ChipAnalyzer 可执行文件，就可以启动 ChipAnalyzer 这个工具。

(2) 在每个终端软件的 Backups 目录下，软件将定期自动备份当前工作区的脚本文件；工作区数据意外丢失时，将最新的一份脚本文件导入一个新工作区即可恢复最近工作。

(3) 在 ChipDatacenter 的 Image 目录内存放了芯片图像数据。

(4) 在 ChipDatacenter 的 Project 目录内存放了该芯片逻辑提取和版图设计等的所有工程数据，每个工程与 Image 目录一一对应。

卸载 ChipLogic 系列软件跟卸载其他 Windows 软件一样，具体操作方式为：打开“控制面板”窗口，在窗口内选择“添加/删除程序”，然后选择相应的软件即可。

### 1.3.3 软件授权配置

在 ChipLogic 系列软件中，只有服务器端软件 ChipDatacenter 需要进行软件授权认证，所有其他使用终端软件均可直接运行，不需要设置授权文件。软件授权配置分成以下几个步骤。

#### 1. 获取服务器标识符并告知北京芯愿景软件有限公司

获取服务器标识符的方法：单击服务器左下角的“开始”，弹出如图 1-2 所示窗口，选择“运行”，在弹出的界面中填写“cmd”；出现如图 1-3 所示的 dos 命令输入窗口：然后输入以下命令：ipconfig /all。



图1-2 服务器设置有关工具选项




图1-3 服务器标识符的获取方法

在图 1-3 中“EC-A8-6B-D8-99-78”就是该服务器的标识符。

在获取到服务器标识符后，将其通过电话或者 E-mail 通知北京芯愿景软件有限公司，便可获取相应的授权文件。

## 2. 授权文件安装

授权文件包含一个二进制文件（License.dat）和一个文本文件（License.inf）。

其中二进制文件 License.dat 是用于 ChipDatacenter 运行时需要检查的授权文件；而 License.inf 文件是 License.dat 文件的文本描述信息。

举一个授权文本文件 License.inf 的例子：

```
* This file contains license information of the ChipLogic Datacenter software.  
* Copyright (c) 2002-2011 Cellixsoft Corporation  
* For any license problem, please contact software provider with:  
* Tel: (8610) 82894101/02/05 ext.601  
* Fax: (8610) 82893201  
* Email: support@cellix.com.cn  
Version Number: 6.0  
Host Id: 44-87-FC-CE-47-87  
User Name: 无锡**微电子有限公司  
* License numbers are maximum concurrent connections to ChipLogic Datacenter allowed.  
[FEATURE] ChipLogic Analyzer: 10  
[FEATURE] ChipLogic Layeditor: 10  
[FEATURE] ChipLogic Decoder: 10  
[FEATURE] ChipLogic Master: 10  
[FEATURE] ChipLogic Verifier: 10  
[FEATURE] ChipLogic Manager: 2  
* License duration.  
License generated time: 2011-12-16 15:02:25  
License expire time: 2012-12-15 15:02:25
```

注：本例中的服务器标识符为“44-87-FC-CE-47-87”；本例子中可以同时使用的 ChipAnalyzer 的个数是 10 个，也就是说同时可以有 10 个人使用该软件。

用户可以直接将 License.dat 文件复制到 ChipDatacenter 的安装目录中的 License 子目录下，ChipDatacenter 即可正常启动。以后启动 ChipDatacenter 时，软件检测到 License 子目录下已有软件授权文件，可直接启动，不再要求进行认证（除非软件授权到期）。

## 3. 配置服务器标识符


如果服务器没有配置标识符，那么在运行服务器之前先要进行配置，方法如下：单击服务器左下角的“开始”，弹出如图 1-2 所示窗口，选择“网络连接”，在弹出的窗口中右键单击“本地连接”，选择“属性”弹出如图 1-4 (a) 所示窗口，然后单击“配置”按钮，弹出如图 1-4 (b) 所示窗口。

在图 1-4 (b) 所示的窗口中选择“高级”，在“Network Address”选项一栏中填入采用上面方法所获得的服务器标识符（图 1-4 (b) 例子中的服务器标识符为 00112F724B4F），单


击“确定”按钮。

注 1：有些操作系统版本修改主机标识符的方法可能与本书介绍的不同，读者可上网搜索。


注 2：以上配置服务器标识符的操作步骤在 ChipLogic 最新的 8.03 版本中可以省略了，但在这个最新的版本中，需要安装一个 Microsoft Visual C++ 2008 Redistributable 程序，方法是：执行 ChipLogic8.03 工具包中的 Vcredist\_X86.exe 可执行文件，弹出如图 1-4 (c) 所示界面，按照提示完成安装即可。



(a) 配置主机标识符——单击“配置”



(b) 配置主机标识符——选择“高级”



(c) 最新 ChipLogic 系列软件安装程序

图 1-4 配置主机标识符

### 1.3.4 服务器前台运行和后台运行

直接单击 ChipDatacenter 的 Bin 目录下 ChipDatacenter.exe，ChipDatacenter 将以前台方式运行。作为服务器软件，以前台方式运行的不便之处在于：

- (1) 系统管理员须先登录 Windows，然后再启动 ChipDatacenter.exe，其他用户才能开展

工作；

(2) 当前 Windows 用户注销时, ChipDatacenter.exe 将被关闭, 造成所有使用终端全部退出, 工作中断。

ChipDatacenter 支持后台运行方式, 其优点为:

(1) 安装服务器的计算机开机后, 用户无须登录 Windows, ChipDatacenter 即可自动运行;

(2) 运行服务器的计算机上, 用户登录或者注销操作, 均不会影响 ChipDatacenter 的运行。

注意: Windows 98 和 Window Me 均不支持 ChipDatacenter 后台运行方式; 而 Windows NT/2000/XP 都支持后台运行方式。

### 1.3.5 将服务器注册为后台服务

在安装 ChipDatacenter 软件的 Bin 子目录中, 直接双击启动 ChipSvCtrl.exe 文件, 系统将弹出图 1-5 所示窗口。




图 1-5 ChipDatacenter 注册服务

单击图 1-5 中的“注册服务”按钮, 弹出图 1-6 所示窗口。




图 1-6 ChipDatacenter 注册成功

这个时候 ChipDatacenter 将被注册为当前计算机的一个后台服务。

ChipDatacenter 注册为后台服务后, 不会立即运行, 需要重启计算机才能运行。注意, 在注册服务或者取消注册时, 当前登录用户必须具有本机管理员的权限。

如果希望对 ChipDatacenter 的后台服务进行管理, 可以单击服务器左下角的“开始”, 在弹出的图 1-2 所示窗口中选择“管理工具”中的“服务”选项, 系统将弹出图 1-7 所示的列表。

在图 1-7 所示窗口中选中“ChipLogic Datacenter”后, 可以通过右键菜单启动、停止该服务, 也可以查看服务的属性, 图 1-8 就是 ChipLogic Datacenter 的属性对话框。