



## **Project Design and Application Based on FPGA**

# **基于FPGA的工程 设计与应用**

◆ 王彦 主编



西安电子科技大学出版社

<http://www.xdph.com>

# 基于 FPGA 的工程设计与应用

王彦 主编

黄智伟 申政琴 王明海 编著

西安电子科技大学出版社

2007

## 内 容 简 介

本书首先介绍了两种作为通用控制核心的 FPGA 最小系统板，接着详细介绍了基于 FPGA 的各种常用的接口电路设计和驱动程序设计，然后结合 6 个具体的工程设计(基于 FPGA 的真空镀膜机控制系统的设计，基于 FPGA 的连续自动测氯仪系统的设计，基于 FPGA 的多道脉冲幅度分析器的设计，基于 FPGA 的全自动配料控制系统的设计，基于 PI 控制算法的全数字锁相环的设计，多功能移相式函数信号发生器的设计)详细介绍了项目设计的要求、设计思路与设计方案，以及各模块的具体设计与工程实现。本书是在教学与科研实践的基础上编写的，体现了工程设计技术及应用这一特色。为方便读者，本书附光盘一张。

本书内容丰富实用，叙述简洁清晰，工程性强，可作为在校大学生、研究生学习FPGA和VHDL语言的参考教材，也可作为全国大学生电子设计竞赛培训用书，更适合作为工程项目设计人员的参考书。

★本书配有电子教案，需要者可与出版社联系，免费提供。

### 图书在版编目(CIP)数据

基于 FPGA 的工程设计与应用 / 王彦主编. —西安：西安电子科技大学出版社，2007.5

ISBN 978-7-5606-1789-3

I. 基... II. 王... III. 可编程序逻辑器件—系统设计 IV. TP332.1

中国版本图书馆 CIP 数据核字(2007)第 014586 号

责任编辑 寇向宏 云立实

出版发行 西安电子科技大学出版社(西安市太白南路 2 号)

电 话 (029)88242885 88201467 邮 编 710071

<http://www.xduph.com> E-mail: [xdupfxb@pub.xaonline.com](mailto:xdupfxb@pub.xaonline.com)

经 销 新华书店

印刷单位 陕西天意印务有限责任公司

版 次 2007 年 5 月第 1 版 2007 年 5 月第 1 次印刷

开 本 787 毫米×1092 毫米 1/16 印 张 31.5

字 数 756 千字

印 数 1~4000 册

定 价 53.00 元(含光盘)

ISBN 978 - 7 - 5606 - 1789 - 3 / TP · 0935

**XDUP 2081001 - 1**

\* \* \* 如有印装问题可调换 \* \* \*

本社图书封面为激光防伪覆膜，谨防盗版。

# 前　　言

随着可编程逻辑技术的不断进步和创新，FPGA(现场可编程逻辑门阵列)已被广泛应用于通信、航天、医疗电子、汽车电子、工业控制等领域。由于其现场逻辑功能可重构且具有高集成度、高密度和高性能等特点，因而已得到迅猛发展。FPGA 芯片所包含的资源越来越丰富，可实现的功能也越来越强，这使得 FPGA 在电子电路设计中越来越重要。

VHDL 语言作为国际标准的硬件描述语言，正日益成为我国高校学生和工程技术人员的必备技能。使用 EDA 设计电子系统是电子专业的大学生应具备的基本技能，也是促进教学改革的有效措施。本书所有程序均采用 VHDL 语言编写并都经过实践检验。

全书内容共分 9 章：第 1 章介绍了 Xilinx 公司的 Spartan II E 和 Spartan III 系列 FPGA 最小系统板的设计及下载应用；第 2 章介绍了基于 FPGA 的各存储模块设计；第 3 章介绍了基于 FPGA 的各时钟模块设计；第 4 章介绍了基于 FPGA 的输入/输出模块设计，包括键盘、鼠标、液晶显示屏、VGA 显示器、触摸屏等；第 5 章介绍了基于 FPGA 的控制模块设计；第 6 章介绍了基于 FPGA 的各模/数、数/模转换模块设计；第 7 章介绍了基于 FPGA 的各通信模块设计，包括串行通信接口、USB 接口；第 8 章介绍了 FPGA 的高级应用，如基于 FPGA 的片内逻辑分析仪的设计、IP Core 复用、片内锁相环应用设计、Microblaze 软核应用设计；第 9 章介绍了 6 个基于 FPGA 的工程设计实例，详细介绍了设计要求、设计原理及思路、系统整体方案设计、模块分析及设计。

本书所附光盘中提供了 Xilinx 公司相关产品的使用说明，部分章节中设计、分析、仿真或者综合时涉及的相关文件和工具，所有设计例程的全部源代码和相关文件，并且提供了 Xilinx 公司的免费设计工具。

本书由王彦拟定大纲和目录，并编写了第 5 章、第 8 章、第 9 章，黄智伟编写了第 6 章、第 7 章，申政琴编写了第 1 章、第 2 章，王明海编写了第 3 章、第 4 章。全书由王彦统稿。南华大学单长虹教授、衡阳师范学院陈列尊主任、湖南工学院宋树祥博士以及远达电子有限公司的张清明、刘再乐、唐梅宣等为本书的出版做了大量的工作，在此表示衷心的感谢。

本书由南华大学黄智伟教授和国防科技大学高吉祥教授负责审定。湖南科技经贸学院彭文武副院长、湖南华岳电子科技学校黄春来主任对本书的编写提出了宝贵的意见，在此表示衷心的感谢。

在本书的编写过程中，参考了大量的国内外著作和资料，在此向这些文献的作者表示衷心的感谢。

由于编者水平有限，不足之处在所难免，敬请各位读者批评指正。

作者邮箱：wangyan5406@163.com

王　彦

2007 年 2 月

# 目 录

<b>第 1 章 基于 FPGA 的最小系统板的设计及下载</b>	1
1.1 FPGA 最小系统板的设计及应用(Spartan II E、SpartanIII)	1
1.2 FPGA 开发板的设计	10
1.3 FPGA 最小系统板下载配置	18
<b>第 2 章 FPGA 的存储模块设计</b>	29
2.1 静态随机存取存储器 SRAM 程序设计	29
2.2 FIFO 先进先出模块程序设计	31
2.3 XC18V02 存储芯片(E <sup>2</sup> PROM)的接口电路、时序及应用程序设计	45
2.4 AT24C02 存储芯片的接口电路、时序及应用程序设计(I <sup>2</sup> C 串行通信)	50
2.5 AT28C256 存储芯片的接口电路、时序及应用程序设计	65
<b>第 3 章 FPGA 的时钟模块设计</b>	70
3.1 实时时钟芯片 DS12887 的接口电路、时序及程序设计	70
3.2 实时时钟芯片 PCF8563 的接口电路、时序及程序设计	81
3.3 DCM 时钟管理应用设计	120
<b>第 4 章 FPGA 的外围接口(I/O)及显示设计</b>	133
4.1 轻触开关的应用设计	133
4.2 平拨开关的应用设计	138
4.3 BCD 码拨盘的应用设计	139
4.4 PS/2 键盘及鼠标的应用设计	141
4.5 LED 显示模块设计	155
4.6 LCD 显示操作时序及驱动模块的程序设计	160
4.7 VGA 显示模块设计	184
4.8 触摸屏的应用模块设计	190
4.9 电机的应用设计	207
<b>第 5 章 FPGA 的控制模块设计</b>	221
5.1 VHDL 语言中状态机的程序设计	221
5.2 基于 FPGA 的高速微型打印机的控制程序设计	231
5.3 基于 FPGA 的 CAN 总线控制器程序设计	239
<b>第 6 章 FPGA 的模/数、数/模转换模块设计</b>	261
6.1 DAC0832 数/模转换电路及程序设计	261
6.2 TLC7524 数/模转换电路及程序设计	266

6.3	AD9740 数模转换电路及程序设计 .....	272
6.4	ADC0809 模数转换电路与程序设计 .....	279
6.5	TLC5510 模数转换电路与程序设计 .....	287
6.6	ADS5102 高速模数转换器的程序设计 .....	290
<b>第 7 章</b>	<b>FPGA 的通信模块设计 .....</b>	<b>298</b>
7.1	RS-232 串行通信接口模块设计 .....	298
7.2	RS-485 串行通信接口模块设计 .....	310
7.3	USB 接口通信协议及传输模块程序设计 .....	323
<b>第 8 章</b>	<b>FPGA 高级应用 .....</b>	<b>362</b>
8.1	基于 FPGA 的片内逻辑分析仪的应用 .....	362
8.2	基于 FPGA 的 IP Core 复用 .....	372
8.3	基于 FPGA 的片内延迟锁相环应用设计 .....	377
8.4	基于 FPGA 的嵌入式系统设计与应用 .....	379
<b>第 9 章</b>	<b>FPGA 的工程设计实例 .....</b>	<b>397</b>
9.1	基于 FPGA 的真空镀膜机控制系统的设计 .....	397
9.2	基于 FPGA 的连续自动测氧仪系统的设计 .....	430
9.3	基于 FPGA 的多道脉冲幅度分析器的设计 .....	448
9.4	基于 FPGA 的全自动配料控制系统的设 .....	471
9.5	基于 PI 控制算法的全数字锁相环的设计 .....	482
9.6	多功能移相式函数信号发生器的设计 .....	489
<b>参考文献 .....</b>		<b>497</b>

# 第1章

## 基于FPGA的最小系统板的设计及下载

### 1.1 FPGA最小系统板的设计及应用(Spartan II E、Spartan III)

FPGA各系列的最小系统板的单元组成基本相同，仅具体电路中存在着差异。一般可以把其组成为七个部分：FPGA主芯片、PROM存储芯片、电源电路、全局时钟发生电路、JTAG接口电路、下载模式选择电路及接口引出插针。以该最小系统板作为控制核心，外加所需的各接口电路就可实现各种设计。

#### 1. FPGA芯片与下载配置有关的引脚说明

FPGA芯片与下载配置有关的引脚说明如表1.1所示。

表1.1 XC2S100E、XC3S200 FPGA芯片与下载配置有关的引脚说明

引脚名称	编 号 XC2S100E	编 号 XC3S200	类 型	说 明
CCLK	P155	P104	配置引脚	配置时钟和数据的同步信号
DONE	P104	P103	配置引脚	它的上升沿输出信号结束配置过程
HSWAP_EN	—	P206	配置引脚	在配置过程中，配置引脚上拉电阻使能位，低电平有效
PROG_B	P106	P207	配置引脚	编程/配置芯片。低电平异步复位配置逻辑，在配置时它有一个内部的上拉电阻
M0	P52	P55	配置引脚	配置模式选择
M1	P50	P54	配置引脚	配置模式选择
M2	P54	P56	配置引脚	配置模式选择
TCK	P207	P159	JTAG	边界扫描时钟输入，它是JTAG操作的同步时钟信号
TDI	P159	P208	JTAG	边界扫描数据输入
TDO	P157	P158	JTAG	边界扫描数据输出
TMS	P2	P160	JTAG	边界扫描模式选择

续表

引脚名称	编 号 XC2S100E	编 号 XC3S200	类 型	说 明
GCLK	P81、P75、P182、 P185	P184、P183、P181 P180、P77、P76 P80、P79	全局时钟	选择其中一个时钟引脚接有源晶振的输出作为系统时钟
GND	P12、P19、P25、 P32、P39、P51、 P65、P72、P79、 P85、P92、P103、 P117、P124、 P131、P137、 P144、P158、 P170、P177、 P183、P190、 P197	P1、P186、P195、 P202、P163、P170、 P179、P134、P145、 P151、P157、P112、 P118、P129、P82 P91、P99、P105、 P53、P59、P66、P75、 P30、P41、P47、P8、 P14、P25	0 V	系统接地
V <sub>CCAU</sub> X	无	P193、P173、P142、 P121、P89、P69、 P38、P17		辅助供电 2.5V
V <sub>CCINT</sub>	P14、P28、P37、 P67、P76、P90、 P119、P128、 P142、P172、 P186、P195	P192、P174、P88、 P70		XC2S100E 内部核心供电 1.8 V XC3S200 内部核心供电 1.2 V
V <sub>CCO</sub>	P13、P26、P38、 P53、P66、P78、 P91、P105、 P118、P130、 P143、P156、 P171、P184、 P196、P208	P6、P23、P32、P49、 P60、P73、P84、P98、 P110、P127、P136、 P153、P154、P177、 P188、P201	3.3 V	输入/输出口供电

## 2. PROM 芯片型号的选择及电路连接

### 1) PROM 芯片型号的选择

对于 Xilinx 公司的 FPGA，推荐使用 XC18Vxx 和 XCFxx 两个系列的 PROM，这两个系列的芯片是 Xilinx 公司为其 FPGA 配套设计的，其中 XCFxx 更为经济。具体型号的 FPGA 都有最佳的 PROM 芯片与之配套，使性价比达到最高。如表 1.2 和表 1.3 所示，以 Spartan II E 和 Spartan III 为例列举了最佳 PROM 的型号。

表1.2 Spartan II E芯片的最佳配套PROM型号

FPGA芯片型号	配置文件大小/bit	XC18Vxx PROM	XCFxx PROM
XC2S50E	630 048	XC18V01	XCF01S
XC2S100E	863 840	XC18V01	XCF01S
XC2S150E	1 134 496	XC18V02	XCF02S
XC2S200E	1 442 016	XC18V02	XCF02S
XC2S300E	1 875 648	XC18V02	XCF02S
XC2S400E	2 693 440	XC18V04	XCF04S
XC2S600E	3 961 632	XC18V04	XCF04S

表1.3 Spartan III芯片的最佳配套PROM型号

FPGA芯片型号	配置文件大小/bit	XC18Vxx PROM	XCFxx PROM
XC3S50	439 264	XC18V512	XCF01S
XC3S200	1 047 616	XC18V01	XCF01S
XC3S400	1 699 136	XC18V02	XCF02S
XC3S1000	3 233 488	XC18V04	XCF04S
XC3S1500	5 214 784	XC18V04+ XC18V01	XCF08S
XC3S2000	7 673 024	XC18V04+ XC18V04	XCF08S
XC3S4000	11 316 864	3片 XC18V04	XCF16S
XC3S5000	13 271 936	3片 XC18V04+XC18V01	XCF16S

## 2) PROM芯片与FPGA的电路连接

(1) XCFxx系列PROM芯片与FPGA的串行从模式连接电路如图1.1所示。




图1.1 XCFxx系列RPROM芯片与FPGA的串行从模式连接电路

(2) XC18Vxx 系列 PROM 芯片与 FPGA 的串行从模式连接电路如图 1.2 所示。




图 1.2 XC18Vxx 系列 PROM 芯片与 FPGA 的串行从模式连接电路

### 3. 最小系统板电源电路的设计

FPGA 系统一般都要多电源供电。以 Spartan II E 和 SpartanIII 系列芯片构成的 FPGA 最小系统为例，Spartan II E 的内核电压为 1.8 V，外围输入/输出电压为 3.3 V；SpartanIII 的内核电压为 1.2 V，辅助电源为 2.5 V，外围输入/输出电压为 3.3 V。Xilinx 公司没有为其设计专用的电源芯片，电源电路设计较为灵活。在实际应用中采用 TI 公司的 TPS70451 为 XC2S100E 供电，它采用 5 V 输入，1.8 V 和 3.3 V 两路输出，最大输出电流达 2 A，体积小，外围电路简单。TPS70451 双电源输出电路如图 1.3 所示。




图 1.3 TPS70451 双电源输出电路

SpartanIII系列的FPGA需要三路稳压电源，即1.2V、2.5V和3.3V。应用中采用可调稳压电源集成芯片LM338或LM317可分别得到上述三路电源。输出电压的计算公式如下：

$$V_O = 1.25 \times \left(1 + \frac{R_5}{R_6}\right)$$

SpartanIII系列FPGA的三路稳压电源电路如图1.4所示。当图中R5短接时，输出电压为1.2V；当R5为390Ω时，输出电压为3.3V。

#### 4. 全局时钟发生电路设计

FPGA的全局时钟引脚直接接入有源石英晶振输出信号。有源晶振是集成了晶体振荡电路的时钟发生器，它只要接上电源和地就可以产生稳定的频率输出，使用方便可靠。因为FPGA芯片的I/O口电平为3.3V，所以有源晶振在选型时要选用3.3V供电的。50MHz的全局时钟发生电路如图1.5所示。

#### 5. JTAG接口电路

JTAG接口电路如图1.6所示。在没有PROM芯片时，JTAG接口的4根数据线TDI、TDO、TCK、TMS直接和FPGA对应的引脚连接，就可以直接对FPGA进行JTAG方式下载，但不具备掉电程序保存功能。在有PROM存储芯片时，JTAG的TDI要与PROM芯片的TDI连接，通过JTAG下载线即可以将程序下载到FPGA芯片，也可以将程序下载到PROM。

下载模式选择电路是一个4位拨动开关，分别接上PROG、M0、M1、M2，如图1.7所示。拨动开关断开时，通过上拉电阻到3.3V；导通时接地，可以设置PROG、M0、M1、M2的高低电平状态，进入相应模式。




图1.6 JTAG接口电路




图1.5 50 MHz的全局时钟发生电路




图1.7 下载模式选择电路

#### 6. SpartanII E系列FPGA最小系统板电路原理图设计

SpartanII E系列FPGA最小系统板电路设计原理图如图1.8~图1.14所示，最小系统板由XC2S100E、电源电路设计、PROM、全局时钟发生电路与下载模式选择、JTAG接口和其他连接组成。PROM采用XC18V01芯片设计。




图 1.8 XC2S100E 引脚接线图




图 1.9 电源电路设计的部分连接电路




图 1.10 主芯片 XC2S100E 选择的电源电路设计




图 1.11 PROM 芯片 XC18V01VQ44C 电路设计




图 1.12 全局时钟与下载模式选择电路设计




图 1.13 JTAG 下载接口电路





图 1.14 XC2S100E 芯片其他部分电路的设计

## 7. SpartanIII 系列 FPGA 最小系统板电路原理图

SpartanIII 系列 FPGA 最小系统板电路设计原理图如图 1.15~图 1.20 所示，最小系统板由 XC3S200、PROM(PROM 采用 XCF01 芯片设计)、全局时钟发生电路、JTAG 接口、下载模式选择、电源部分(1.3 中已做介绍)和其他接口的连接组成。




图 1.15 XC3S200 引脚接线图

DIN		D2	
1	DO	V <sub>CC</sub>	20 3.3 V
2	DNC	V <sub>CC0</sub>	19 3.3 V
CCLK 3	CLK	VCCINT	18 3.3 V
TDI 4	TDI	TDO	17 TDO 1
TMS 5	TMS	DNC	16
TCK 6	TCK	DNC	15
PROG 7	CF	DNC	14
QRESET 8	OE	CEO	13
9	DNC	DNC	12
DONE 10	CE	GND	11 GND

XCF01




图 1.16 PROM 芯片 XCF01 引脚接线图

图 1.17 全局时钟发生电路




图 1.18 JTAG 下载接口电路




图 1.19 模式选择与电源滤波电路

IO2	1	2	IO3	1	2
IO4	3	4	IO5	3	4
IO7	5	6	IO9	5	6
IO10	7	8	IO11	7	8
IO12	9	10	IO13	9	10
IO15	11	12	IO16	11	12
IO18	13	14	IO19	13	14
IO20	15	16	IO21	15	16
IO22	17	18	IO24	17	18
IO26	19	20	IO27	19	20
IO28	21	22	IO29	21	22
IO31	23	24	IO33	23	24
IO34	25	26	IO35	25	26
IO36	27	28	IO37	27	28
IO39	29	30	IO40	29	30
IO42	31	32	IO43	31	32
IO44	33	34	IO45	33	34
IO46	35	36	IO48	35	36
IO50	37	38	IO51	37	38
IO52	39	40		39	40

HEADER 20X2

GND	1	2	3.3 V	1	2
2.5V	3	4	1.2 V	3	4
IO161	5	6	IO162	5	6
IO165	7	8	IO166	7	8
IO167	9	10	IO168	9	10
IO171	11	12	IO172	11	12
IO175	13	14	IO176	13	14
IO178	15	16	GND	15	16
IO180	17	18	IO181	17	18
IO182	19	20	IO183	19	20
IO184	21	22	IO185	21	22
GND	23	24	PT0187	23	24
2.5V	25	26	PT0190	25	26
IO189	27	28	PT0194	27	28
IO191	29	30	PT0196	29	30
GND	31	32	PT0198	31	32
IO199	33	34	PT0200	33	34
GND	35	36	PT0203	35	36
IO204	37	38	PT0205	37	38
	39	40		39	40

HEADER 20X2

GND	1	2	IO57	1	2
IO58	3	4	GND	3	4
3.3V	5	6	IO61	5	6
IO62	7	8	IO63	7	8
IO64	9	10	IO65	9	10
GND	11	12	IO67	11	12
IO68	13	14	IO71	13	14
IO72	15	16	3.3V	15	16
IO74	17	18	GND	17	18
IO76	19	20	IO77	19	20
IO78	21	22	GCLKO	21	22
IO80	23	24	IO81	23	24
GND	25	26	IO85	25	26
IO86	27	28	IO87	27	28
IO90	29	30	GND	29	30
IO93	31	32	IO94	31	32
IO95	33	34	IO96	33	34
IO97	35	36	3.3V	35	36
GND	37	38	IO100	37	38
IO101	39	40	IO102	39	40

JP6	1	2	IO107	1	2
IO108	3	4	IO109	3	4
IO111	5	6	IO113	5	6
IO114	7	8	IO115	7	8
IO116	9	10	IO117	9	10
IO119	11	12	IO120	11	12
IO122	13	14	IO122	13	14
IO124	15	16	IO125	15	16
IO126	17	18	IO128	17	18
IO130	19	20	IO131	19	20
IO132	21	22	IO133	21	22
IO135	23	24	IO137	23	24
IO138	25	26	IO139	25	26
IO140	27	28	IO141	27	28
IO143	29	30	IO144	29	30
IO146	31	32	IO147	31	32
IO148	33	34	IO149	33	34
IO150	35	36	IO152	35	36
IO154	37	38	IO155	37	38
IO156	39	40		39	40

图 1.20 SpartanIII 最小电路图其他接口的连接

## 1.2 FPGA 开发板的设计

FPGA 开发板以 FPGA 最小系统为核心，在其可编程引脚上可以连接一系列接口电路。这里介绍的接口电路有：

- (1) 串行8位A/D转换芯片TLC549接口电路;
- (2) 串行8位D/A转换芯片DAC0832接口电路;
- (3) 字符液晶显示屏接口和无源蜂鸣器电路BUZZER;
- (4) 串行I<sup>2</sup>C总线芯片24C02接口电路;
- (5) RS232串行通信芯片MAX232接口电路;
- (6) 实时时钟芯片PCF8563接口电路;
- (7) 8个LED显示、8个按键、4个8段数码管与8键拨盘开关组成的键盘/显示电路，以及38个扩展I/O接口等。

最小系统板的电路图如图1.21所示。




图1.21 最小系统板的电路图