

高等职业技术院校电气自动化技术专业



国家级职业教育规划教材
劳动保障部培训就业司推荐

EDA应用技术

G A D T

GaoDengZhiyeJishuYuanxiao
DianQi ZiDongHua JiShu ZhanYe

劳动和社会保障部教材办公室组织编写



中国劳动社会保障出版社

国家级职业教育规划教材
劳动保障部培训就业司推荐
高等职业技术院校电气自动化技术专业

EDA 应用技术

李亚平 主 编

中国劳动社会保障出版社

图书在版编目(CIP)数据

EDA 应用技术/李亚平主编. —北京：中国劳动社会保障出版社，2007

高等职业技术院校电气自动化技术专业

ISBN 978 - 7 - 5045 - 6578 - 5

I . E… II . 李… III . 电子电路-电路设计：计算机辅助设计-高等学校：技术学校-教材 IV . TN702

中国版本图书馆 CIP 数据核字(2007)第 119077 号

中国劳动社会保障出版社出版发行

(北京市惠新东街 1 号 邮政编码：100029)

出版人：张梦欣

*

北京市艺辉印刷有限公司印刷装订 新华书店经销

787 毫米×1092 毫米 16 开本 7.75 印张 179 千字

2007 年 8 月第 1 版 2007 年 8 月第 1 次印刷

定价：13.00 元

读者服务部电话：010 - 64929211

发行部电话：010 - 64927085

出版社网址：<http://www.class.com.cn>

版权专有 侵权必究

举报电话：010 - 64954652

前　　言

为贯彻落实《国务院关于大力发展职业教育的决定》精神，坚持以就业为导向的职业教育办学方针，推进高等职业技术院校课程和教材改革，劳动和社会保障部教材办公室组织一批学术水平高、教学经验丰富、实践能力强的教师与企业、行业一线专家，共同研究开发了电类专业课程的基础平台，涉及电工基础、模拟电子技术、数字电子技术、电工基本技能、金工实习等课程；还开发了电气自动化技术、应用电子、移动通信技术三个专业模块的课程。在课程开发的同时，编写了电类专业相关教材36种。

在教材的编写过程中，我们贯彻了以下编写原则：

第一，从职业（岗位）需求分析入手，参照国家职业标准《维修电工》《家用电子产品维修工》《电子设备装接工》《家用电器产品维修工》《用户通信终端（移动电话机）维修员》的要求，精选教材内容，切实落实“管用、够用、适用”的教学指导思想。

第二，体现以技能训练为主线、相关知识为支撑的编写思路，较好地处理了理论教学与技能训练的关系，有利于帮助学生掌握知识、形成技能、提高能力。

第三，按照教学规律和学生的认知规律，合理编排教材内容。尽量采用以图代文的编写形式，降低学习难度，提高学生的学习兴趣。

第四，突出教材的先进性，较多地编入新技术、新设备、新材料、新工艺的内容，以期缩短学校教育与企业需要的距离，更好地满足企业用人的需求。

在上述教材的编写过程中，得到有关省市教育部门、劳动和社会保障部门以及一些高等职业技术院校的大力支持，教材的诸位主编、参编、主审等做了大量的工作，在此我们表示衷心的感谢！同时，恳切希望广大读者对教材提出宝贵的意见和建议，以便修订时加以完善。

劳动和社会保障部教材办公室

2006年6月

内 容 简 介

本书为国家级职业教育规划教材。

本书根据高等职业技术院校教学计划和教学大纲，由劳动和社会保障部教材办公室组织编写。主要内容包括：认识 EDA 技术、简单电路的图形输入法设计、VHDL 语言设计初步、组合逻辑电路的 VHDL 设计、时序电路的 VHDL 设计、综合设计。

本书为高等职业技术院校电气自动化技术专业教材，也可作为成人高校、本科院校举办的二级职业技术学院和民办高校的电气自动化技术专业教材，或作为自学用书。

本书由李亚平主编，贾连芹、袁科新副主编。由吴翠娟主审。

目 录

模块一 认识 EDA 技术	(1)
任务一 简单可编程逻辑器件.....	(1)
任务二 EDA 技术的概念	(4)
模块二 简单电路的图形输入法设计.....	(10)
任务一 1 位二进制全加器电路设计	(10)
任务二 2 位十进制计数译码电路设计	(20)
模块三 VHDL 语言设计初步.....	(26)
任务一 两输入与非门 VHDL 程序的结构设计	(26)
任务二 两输入与非门的变量描述和操作符运用.....	(32)
任务三 2 选 1 多路选择器的文本输入法设计	(41)
任务四 1 位二进制全加器的 VHDL 描述	(49)
模块四 组合逻辑电路的 VHDL 设计	(54)
任务一 4 选 1 数据选择器的 VHDL 设计	(54)
任务二 3—8 译码器的 VHDL 设计	(58)
模块五 时序电路的 VHDL 设计	(63)
任务一 D 触发器的 VHDL 设计	(63)
任务二 计数器的 VHDL 设计	(71)
任务三 7 段数码显示译码器的 VHDL 设计	(76)
模块六 综合设计.....	(86)
任务一 频率计的原理图设计.....	(86)
任务二 频率计的 VHDL 设计	(90)
附录 GW48 EDA 实验开发系统介绍	(95)

模块一 认识 EDA 技术

任务一 简单可编程逻辑器件

知识点

1. 什么是可编程逻辑器件
2. 可编程逻辑器件的种类
3. 可编程逻辑器件的作用、结构及符号

一、任务描述

2006年9月，中国科学院计算技术研究所研制成功新一代通用中央处理器芯片——龙芯2E，其外形如图1—1所示。龙芯2E是我国拥有自主知识产权的新一代CPU芯片，是中国内地首个采用90纳米设计技术的通用64位处理器，最高主频达到1.0GHz，在单处理器设计方面已达到国际先进水平。它虽然只有20mm×20mm的大小，却包含有4700万个晶体管，功率约3~8W，能够实现对命令和数据进行快速分析、判断、运算并控制计算机各部分协调工作，实现了通用处理器设计的跨越式发展。

龙芯2E的强大功能是通过对芯片内部的程序设计、编辑实现的。这种芯片的基础元件是可编程逻辑器件（图1—2）。



图1—1 龙芯2E芯片外形




图1—2 可编程逻辑器件

二、任务分析

首先，要了解芯片的种类及其特点，并了解龙芯2E所应用的芯片是属于哪一种。其次，了解可编程逻辑器件的分类、功能及其内部结构。

三、相关知识

1. 芯片的类别

在数字电路设计与制作中，常使用的各种门电路、加法器、编码器、译码器、触发器、

计数器、寄存器以及多路选择器等，他们的功能及引脚排列顺序都是由电子器件生产厂家在制造时设定好的，用户直接使用它们来组成电路。这类器件俗称通用芯片。

随着半导体技术的不断发展，为了满足用户专用的需求，电子器件厂家生产出了专用集成电路（ASIC），俗称为用户芯片。它是按用户要求设计的超大规模集成电路器件。它可以初步满足用户对电路设计的个性化需求，但其设计周期长，成本高，通用性差。随着用户个性化的需求越来越高，生产厂家生产出了适应新技术的新型芯片。这类芯片具有迅速可写功能，可以根据用户的需要现场设计其功能或更改其功能，俗称现场芯片。它就是要学习的可编程逻辑器件。

2. 可编程逻辑器件

可编程逻辑器件（Programmable Logic Device, PLD），其内部的各种资源和金属连线都由生产厂家预先做好，但并不具备逻辑功能。用户对其进行开发时，借助特定的开发工具对其进行编程，为其赋予一定功能。具体来说，就是由用户根据具体设计要求，利用硬件描述语言（Hardware Description Language, HDL）对系统逻辑功能进行行为描述，然后利用专用软件平台自动进行逻辑编译、逻辑化简、逻辑分割、逻辑综合、逻辑优化以及仿真和测试，直至实现预期功能，最后利用编程硬件将编程代码下载至器件中即可。当完成编程的器件在实际应用电路中通电工作时，其中存储的信息即可改变芯片内部的互联关系，从而实现相应的功能。

3. 常用可编程逻辑器件的种类

可编程逻辑器件的种类很多，常见的分类方式是按集成度来分，分为简单可编程逻辑器件（简称简单 PLD）和复杂可编程逻辑器件（简称复杂 PLD），如图 1—3 所示。




图 1—3 常用可编程逻辑器件的种类

(1) 简单 PLD

简单 PLD 可用的逻辑门数大约在 500 门以下，其芯片集成度较低。早期出现的可编程只读存储器（Programmable Read Only Memory, PROM）、可编辑逻辑阵列（Programmable Logic Array, PLA）、可编程阵列逻辑（Programmable Array Logic, PAL）、通用阵列逻辑（Generic Array Logic, GAL）都属于这一类。

简单 PLD 是早期出现的可编程逻辑器件，它们的逻辑规模都比较小，只能实现通用数字逻辑电路（如 74 系列）的一些功能。

(2) 复杂 PLD

复杂 PLD 的芯片集成度较高，可用的逻辑门数大于 500 门以上。现在大量使用的 CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）、FGPA（Field Programmable Gate Array，现场可编程门阵列）器件都属于这一类。

目前，广泛采用的 CPLD 和 FGPA 可对逻辑电路功能进行综合集成，根据需要设计最小的单元，节约系统资源，极大地减少了电路板上功能模块及模块间的连线。同时，其能够以灵活的设计及在线升级方式对系统进行修改升级，减少了对电路板本身的修改，提高了系

统整体可靠性，节约了制板费用，缩短了设计周期。

4. 简单可编程逻辑器件（简单 PLD）的结构

(1) 简单 PLD 的结构

由数字电路知识可以知道，各种逻辑关系都可以化成“与或”逻辑表达式，这就意味着数字系统都可以由与门、或门来实现。简单 PLD 器件的电路结构正是由简单的“与—或”门阵列和输入输出单元组成，如图 1—4 所示。




图 1—4 简单 PLD 器件的原理结构图

与阵列的每个输入端都有输入缓冲电路，用于降低对输入信号的要求，使之具有足够的驱动能力，并产生原变量 (A) 和反变量 (\bar{A}) 两个互补的信号，如图 1—5 所示。

PLD 的输出方式有多种，可以由或阵列直接输出（组合方式），也可以通过寄存器输出（时序方式），输出可以是低电平有效，也可以是高电平有效。不管采用什么方式，在输出端口上往往做有三态电路，且有内部通路将输出信号反馈到与阵列输入端。

(2) 描述 PLD 内部结构的专用电路符号

由于 PLD 的特殊结构，用通用的逻辑门符号表示比较繁杂，因此常用一种约定的简化符号来表示。

图 1—6 所示是在阵列中连接关系的表示。十字交叉线表示两条线未连接；交叉线的交点上打黑点，表示固定连接，即在 PLD 出厂时已连接；交叉线的交点上打叉，表示该点可编程，在 PLD 出厂后通过编程，其连接可随时改变。




图 1—5 PLD 输入缓冲电路




图 1—6 阵列线连接关系的表示

图 1—7 所示是 PLD 中与门阵列的简化图形，表示可以选择 A、B、C 和 D 四个信号中的任一组或全部输入与门。

图 1—8 所示是 PLD 中或门阵列的简化图形表示。




图 1—7 PLD 中“与”门阵列的表示




图 1—8 PLD 中“或”门阵列的表示

5. 复杂可编程逻辑器件（复杂 PLD）的结构

常用的复杂 PLD——CPLD 和 FPGA 在结构上是有差异的。比较而言，FPGA 的可编程逻辑颗粒更细，是以一个 D 触发器为核心的逻辑宏单元为一个颗粒，相互间都存在可编程布线区，所以逻辑设计比较灵活。而 CPLD 的基本工作原理与 GAL 器件十分相似，可以看成是由许多 GAL 器件合成的逻辑体，只是相邻块的乘积项可以互借，且每一个逻辑单元都能单独引入时钟，从而可实现异步时序逻辑。本教材后面模块各个任务的电路设计都基于 CPLD 或 FPGA。

[知识链接]

可编程逻辑器件的发展历程如图 1—9 所示。

1. 20 世纪 70 年代，熔丝编程的 PROM 和 PLA 器件是最早的可编程逻辑器件。

20 世纪 70 年代末，对 PLA 进行了改进，AMD 公司推出 PAL 器件。

2. 20 世纪 80 年代初，Lattice 公司发明比 PAL 使用更灵活的电可擦写的 GAL 器件。

20 世纪 80 年代中期，Xilinx 公司提出现场可编程概念，同时生产出了世界上第一片 FPGA 器件。同一时期，Altera 公司推出 EPLD 器件，较 GAL 器件有更高的集成度，可以用紫外线或电擦除。

20 世纪 80 年代末，Lattice 公司又提出在系统可编程技术，并且推出了一系列具备在系统可编程能力的 CPLD 器件，将可编程逻辑器件的性能和应用技术推向了一个全新的高度。

3. 进入 20 世纪 90 年代后，可编程逻辑集成电路技术进入飞速发展时期。器件的可用逻辑门数超过了百万门，并出现了内嵌复杂功能模块（如加法器、乘法器、RAM、CPU 核、DSP 核、PLL 等）的 SoPC。




图 1—9 可编程逻辑器件的发展历程

任务二 EDA 技术的概念

知识点

1. 可编程逻辑器件的设计流程
2. EDA 技术的定义
3. 现代 EDA 技术的应用

一、任务描述

图 1—10 所示的 6 mm×18 mm 的微小集成电路芯片 μ PC1353C，是电视机的伴音信号处理电路，其作用是对 6.5 MHz 第二伴音中频信号进行放大、限幅、鉴频和音频放大。其内部电路如图 1—11 所示，是包含有几百个分立元器件的庞大复杂电路。 μ PC1353C 实现的基础就是可编程逻辑器件，而由图 1—11 所示的庞大分立




图 1—10 μ PC1353C 芯片外形




图 1-11 μPCI353C 内部电路 (原图)

元件电路到图 1—10 的微小芯片，是应用了 EDA 技术而实现的。

二、任务分析

在现代 EDA 技术应用中，大量使用的可编程逻辑器件是 FPGA/CPLD。根据任务一的学习，已知可编程逻辑器件如同一个空置的、可改变内部结构的容器，只有将用户需要的逻辑电路固化在其中，可编程逻辑器件才能发挥必要的功能。什么是 EDA 技术？它又是如何将空白的可编程逻辑器件实现为有复杂电路功能的集成芯片？这需要通过了解可编程逻辑器件 FPGA/CPLD 的设计流程，来掌握 EDA 技术的定义。

三、相关知识

1. 可编程逻辑器件的设计流程

利用现代编程技术进行电子系统的设计，就是将设计结果集成下载到可编程逻辑器件中，形成有特定功能的硬件芯片。而完成这一设计结果的整个过程是利用计算机，通过软件来实现的。新买的可编程逻辑器件类似于计算机使用的空白磁盘，用户利用它进行电子系统的设计开发时，需要按照具体设计要求，根据所设计电子系统的逻辑功能，将有关逻辑信息写入其中，这一过程称为器件编程。完成编程后的器件通电工作时，其中存储的信息就改变了芯片内部的互联关系，该逻辑器件便具有用户所要求的逻辑功能。具体设计流程如FPGA/CPLD 的开发设计流程，如图 1—12 所示。

各设计模块的具体功能描述如下：

(1) 设计输入

设计输入就是将要设计的电路用某种形式表达出来，并输入计算机中的 EDA 工具平台。输入的表达形式有多种，多数 EDA 工具都支持图形输入法和文本输入法。图形输入常用的是原理图；文本输入主要指硬件描述语言（HDL）输入，常用的是超高速集成电路硬件描述语言（Very High speed Integrated circuit hardware Description Language，VHDL）等。

设计输入过程是通过设计输入编辑器来实现的。

(2) 设计实现

设计实现就是由 EDA 开发工具根据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需要的数据文件。这一过程是设计开发系统的核心部分，但对设计者来讲几乎是自动化的。设计者只需根据设计要求，通过设置“设计实现策略”等参数来控制设计实现过程。

EDA 开发工具进行设计实现主要完成的工作有：综合，即将设计者输入的原理图或 HDL 文本，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更低层的电路描述网表文件；适配，即将由综合器产生的网表文件配置于指定的目标器件 FPGA/CPLD 中，使之产生最终的下载文件（如 JEDEC、Jed格式的文件）。

综合过程由综合器实现；适配过程由适配器完成。

(3) 设计仿真




图 1—12 FPGA/CPLD 开发设计流程

设计仿真就是利用 EDA 工具对适配生成的结果进行模拟测试，这是设计过程中的重要步骤。设计仿真包括功能仿真和时序仿真两部分。

仿真过程由仿真器实现。

(4) 编程或配置

这一过程就是把适配后生成的下载或配置文件，通过编程器或编程电缆向 FPGA/CPLD 进行下载。

(5) 硬件调试

这一过程就是最后将已编程或配置过的 FPGA 或 CPLD 的硬件系统进行统一测试，最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。

2. EDA 技术的概念

在可编程逻辑器件的编程时，所应用的现代编程技术就是 EDA 技术。所谓 EDA (Electronic Design Automation, 电子设计自动化) 技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言 (HDL) 为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，自动完成用软件方式设计硬件系统，从电子系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。虽然最终的目标是硬件（芯片），但整个设计和修改过程都是在计算机上通过操作软件来完成的，非常方便和高效。

3. 现代电子设计中 EDA 技术的应用

EDA 技术是帮助人们设计电子电路或系统的强有力工具。它可以在电子产品的各个设计阶段发挥作用，使更复杂的电路和系统的设计成为可能。在原理图设计阶段，可以使用 EDA 中的仿真工具论证设计的正确性；在芯片设计阶段，可以使用 EDA 中的芯片设计工具设计制作芯片的版图；在电路板设计阶段，可以使用 EDA 中的电路板设计工具设计多层电路板。特别是支持硬件描述语言的 EDA 工具的出现，使复杂数字系统设计自动化成为可能，只要用硬件描述语言将数字系统的行为描述正确，就可以进行该数字系统的芯片设计与制造。

EDA 技术的最大优势是：能够使电子系统工程师在不熟悉各种半导体工艺的情况下，完成电子系统的设计。

[知识链接]

1. EDA 技术的发展过程

EDA 技术伴随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计 (Computer Assist Design, 简称 CAD)、计算机辅助工程设计 (Computer Assist Engineering Design, 简称 CAE) 和电子设计自动化 (Electronic Design Automation, 简称 EDA) 三个发展阶段，见表 1—1。

表 1—1

EDA 技术的发展过程

阶段	年代	基本情况	特征
计算机辅助设计 (CAD) 阶段	20 世纪 70 年代	用计算机辅助进行 IC 版图编辑和 PCB 布局布线，取代了手工操作	这一时期由于 PCB 布图布线工具受到计算机工作平台的制约，其支持的设计工作有限且性能比较差

续表

阶段	年代	基本情况	特征
计算机辅助工程设计(CAE)阶段	20世纪80年代	除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，以实现工程设计	大部分从原理图出发的EDA工具仍然不能适应复杂电子系统的设计要求，而具体化的元件图形制约着优化设计
电子设计自动化(EDA)阶段	20世纪90年代	微电子厂家可以为用户提供各种规模的可编程逻辑器件，使设计者通过设计芯片实现电子系统功能。这时的EDA工具不仅具有电子系统设计的能力，而且能提供独立于工艺和厂家的系统级设计能力，具有高级抽象的设计构思手段。例如，提供方框图、状态图和流程图的编辑能力，具有适合层次描述和混合信号描述的硬件描述语言（如VHDL、AHDL或VerilogHDL），同时含有各种工艺的标准元件库	这一阶段主要是以高级描述语言、系统级仿真和综合技术为特点，采用“自顶向下”的设计理念，将设计前期的许多高层次设计由EDA工具来完成 逐步从使用硬件转向设计硬件，从单个电子产品开发转向系统级电子产品开发（即片上系统集成，System on a chip）

只有20世纪90年代后的EDA工具，才能够使电子系统工程师在不熟悉各种半导体工艺的情况下，完成电子系统的设计。

未来的EDA技术将向广度和深度两个方向发展，EDA将会超越电子设计的范畴进入其他领域，随着基于EDA的单片电子系统SoC(System on a Chip)设计技术的发展，软硬核功能库的建立，以及基于VHDL所谓“自顶向下”设计理念的确立，未来的电子系统的设计与规划将不再是电子工程师们的专利。

2. EDA技术实现目标

利用EDA技术进行电子系统设计所实现的最终目标是专用集成电路ASIC(Application Specific Integrated Circuit)。ASIC就是具有专门用途和特定功能的独立集成电路器件，是最终的物理平台，是集中容纳了设计者利用EDA技术将电子应用系统的既定功能和技术指标具体实现的硬件实体。利用EDA技术实现ASIC，可以通过三种途径来完成。

(1) 超大规模可编程逻辑器件

FPGA和CPLD是实现这一途径的主流器件。这类器件通常也被称为可编程专用IC或可编程ASIC。

(2) 半定制或全定制ASIC

统称为掩膜(MASK)ASIC，或直接称ASIC。大致分为门阵列ASIC、标准单元ASIC和全定制ASIC。

(3) 混合ASIC

混合ASIC主要指既具有面向用户的FPGA可编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如CPU、RAM、ROM等。混合ASIC成为SoC和SoPC(System on a Programmable Chip)设计实现的便捷途径。

3. IP 核

IP 核是指将一些在数字电路中常用但比较复杂的功能块（如 FIR 滤波器、SDRAM 控制器、PCI 接口等），设计成可修改参数的模块，让其他用户可以有偿地直接调用这些模块。这样，就大大减轻了设计者的负担，避免了大量的重复劳动。随着 CPLD/FPGA 的规模越来越大，设计越来越复杂，使用 IP 核是一个发展趋势。

IP 核可以在不同的硬件描述级实现，由此产生了三类 IP 核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种 IP 核的实现方法也各具特色。

软核通常用可综合的 HDL 提供，因此具有较高的灵活性，并与具体的实现工艺无关。其主要缺点是缺乏对时序、面积和功耗的预见性。由于软核是以源代码的形式提供，尽管源代码可以采用加密方法，但其知识产权保护问题不容忽视。

硬核则以经过完全的布局布线的网表形式提供。这种 IP 核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级（RTL）文件，因而更易于实现 IP 保护。

固核则是软核和硬核的折中，是完成了综合的功能块，有较大的设计深度。

思考与练习

1. PLD 的含义是什么？PLD 可以分为哪几大类？
2. 简单 PLD 器件的电路结构是怎样的？
3. 什么是 EDA 技术？它的核心内容是什么？

模块二 简单电路的图形输入法设计

任务一 1位二进制全加器电路设计

知识点

1. 图形输入法的流程
2. Max+plus II 软件的应用

技能点

1. 掌握图形输入法
2. 掌握 Max+Plus II 软件图形设计流程

一、任务描述

1位二进制全加器作为一个基本的组合逻辑电路，有着广泛的用途，如图 2—1 所示。它除了可以用作二进制数的加法运算外，还可以应用在其他方面，如二进制的减法、乘法运算，BCD 码的加法、减法，码组变换，数码比较，以及其他组合电路的设计等方面。因此，全加器看似简单，但在数字电路中有着典型的代表意义。本任务利用 Max+plus II 提供的功能强大、直观便捷的原理图输入设计功能，设计一个 1 位全加器。




图 2—1 全加器原理图^①（原图）

二、任务分析

不仅考虑两个 1 位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为 1 位全加器。1 位二进制全加器可以用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。将半加器作为底层文件保存后，再对顶层文件（1 位全加器）进行设计时，就可以直接调用底层文件，使设计过程简洁明了。

^① 注释：为了保证电路原理图中的元器件图形符号与 Max+Plus II 基本逻辑元件中的图形符号相一致，本模块中仍采用旧符号。对于新旧符号的对应表示如下：与门，—(旧)，—(新)；或门，—(旧)，—(新)；非门，—(旧)，—(新)；或非门，—(旧)，—(新)。

在 EDA 技术中设计电路的方法有两种：一种是图形输入法，一种是 VHDL 语言的文本输入法。在学习设计之初，先掌握图形输入设计电路的方法，并学习 Max+Plus II 软件中图形输入的操作方法。

三、相关知识

1. 图形输入法的设计流程

简单电路适合采用原理图输入。其设计步骤如图 2—2 所示。




图 2—2 原理图输入法设计步骤

设计开始之前，首先需要在硬盘的适当位置建立设计项目文件夹，以存放设计过程中的各设计文件。

为了使 Max+plus II 能对输入的设计项目进行各项处理，必须将设计项目文件设置成工程文件 project。

为了获得与目标器件对应的、精确的时序仿真文件，在对文件编译前必须选定最后实现本项目的目标器件。在 Max+plus II 环境中选择 Altera 公司的 FPGA 或 CPLD。

编译器的功能包括网表文件提取、设计文件排错、逻辑综合、逻辑分割、适配、时序仿真文件提取、编程下载文件装配等。

编译通过的设计项目是否能完成预期的逻辑功能呢？这可以通过逻辑仿真来验证。验证内容主要包括：建立波形文件、输入信号节点、设置仿真参数、设定仿真时间、设置输入信号波形、波形文件存储、运行仿真器、观察分析波形、延时精确测量和元件包装入库。

设计项目经仿真测试后如果正确无误，就可以编程下载到选定的目标器件。引脚锁定是为了能够进一步做硬件测试、最终了解设计项目的正确性。最后的三个步骤参见模块五。

2. Max+plus II 软件介绍

Max+plus II 是 Altera 公司为了开发自己的可编程逻辑器件而推出的一种全集成的开发软件。它界面友好，使用便捷，具有良好的开放性，可以和很多其他 EDA 厂商的开发工具实现良好链接，被誉为业界最易用易学的 EDA 软件。

(1) Max+plus II 的功能介绍

1) 支持器件 包括：ACEX1K 系列、FLEX10KE 系列、FLEX10KA 系列、FLEX10K 系列、FLEX8000 系列、FLEX6000 系列、MAX9000 系列、MAX7000AE 系列、MAX7000B 系列、MAX7000S 系列、MAX7000E 系列、MAX3000A 系列、CLASSIC 系列。

2) 支持的设计输入方式 包括原理图输入法、文本输入法。

3) 设计编译 该软件自身带有编译器，可以检查项目是否出错，并对项目进行逻辑综