


国家自然科学基金资助项目


DSP系统设计和 BIOS编程及应用实例

—— 基于TMS320C67x系列DSP芯片

赵加祥 等编著



机械工业出版社
CHINA MACHINE PRESS



本书对 TMS320C67x 系列 DSP 芯片的内部结构、片内外设资源及工作原理进行系统深入的介绍，便于读者理解和掌握 TMS320C6000 系列芯片的典型特征，并为其掌握其他的 DSP 芯片起到引导作用。并以 TMS320C6713 为例，详细地描述了 DSP 芯片最小系统（即能完成其基本功能的系统）电路原理图的实现和相应的硬件 PCB 设计思路，为读者实现其他的 DSP 系统设计提供了借鉴和经验。另一方面，为方便用户编写多任务的应用程序，本书还深入研究了 DSP/BIOS 实时内核，对其 5 个主要功能模块：系统设定类模块、系统检测类模块、线程管理类模块、协调同步类模块以及 I/O 传输类模块的具体功能和主要 API 函数作了详细的解释并辅以丰富的实例。通过对这 5 大模块的学习，可为全面地掌握 TMS320C6000 系列芯片软件编程和学习其他 DSP 嵌入式系统编程打下基础。

本书适合电子信息类专业的研究生和高年级本科生阅读，也可供科学技术界和产业界从事 DSP 技术研究和开发的科研人员和工程技术人员参考。

图书在版编目 (CIP) 数据

DSP 系统设计和 BIOS 编程及应用实例——基于 TMS320C67x 系列 DSP 芯片 / 赵加祥等编著。—北京：机械工业出版社，2007.11

ISBN 978-7-111-22694-9

I. D… II. 赵… III. 数字信号—信息处理系统 IV. TN911.72

中国版本图书馆 CIP 数据核字 (2007) 第 168433 号

机械工业出版社 (北京市百万庄大街 22 号 邮政编码 100037)

责任编辑：罗 莉 版式设计：霍永明 责任校对：佟瑞鑫

封面设计：姚 蓝 责任印制：李 妍

北京鑫海金澳胶印有限公司印刷

2008 年 1 月第 1 版第 1 次印刷

184mm×260mm·15.75 印张·387 千字

0001—4000 册

标准书号：ISBN 978-7-111-22694-9

ISBN 978-7-89482-433-2 (光盘)

定价：38.00 元(含 1CD)

凡购本书，如有缺页、倒页、脱页，由本社发行部调换

销售服务热线电话：(010) 68326294

购书热线电话：(010) 88379639 88379641 88379643

编辑热线电话：(010) 88379768

封面无防伪标均为盗版

前　　言

在人类进入以数字技术为基础的信息化时代，深入影响和改变我们学习、工作和生活的各个方面信息呈现出爆炸性增长。数字信号处理器（DSP），是实现实时和准确处理大量信息的核心器件。目前，DSP 已广泛应用于嵌入式数字多媒体、通信终端、消费类电子设备等众多的数字化电子产品中。而且以其运算速度快、具有软件可编程等一系列优点，必将在更多领域中获得新的应用。正如德州仪器（TI）公司的总裁兼首席执行官 Tom Engibous 所说“十年之内，DSP 可能成为最大的半导体产业”。

目前 TI 公司生产的 DSP 芯片占据了全球市场 60% 左右的份额。在当前和未来相当长的时期内，TI 公司生产的主流 DSP 芯片产品有：TMS320C2000、TMS320C5000、TMS320C6000 三大系列。本书主要阐述的 TMS320C67x 是 TI 公司生产的 C6000 系列产品中惟一能做浮点运算的 DSP 芯片，它在家庭音频、3D 图形、雷达、语音识别和控制等领域都有广泛的应用。

本书通过对 TMS320C67x 系列 DSP 芯片的内部结构、片内外设资源及工作原理进行系统深入的介绍，便于读者理解和掌握 TMS320C6000 系列芯片的典型特征，并为其掌握其他的 DSP 芯片起到引导作用。为此以 TMS320C6713 为例，详细地描述了 DSP 芯片最小系统（即能完成其基本功能的系统）电路原理图的实现和相应的硬件 PCB 设计思路，为读者实现其他的 DSP 系统设计提供了借鉴和经验。另一方面，为方便用户编写多任务的应用程序，本书还深入研究了 DSP/BIOS 实时内核，对其 5 个主要功能模块：系统设定类模块、系统检测类模块、线程管理类模块、协调同步类模块以及 I/O 传输类模块的具体功能和主要 API 函数作了详细的解释并辅以丰富的实例，以便广大读者通过对这 5 大模块的学习，为全面地掌握 TMS320C6000 系列芯片软件编程和学习其他 DSP 嵌入式系统编程打下基础。

本书共 9 章，分为硬件、软件和综合应用实例 3 部分。其中，第 1~3 章主要从硬件角度介绍 TMS320C67x 系列 DSP 芯片及其系统设计。第 1 章概述了 TMS320C6000 系列 DSP 芯片并详细描述了 TMS320C67x 芯片的内部结构、片内外设资源和工作原理。在此基础上，第 2 章列出并说明了实现 TMS320C6713 最小系统电路原理图的具体步骤。根据该电路原理图，第 3 章详细总结了相应的 PCB 设计思路及其布局和走线的经验。第 4~9 章研究和探讨了 DSP 嵌入式系统 DSP/BIOS 各模块的软件开发及相应实例。第 4 章介绍了可扩充实时操作系统 DSP/BIOS 的功能，它在 TI 公司推出的 DSP 集成开发环境 CCS

界面下，为用户提供了多线程、硬件抽象化控制和实时分析工具。第 5 章详细说明了用于完成系统内存映射、中断向量表和片上定时器编程等功能的系统设定类模块（GBL、MEM、SYS、HOOK）的模块特性、配置及 API 函数，并给出了相应的实例。第 6 章系统讲述了用于对程序运行状态进行实时监控和数据分析等功能的系统检测类模块（LOG、SIS、TRC）的特性、配置及 API 函数。第 7 章描述了 DSP/BIOS 提供的 4 种执行线程 HWI、SWI、TSK、IDL 的模块特性以及模块配置，并给出了硬件中断、软件中断以及任务调用和切换的具体应用实例。第 8 章对用于任务之间同步、通信和数据传输的协调同步类模块（QUE、SEM、MBX）的特性、配置以及 API 函数进行了说明，并分别给出了利用这 3 个模块完成任务间同步和通信的实例。第 9 章描述了两种数据传输的模式：PIP 和 HST 模块支持管道传输 I/O 模式，一般用于进行比较低级的通信；SIO 和 DEV 模块支持流传输 I/O 模式，多用于支持高级的、相关外设之间的通信，并使用了几个实例来说明主机和目标系统之间的数据传输以及不同模式的传输区别。第 10 章举出两个利用 BIOS 进行软件编程并实现 DSP 芯片资源系统优化的综合实例来加深读者对 BIOS 的理解和把握。

本书中的研究成果得到国家自然科学基金的资助（基金号 60474012），项目名称为率相关滞后和纳米移动系统的高速、高精度移动控制算法，谨此表示感谢！

本书的读者对象是电子信息类专业的研究生和高年级本科生，也可供科学技术界和产业界从事 DSP 技术研究和开发的科研人员和工程技术人员参考。

本书作者编写了部分实例，在内容和章节安排上，在概念引入和理论推导中，难免会存在不当甚至错误之处，恳请广大读者批评指正。

作 者

目 录

前言	
引言	1
第1章 TMS320C6000 系列 DSP 芯片	4
1.1 TMS320C6000 系列 DSP 芯片简介	4
1.1.1 TMS320C6000 系列 DSP 芯片结构	4
1.1.2 TMS320C6000 系列 DSP 芯片的片内外设	5
1.1.3 TMS320C6000 系列 DSP 芯片分类	9
1.2 TMS320C6713 DSP 芯片	12
1.2.1 DSP 芯片的 CPU 内核	15
1.2.2 流水线操作	20
1.2.3 DSP 芯片的片内外设	22
1.3 芯片结构设置的典型例子	41
第2章 TMS320C6713 最小系统设计	48
2.1 TMS320C6713 最小系统设计概述	48
2.2 数据处理模块设计	49
2.2.1 DSP 与存储器的连接电路	49
2.2.2 JTAG 接口	51
2.2.3 锁相环电源滤波电路	54
2.2.4 时钟发生电路	55
2.2.5 复位电路	55
2.2.6 数据处理模块与其他功能模块的接口电路	56
2.3 电源供电模块设计	59
2.3.1 TPS54310 的介绍	60
2.3.2 TPS54310 的功能结构图	61
2.3.3 电源供电模块原理图	61
2.4 音频处理模块设计	64
2.4.1 TLV320AIC23 的介绍	65
2.4.2 TLV320AIC23 的功能结构图	66
2.4.3 音频模块原理图	67
2.5 CPLD 及硬件接口扩展部分的原理	71
2.5.1 系统复位控制	71
2.5.2 CPLD 的地址译码	71
2.5.3 CPLD 的输出时钟	73
2.5.4 CPLD 寄存器功能	73

第3章 C6713 系统硬件 PCB 设计	76
3.1 数据处理模块 PCB 设计	76
3.1.1 C6713DSP 芯片的封装特点	76
3.1.2 数据处理模块的电路板层布局	76
3.1.3 数据处理模块的元件布局走线	77
3.2 电源供电模块 PCB 设计	88
3.3 音频模块 PCB 设计	90
3.4 PCB 设计经验总结	92
第4章 DSP/BIOS 及 CCS	95
4.1 CCS 概述	95
4.2 DSP/BIOS 简介	96
4.2.1 DSP/BIOS 功能介绍	96
4.2.2 DSP/BIOS 主要模块介绍	97
第5章 系统设定类模块	100
5.1 全局设置 GBL	100
5.1.1 模块特性描述	100
5.1.2 模块配置及属性设置	100
5.2 存储器管理 MEM	102
5.2.1 模块特性描述	102
5.2.2 模块配置及属性设置	102
5.2.3 MEM 模块的 API 函数	103
5.2.4 应用举例	105
5.3 系统服务管理 SYS	107
5.3.1 模块特性描述	107
5.3.2 模块配置及属性设置	107
5.3.3 SYS 模块的 API 函数	108
5.4 钩子函数管理 HOOK	108
第6章 系统检测类模块	110
6.1 信息输出管理 LOG	110
6.1.1 模块特性描述	110
6.1.2 模块配置及属性设置	110
6.1.3 LOG 模块的 API 函数	111
6.2 数据统计工具 STS	113
6.2.1 模块特性描述	113
6.2.2 模块配置及属性设置	114
6.2.3 STS 模块的 API 函数	115
6.3 跟踪管理器 TRC	116
6.3.1 模块特性描述	116
6.3.2 TRC 模块的 API 函数	116

第7章 线程管理类模块	118
 7.1 硬件中断管理 HWI	118
7.1.1 模块特性描述	118
7.1.2 模块配置及属性设置	119
7.1.3 HWI 模块的 API 函数	120
7.1.4 应用举例	122
 7.2 软件中断管理 SWI	124
7.2.1 模块特性描述	124
7.2.2 模块配置及属性设置	125
7.2.3 SWI 模块的 API 函数	126
7.2.4 应用举例	129
 7.3 周期函数 PRD 模块	134
 7.4 任务对象管理 TSK	134
7.4.1 模块特性描述	134
7.4.2 模块配置及属性设置	135
7.4.3 TSK 的 API 函数	138
7.4.4 应用举例	139
 7.5 后台循环管理 IDL	144
7.5.1 模块特性描述	144
7.5.2 模块配置及属性设置	144
7.5.3 IDL 模块的 API 函数	145
第8章 协同同步类模块	146
 8.1 队列管理 QUE	146
8.1.1 模块特性描述	146
8.1.2 模块配置及属性设置	146
8.1.3 QUE 模块的 API 函数	147
8.1.4 应用举例	149
 8.2 旗语管理 SEM	156
8.2.1 模块特性描述	156
8.2.2 模块配置及属性设置	156
8.2.3 SEM 模块的 API 函数	157
8.2.4 应用举例	159
 8.3 邮箱管理 MBX	164
8.3.1 模块特性描述	164
8.3.2 模块配置及属性设置	164
8.3.3 MBX 模块的 API 函数	165
8.3.4 应用举例	166
第9章 I/O 传输类模块	171
 9.1 管道传输管理 PIP	171

9.1.1 模块特性描述	171
9.1.2 模块配置及属性设置	172
9.1.3 PIP 模块的 API 函数	173
9.1.4 基本读写功能实现	174
9.1.5 应用举例	177
9.2 主机通道 HST	180
9.2.1 模块特性描述	180
9.2.2 模块配置及属性设置	180
9.2.3 HST 对象的 API 函数	181
9.2.4 应用举例	182
9.3 流传输 SIO 和设备驱动 DEV	184
9.3.1 模块特性介绍	185
9.3.2 模块配置及属性设置	187
9.3.3 SIO 模块的 API 函数	188
9.3.4 应用举例	190
9.4 实时数据传输 RTDX	209
9.4.1 模块特性描述	209
9.4.2 RTDX 数据传输过程	209
9.4.3 模块配置及属性设置	210
9.4.4 RTDX 模块的 API 函数	211
9.4.5 应用举例	212
9.4.6 客户程序的编写	217
第 10 章 DSP 应用实例	219
10.1 基于 TMS320C6711 的音频处理	219
10.1.1 数字音频处理技术	219
10.1.2 工程简介	220
10.1.3 系统基本结构	220
10.1.4 结果分析	222
10.1.5 程序的实现方法	222
10.2 AES 加密算法在 DSP 平台的实现	231
10.2.1 AES 加密算法	231
10.2.2 AES 加密的 C 语言实现	231
10.2.3 AES 解密的 C 语言实现	234
10.2.4 硬件平台	237
10.2.5 算法运行结果	238
缩略语	239
参考文献	241

引　　言

1. 什么是 DSP 芯片

DSP (数字信号处理器) 芯片，是一种具有特殊结构的微处理器。它在芯片内部采用哈佛总线结构或改进的哈佛总线结构，将程序和数据完全分开进行存储和传输。它广泛采用流水线操作，可同时完成指令读取和数据运算工作；同时配有专门的硬件乘法器，提供特殊的 DSP 指令。它相对于一般的微处理器在功能上作了扩充和增强，具有运算速度快、实时数据处理能力强、软硬件接口灵活和系统开发可编程性高、升级方便等优点，可以快速实现各种数字信号处理算法。

2. DSP 芯片的主要性能参数

在衡量、评价 DSP 芯片性能的优劣及选择使用时，需要考虑如下的诸多因素：

(1) DSP 芯片的运算处理速度。它是 DSP 芯片的一个最重要的性能指标，是考虑选择 DSP 芯片的一个主要因素。在评估、选择使用 DSP 芯片时，由所使用的数字信号处理算法，大致确定其以后的运算量和完成时间，根据运算量及其时间要求就可以估算 DSP 芯片运算速度的下限。在选择 DSP 芯片时，各个芯片运算速度主要有以下几个参数来衡量：

MIPS (Millions of Instructions Per Second)：即每秒执行百万条指令。如 TMS320LC549-80 的处理能力为 80MIPS，即每秒可执行 8000 万条指令。需要指出的是 MIPS 为定点 DSP 芯片运算速度的衡量指标。厂家提供的该指标一般是指峰值指标，因此系统设计时应留有一定的裕量。

MOPS (Millions of Operations Per Second)：即每秒执行百万次操作。如 TMS320C40 的运算能力为 275 MOPS。该参数涉及的是什么为一次操作，通常除 CPU 操作外，还包括地址计算、直接存储器访问 (DMA) 数据传输、I/O 操作等。一般来说，MOPS 越高，意味着乘积-累加和运算速度越快。MOPS 可以对 DSP 芯片的性能进行综合描述。

MFLOPS (Million Floating Point Operations Per Second)：即每秒执行百万次浮点操作。它是衡量浮点 DSP 芯片的重要指标。如 TMS320C6713 (主频 225MHz) 的处理能力为 1350 MFLOPS。浮点操作包括浮点乘法、加法、减法、存储等操作。应注意的是厂家提供的该项指标一般是指峰值指标，因此系统设计时应注意留有一定的裕量。

MBPS (Million Bit Per Second)：即每秒兆位。它是对总线和 I/O 口数据吞吐率的度量，也就是某个总线或 I/O 的带宽。例如对 TMS320C6XXX 系列 DSP 芯片，在时钟频率为 200MHz，总线宽度为 32bit 时，总线数据吞吐率则为 800MB/s 或 6400MBPS。

指令周期：即执行一条指令所需要的时间，通常以 ns (纳秒) 为单位。如 TMS320C6713 (主频 225MHz) 指令周期为 4.4ns。

MAC 时间：完成一次乘法和一次加法运算所花费的时间。大部分 DSP 芯片可在在一个指令周期内完成一次乘法和加法操作，如 TMS320C6713 (主频 225MHz) MAC 时间就是 12.5ns。

FFT 执行时间：即运行一个 N 点 FFT (快速傅里叶变换) 程序所需的时间。由于 FFT

运算涉及的运算在数字信号处理中很有代表性，因此 FFT 运算时间常作为衡量 DSP 芯片运算能力的一个指标。

(2) 存储器等芯片的片内硬件及外设资源：包括存储器的大小，片内存储器的数量，总线寻址空间等。片内存储器的大小决定了芯片运行速度和成本，例如 TI 公司同一系列的 DSP 芯片，不同种类的芯片其存储器的配置等硬件资源各不相同。通过对算法程序和应用目标的仔细分析，可以大体判定对 DSP 芯片片内资源的要求。几个重要的考虑因素是片内 RAM 和 ROM 的数量、可否外扩存储器、总线接口/中断/串行口等是否够用、是否具有 A/D 转换等。

(3) 开发调试工具：完善、方便的开发工具和相关支持软件是开发大型、复杂 DSP 系统的必备条件，对缩短产品的开发周期有很重要的作用。

(4) 功耗与电源管理：一般来说个人数字产品、便携设备和户外设备等对功耗有特殊要求，因此这也是一个应该考虑的问题。它通常包括供电电压的选择和电源的管理功能。它的供电电压一般都比较低，采用低电压供电，在同样的时钟频率下，其功耗将远远低于 5V 供电电压的芯片。加强对电源的管理，通常使用休眠、等待模式等方式节省功率消耗。

(5) 价格：价格包括 DSP 芯片的价格和开发工具的价格。如果采用昂贵的 DSP 芯片，即使性能再高，其应用范围也肯定受到一定的限制。但低价位的芯片必然功能较少、片内存储器少、性能上会差一些，这给编程带来一定的困难。因此应根据系统的实际应用情况，确定一个价格适中的 DSP 芯片。

(6) 其他因素：包括 DSP 芯片的封装形式、环境要求、供货周期、生命周期等。

3. DSP 芯片的发展历史及现状

DSP 的发展主要经过 3 个时期：

在 20 世纪 50~70 年代的数字信号处理技术发展初期，人们只是提出了 DSP 的理论和相关算法，并且只能在微处理器上完成相应的数字信号处理。1980 年，日本 NEC 公司推出的 μPD7720 是第一个具有硬件单周期乘法器的商用 DSP 芯片，被认为是第一块单片 DSP。

随着大规模集成电路技术的发展，1982 年美国德州仪器公司推出世界上第一代 TMS32010 DSP 芯片及其系列产品，这使实时数字信号处理领域有了重大的突破。TI 公司之后不久相继推出了第二代 TMS32020、TMS320C25/C26/C28 DSP 芯片，第三代 TMS320C30/C31/C32 DSP 芯片。到了 20 世纪 90 年代，TI 公司相继推出第四代 TMS320C40/C44 DSP 芯片、第五代 TMS320C5x/C54x DSP 芯片、TMS320C2x 第二代改进型 DSP 芯片、集多片 DSP 芯片于一体的高性能 TMS320C8xDSP 芯片以及目前速度最快的第六代 TMS320C62x/C67x/C64x DSP 芯片等。TI 将常用的 DSP 芯片归纳为 3 大系列，即：TMS320C2000 系列（包括 TMS320C24x/C28x）、TMS320C5000 系列（包括 TMS320C54x/C55x）、TMS320C6000 系列（TMS320C62x/C64x/C67x）。

TMS320C2000 系列又称为数字信号控制器，它是将微控制器单元（MCU）综合控制外设、TI 的数字信号处理技术能力与 C 语言效率相结合的成果。它适于电动机数字控制、数字电源和智能传感器等应用领域。

TMS320C5000 系列属于 16 位定点数字信号处理器，低功耗是该系列的主要特征，它适合于个人和便携式产品，如数字音乐播放器、3G 移动电话和数码摄像机以及 MIPS 密集型语音和数据应用、极其经济高效的单信道和多信道应用。该系列是目前应用比较广泛的产品

系列。

TMS320C6000 系列是始于 1997 年推出的高性能 DSP 芯片，现已成为 TMS320 系列产品的重要组成部分。它包括 TMS320C64x/62x 定点系列以及 TMS320C67x 浮点系列。C6000 系列提供了业内运行速度最快的 DSP 芯片，时钟频率最高可达 1GHz（C6414T/15T/16T 以及 C6455）。运算处理速度变化范围从 1200 ~ 8000MIPS（定点系列）和 600 ~ 1800MFLOPS（浮点系列）。TMS320C6000 系列 DSP 平台是诸如宽带基础设施、高性能音频及视频和成像应用的理想选择。

TI 公司的 TMS320 系列 DSP 芯片的体系结构专为实时信号处理而设计，现已经成为信号处理及控制应用的最佳选择之一。其 DSP 芯片产品已经成为当今世界上最最有影响的 DSP 芯片。TI 公司也成为世界上最大的 DSP 芯片供应商，其市场份额占全世界份额近 60%。当前国际主要的 DSP 芯片厂商除 TI 公司之外还有杰尔系统（Agere Systems）、飞思卡尔（Freescale Semiconductor）和模拟器件（ADI）等公司。

4. DSP 芯片的应用

自 20 世纪 70 年代末 80 年代初 DSP 芯片诞生以来，DSP 芯片的应用得到了快速的发展。DSP 芯片的高速发展，一方面得益于集成电路技术的发展，另一方面也源于巨大的市场需求。

DSP 芯片应用的快速发展为数字信息产品带来广阔的发展空间，并将支持通信、计算机和消费类电子产品的数字化融合。在无线领域，DSP 芯片遍及无线交换设备、基站、手持终端和网络领域，并涵盖从骨干基础设施到宽带入户的设备，包括基于因特网协议（IP）语音传送（VoIP）网关和 IP 电话、数字用户线（DSL）和电缆调制解调器（Cable Modem）等。面向群体应用，DSP 芯片在媒体网关、视频监控、专业音响、数字广播、激光打印等应用中表现出色；面向个人应用，DSP 芯片在便携式数字音频和影像播放器、指纹识别和语音识别等应用中表现不俗；针对嵌入式数字控制应用，DSP 芯片极大地满足了工业界的需求，如数字变频电力电源设备、工业缝纫机等；DSP 芯片也极大地满足了消费类电子产品的需求，如空调、冰箱、洗衣机等。可以毫不夸张地说，在目前的数字化领域，音频和视频方面 DSP 芯片的应用将无所不能、无处不在。

第1章 TMS320C6000系列DSP芯片

TI公司生产的TMS320C6000系列DSP芯片是适用于宽带基础设施、高性能音频视频/成像、工业应用及数字多媒体等广阔领域的高性能处理器芯片。本章概要介绍了TMS320C6000系列DSP芯片的特点及组成分类情况，并着重对应用比较广泛的C67x浮点系列DSP芯片的结构及功能进行了系统的描述。

1.1 TMS320C6000系列DSP芯片简介

TMS320C6000系列是由美国TI公司于1997年推出的高性能DSP芯片，现已成为TMS320系列产品的重要组成部分。它包括TMS320C62x/64x定点系列以及TMS320C67x浮点系列。C6000系列提供了业内运行速度最快的DSP芯片，时钟频率最高可达1GHz(C6414T/15T/16T以及C6455)。运算处理速度变化范围从1200~8000MIPS(定点系列)和600~1800MFLOPS(浮点系列)。

1.1.1 TMS320C6000系列DSP芯片结构

C6000系列DSP芯片的内部结构如图1-1所示，它主要包括CPU、片内存储器和片内集成外设3部分。




图1-1 C6000系列DSP芯片的内部结构框图

C6000 系列 DSP 芯片的 CPU 包括：程序取指单元、指令分配单元、指令译码单元、双数据通道（每个通道包含 4 个功能单元）、32 个 32bit 寄存器（C62x/67x 系列）/64 个 32bit 寄存器（C64x 系列）、控制寄存器、控制逻辑、测试、仿真和中断逻辑、断电。

C6000 系列的 CPU 是第一款采用 VelociTI 体系结构的 DSP 芯片。VelociTI 是高性能、先进的超长指令字（VLIW）结构。在具有 VLIW 结构的处理器中，多个功能单元并行工作，共享公用的大型寄存器组，同时执行的各种操作是由 VLIW 的长指令分配模块来进行同步协调的。C6000 系列 DSP 芯片的这种结构使其成为多通道、多功能以及高性能应用的首选器件。

芯片内的 CPU 有 8 个并行处理单元，分为相同的两组。单个指令字长度为 32bit，8 条指令构成一个指令包，总字长为 256bit。芯片内部设置了专门的指令分配模块，可将每个 256bit 的指令包同时分配到 8 个处理单元，并由 8 个处理单元同时执行。当芯片的最高时钟频率为 1GHz，且内部 8 个处理单元同时运行时，其最大处理能力可达 8000MIPS。指令并行化是实现其良好性能的关键，使该系列 DSP 芯片的性能远远超出传统设计所实现的性能。

DSP 芯片的内部存储器为最大可达 7Mbit 的片内 SRAM。它一般可划分为一级缓冲存储器（简称为缓存）、二级缓存两部分（C620x/C670x 系列仅具有一级缓存）。其一级缓存又可分为内部程序缓存和内部数据缓存两部分。

C6000 DSP 芯片的存储器寻址空间为 32bit，可以进行字节寻址，获得 8bit、16bit、32bit 数据。它可以很方便地配置不同速度、不同容量、不同复杂程度的存储器，其 32bit 的外部存储器接口（EMIF）可以直接与同步存储器连接（如同步动态随机存取存储器（SDRAM）、同步突发静态随机存取存储器（SBSRAM）），主要用于大容量、高速存储器；可以直接连接异步存储器〔如静态随机存取存储器（SRAM）、电可编程只读存储器（EPROM）〕，主要用于小容量数据存储器和数据存储；还可直接连接外部控制器，如与先入先出（FIFO）存储器连接。

它的片内集成外设主要包括 DMA/EDMA、外部存储器接口（EMIF）以及一些辅助外设，诸如定时器、串行接口等，依靠这些外设，DSP 芯片实现与外部器件的接口，完成相应功能。不同型号的芯片其外设配置不同，具体设计使用时可查看相关的数据手册。

1.1.2 TMS320C6000 系列 DSP 芯片的片内外设

DSP 芯片在内部集成了众多的外围设备（简称外设）接口，可以方便地连接片外存储器、主机、串行设备等外设。TMS320C6000 系列芯片的主要片内外设模块包括：程序和数据存储器控制器、直接存储器访问（DMA）控制器、增强型直接存储器访问（EDMA）控制器、外部存储器接口（EMIF）、多路缓冲串行口（McBSP）、多路音频串行口（McASP）、通用目标输入/输出口（GPIO）、主机接口（HPI）、中断选择器、定时器（Timer）、二级内部存储器（Two-Level Internal Memory）、锁相环（PLL）控制器、扩展总线（XBUS）、外围部件互连（PCI）。

1. 直接存储器访问（DMA）控制器

在 TMS320C620x/C670x DSP 芯片中，直接存储器访问（DMA）控制器的作用是在不受 CPU 干预的情况下完成存储器映射的各区域之间数据传输，即可以在 CPU 工作的同时实现

与内部存储器、内部外设或外部器件各区域之间的数据交换。DMA 控制器具有 4 个独立的可编程通道，还有一个辅助通道用来满足主机接口（HPI）的要求。

2. 增强型直接存储器访问（EDMA）控制器

EDMA（Enhanced DMA）与 DMA 的功能相类似，都是独立于 CPU 完成存储器映射空间之间的数据转移即可以完成二级高速缓存/存储器控制器与 TMS320C621x/C671x/C64x DSP 芯片片内外设之间的所有数据传输。

C621x/C671x/C64x DSP 芯片的 EDMA 控制器与 TMS320C620x/C670x 系列 DSP 芯片内的 DMA 控制器结构不同。EDMA 对 DMA 进行了如下几个方面的增强：

- C64x DSP 芯片有 64 个通道，C621x/C671x DSP 芯片有 16 个通道。
- 具有可编程的优先权以及链接数据传输的能力。
- EDMA 允许数据在任何可寻址存储器空间之间的移动，它包括内部存储器（L2SRAM）、外设和外部存储器。
- EDMA 具有通过接受来自 CPU 的快速 DMA（QDMA）请求而进行快速有效传输的能力。

3. 外部存储器接口（EMIF）

作为外部存储器和 DSP 芯片内单元之间的接口，所有 TMS320C6000 系列 DSP 芯片访问片外存储器时必须通过外部存储器接口（EMIF）。所有 C6000 DSP 芯片的外部存储器接口（EMIF）支持与各种外部芯片的无缝（即芯片的可寻址空间已分配完毕，且地址一致连续）连接，包括：同步触发 SRAM（SBSRAM）、同步 DRAM（SDRAM）、异步器件包括：SRAM、ROM 和 FIFO、外部共享式存储器件。其中每个 EMIF 存储器映射空间由 4 个 CEO ~ CE3 空间组成，这 4 个空间彼此独立，可以进行不同的访问控制。

C64x DSP 芯片的 EMIF 使用可编程同步模式代替 SBSRAM 模式提供了更灵活的配置方式，可以实现与 ZBT（零总线转向）SRAM、同步 FIFO、管道和直通式 SBSRAM 的无缝接口连接。

C64x DSP 芯片有两个 EMIF 分别为 EMIFA 和 EMIFB。

- EMIFA：数据总线宽度取决于所使用的器件。
- EMIFB：16bit 数据总线接口（仅限于 C6414T/C6415T/C6416T DSP 芯片）。

4. 多路缓冲串行口（ McBSP）

TMS320C6000 系列的多路（也叫多通道）缓冲串行口（McBSP）是基于 C2000 系列和 C5000 系列 DSP 芯片平台上的标准串行接口。该端口可以在 DMA/EDMA 控制器的帮助下自动缓冲串行的采样数据到存储器。McBSP 提供的功能包括：

- 全双工通信；
- 具有双重缓冲数据寄存器容许连续数据流传送；
- 有收发独立的时钟信号和帧信号；
- 可以直接与工业标准的编解码器、模拟接口芯片（AIC）和其他系列 A/D 和 D/A 芯片进行连接；
- 数据传输可以使用外部转换时钟或者内部可编程频率转换时钟；
- 具有利用 5 个通道的 DMA 控制器自动缓冲能力。

此外，McBSP 具有以下特点：

- 支持多种协议设备的直接连接，包括 T1/E1 调帧器、多供货商接口协议（MVIP）交换方式和 ST-BUS 兼容器件包括 [MVIP 调帧器、H.100 调帧器、信号计算系统体系结构（SCSA）调帧器]、IOM-2 兼容器件、AC97 兼容器件、内置集成声音（IIS）兼容器件、串行外围设备接口（SPI）器件。

- 具有多达 128 个收发通道；
- 多种数据长度可选（8bit、12bit、16bit、20bit、24bit 和 32bit）；
- μ 率和 A 率的压缩扩展；
- 最低有效位（LSB）或最高有效位（MSB）优先的 8bit 数据传输；
- 可设置帧同步信号和数据时钟信号的极性；
- 内部时钟和帧同步信号的可编程程度高。

5. 多路音频串行口（McASP）

多路音频串行口（McASP）是专门针对多路音频应用需求而进行了优化的通用音频串行口。McASP 很适用于内置集成声音（IIS）协议和内部组件数字音频接口发送器（DIT）。

McASP 的使用非常灵活，对于与音频模拟数字转换器（ADC）、数字模拟转换器（DAC）、多媒体数字信号编解码器、数字音频接口接收器（DIR）和索尼/飞利浦数字接口格式（S/PDIF）发送物理层元件这些器件，它可以实现无缝连接。

McASP 的特点包括：

- 两个独立的时钟（发送和接收时钟）；
- 16 个可分别指定的串行数据引脚；
- 每个时钟包括：可编程时钟发生器，可编程帧同步发生器，2 ~ 32 个 TDM 流和 384 时间片，支持宽度大小为 8bit、12bit、16bit、20bit、24bit、28bit 和 32bit 的时间片，用于位操作的数据格式化程序；
- 各种 IIS 和类似位流格式；
- 集成功能数字音频接口发送器（DIT）支持 S/PDIF、IEC60958-1、AES-3 格式，最多 16 个发送引脚，增强通道状态/用户数据 RAM；
- 大范围的错误检查和恢复。

6. 通用目标输入/输出口（GPIO）

通用目标输入/输出口（GPIO）作为 DSP 芯片的片内外设提供了专用的通用目标引脚，可以设置成输入或者输出。当设置为输出时，可以写入内部寄存器去控制输出引脚的驱动状态。当设置为输入时，可以通过读内部寄存器的状态来获取输入的状态。

此外，GPIO 外设可以在不同的中断/事件发生模式下产生 CPU 中断和 EDMA 事件。

7. 主机接口（HPI）

主机接口（HPI）是一个 16/32bit 宽度的并行端口，通过它，外部主机可以直接访问 CPU 的存储器映射空间，这包括内部存储器和存储器映射的外部设备。HPI 通过直接存储器访问（DMA）（C620x/C670x DSP 芯片）或增强型 DMA（EDMA）（C621x/C671x/C64x DSP 芯片）控制器，实现与 CPU 存储器空间的连接。主机和 CPU 可以通过内部或者外部的存储器交换数据，主机也可以直接访问存储器映射的外设。主机和 CPU 都能够访问 HPI 控制寄存器（HPIC）。通过使用外部数据和接口控制信号，主机还可以访问 HPI 地址（HPIA）寄存器，HPI 数据（HPID）寄存器和 HPIC。对于 C64x 系列 DSP 芯片，其 CPU 也可以访问 HPIA。

8. 中断选择器

C6000 DSP 芯片外围设备最多可以提供高达 32 个中断源，但 CPU 能够响应的可屏蔽中断只有 12 个。所以中断选择器的作用就是从这 32 个中断源中选择 12 个可作用户系统使用的中断源，同时也允许用户有效地改变外部中断输入的极性。

9. 定时器 (Timer)

C6000 DSP 芯片所具有的 32bit 通用目标定时器可以完成事件计时、事件计数、产生脉冲信号、中断 CPU 和向 DMA/EDMA 发送同步事件。

定时器的时钟信号有两种模式，既可以采用内部时钟，也可以接收外部的时钟输入。定时器有 2 个外部引脚：一个输入引脚 (TINP) 和一个输出引脚 (TOUT)，它们既可以用作定时器的时钟输入和输出引脚，也可以配置为通用 I/O 口。

10. 程序和数据存储器控制器

C6201/C6204/C6205/C6701 DSP 芯片的内部程序存储器可由用户配置为高速缓存或存储器映射的程序空间。它包括 64KB 的 RAM，或等价的 2K 的 256bit 的取指包或者 16K 条 32bit 的指令。通过程序存储器控制器，CPU 与内部程序存储器之间存在一个单周期吞吐量为 256 bit 宽的连接。

在 C6202 (B)/C6203 (B) DSP 芯片中，将存储器/高速缓存程序空间进行了扩展。此外，C6202 (B)/C6203 (B) DSP 芯片还提供另一个可作存储器映射的存储器块。这两块区域可以进行独立存取。从而允许 CPU 在对一个程序存储器区域执行获取程序的操作时，不会干扰另一块区域的 DMA 传输。

程序存储控制器完成下列任务：

- 执行 CPU 和 DMA 对内部程序存储器的请求和必要的仲裁；
- 通过外部存储器接口 (EMIF) 执行 CPU 对外部存储器的请求；
- 当内部程序存储器设置为高速缓存时，对其进行管理。

数据存储器控制器的连接：

- CPU 和直接存储器访问 (DMA) 控制器连接到内部数据存储器，并进行必要的仲裁；
- CPU 连接到外部存储器接口 (EMIF)；
- CPU 通过外设总线控制器连接到片上外设。

11. 二级内部存储器 (Two-Level Internal Memory)

C621x/C671x/C672x 和 C64x DSP 芯片具有一个用于程序和数据的二级存储器架构、一级程序高速缓存 (L1P)、一级数据高速缓存 (L1D)、程序和数据存储器共享二级存储器 L2。L2 是可以进行配置的，容许各种数量的高速缓存和 SRAM。

一级数据高速缓存 (L1D) 为 CPU 的数据存取提供服务，一级程序高速缓存 (L1P) 为 CPU 的程序获取提供服务。二级存储器 L2 可用作 SRAM、高速缓存或同时用作上述两项。

12. 锁相环 (PLL) 控制器

PLL 控制器产生的时钟输出传递至 C6000 DSP 芯片内部的 DSP 内核、外设及其他内部模块，为其提供工作所必须的时钟频率。一些 C6000 DSP 芯片中的锁相环 (PLL) 控制器具有可用软件进行配置的 PLL 乘法器、除法器和复位控制器。PLL 控制器接受来自 CLKIN 引

脚或片上振荡器输出（OSCIN）信号的输入时钟，具体由 DSP 芯片 CLKMODE0 引脚的逻辑状态确定。通过可用软件设置的乘法器和除法器进行输入信号的内部修改，PLL 控制器为时钟信号的灵活使用提供了方便。

13. 扩展总线（XBUS）

扩展总线（XBUS）是一个 CPU 使用的 32bit 宽的总线，用于读写片外外设、FIFO 以及某些 C62x DSP 中的 PCI 接口器件。扩展总线（XBUS）是主机接口（HPI）的替代品，同时又是外部存储器接口（EMIF）的扩展。因此扩展总线提供的这两种接口——主机接口和 I/O 口可以在系统中共存。

扩展总线的主机接口可以以同步或异步模式工作。同步模式提供主从功能，具有多路地址和数据信号。同步主从模式可以方便地与 PCI 桥路芯片以及许多具有同步主/从模式总线的通用微处理器相连接。异步模式仅有从模式，异步从属模式接口可以与使用异步总线的微处理器相连接。DMA 辅助端口提供 XBUS 主机接口与 DSP 存储器空间的连接。

同时，扩展总线（XBUS）的 I/O 端口可以与同步 FIFO 和异步外设 I/O 器件相连接。

14. 外围部件互连（PCI）

外围部件互连（PCI）接口支持 C6000 系列的 DSP 芯片与具有 PCI 总线的主机之间的连接。对于 C62x DSP 芯片，PCI 接口与 DSP 的存储器空间的连接通过 DMA 控制器辅助通道实现，DMA 控制器的辅助通道编程设为最高优先级，以获得 PCI 接口最大吞吐量；对于 C64x DSP 芯片，PCI 端口与 DSP 的接口通过增强型 DMA（EDMA）控制器实现。PCI 接口的这种结构在容许处理 PCI 主/从数据交换的同时，也使 DMA/EDMA 通道资源可作他用。

1.1.3 TMS320C6000 系列 DSP 芯片分类

TMS320C6000 系列 DSP 芯片主要由 TMS320C62x 和 TMS320C64x 定点系列以及 TMS320C67x 浮点系列 3 大类型组成。它们在具体的性能和适用范围上各自有所侧重。图 1-2




图 1-2 C6000 DSP 芯片平台发展蓝图框架

(来自 TI 网站的 C6000™ DSP 平台发展蓝图框架)