

SystemVerilog 验证方法学



**VERIFICATION
METHODOLOGY
MANUAL FOR
SystemVerilog**

Janick Bergeron Eduard Cerny 著
Alan Hunter Andrew Nightingale

夏宇闻 杨雷 陈先勇 译
徐伟俊 杨鑫

夏宇闻 陈海慧 审校



北京航空航天大学出版社



SystemVerilog 验证方法学

Verification Methodology Manual for SystemVerilog

Janick Bergeron

Eduard Cerny

Alan Hunter

Andrew Nightingale

著

夏宇闻

杨雷 陈先勇

译

徐伟俊 杨鑫

夏宇闻 陈海慧 审校

北京航空航天大学出版社

内容简介

本书借助许多用 SystemVerilog 编写的例子,介绍和说明一套完整的验证方法学。它涵盖了所有最新的验证技术,其中包括:验证计划制定、TestBench 架构、受约束随机激励产生、以覆盖率为主导(coverage-driven)的验证、基于断言(assertion-based)的验证、形式化分析,以及基于一个开放、完善的方法学上的系统级验证。此外,本书也包括标准程序库、VMM 和 VMM 检查器,从而可帮助缩短验证开发的时间。

本书可作为电子工程类、自动控制类、计算机类的大学本科高年级学生及研究生教学用书,亦可供其他工程人员自学与参考。

图书在版编目(CIP)数据

SystemVerilog 验证方法学/(美)伯杰龙(Bergeron, J.)等著;夏宇闻等译. —北京:北京航空航天大学出版社, 2007. 5

ISBN 978 - 7 - 81124 - 079 - 5

I . S… II . ①伯…②夏… III . 集成电路—芯片—设计
IV . TN402

中国版本图书馆 CIP 数据核字(2007)第 058386 号

本书英文版原名:Verification Methodology Manual for SystemVerilog

Copyright 2006, Synopsys, Inc. & ARM Limited

All rights reserved.

本书中文简体字版由美国 Synopsys 和 ARM 公司授权北京航空航天大学出版社在中华人民共和国境内独家出版发行。版权所有。

北京市版权局著作权合同登记章:图字:01 - 2007 - 2372

SystemVerilog 验证方法学

Verification Methodology Manual for SystemVerilog

Janick Bergeron Eduard Cerny Alan Hunter Andrew Nightingale 著

夏宇闻 杨雷 陈先勇 徐伟俊 杨鑫 译

夏宇闻 陈海慧 审校

责任编辑 王慕冰 胡晓柏

*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(100083) 发行部电话:010 - 82317024 传真:010 - 82328026

<http://www.buaapress.com.cn> E-mail:bhpress@263.net

涿州市新华印刷有限公司印装 各地书店经销

*

开本:787 mm×960 mm 1/16 印张:30.5 字数:683 千字

2007 年 5 月第 1 版 2007 年 5 月第 1 次印刷 印数:5 000 册

ISBN 978 - 7 - 81124 - 079 - 5 定价:58.00 元

专家推荐

验证和设计是一对孪生兄弟：一旦设计完成，就要进行验证，因为没有人敢在设计未经过验证之前就将其投入制造环节。然而，验证一直到近期才变得成熟，部分原因是验证被普遍误认为应该是每人都了解的简单仿真，从而对设计全面验证的具体步骤缺乏了解。然而，广泛的学术和行业活动、文献和商业工具等都证明了验证方面所取得的最新进展。SystemVerilog 语言正是这一进展的结果，从 Verilog 演化为一个面向对象的编程语言，从而实现更多的功能并为未来的创新拓宽领域。

毫无疑问，工具和语言是制约验证再次提升的症结所在。不过，单凭这两方面是不够的。举例来说，即使一个网球选手手握顶级设计的网球拍，脚穿最佳弹力的运动鞋，身着最舒适的运动装，也并不意味着他就可以赢得温布尔登网球锦标赛。他还需要技巧、健康体魄、战略头脑、训练指导和经验累积。同理，SystemVerilog 可能拥有验证工程师所需的全部结构，但是如果要全面应用这些结构提高生产力，工程师还需要通过实践和应用来了解其特性所在。当然，他也可以通过阅读语言参考手册并尝试着来了解 SystemVerilog 的知识。但是要想熟练地掌握和使用，只能通过长期的尝试和挫折的磨练才能实现。这也正是此书出版的初衷。本书作者拥有十几年的实践经验，观点独到而闻名业界。本书囊括了技术窍门、最佳方案、具体设计的验证知识、必备技能和诀窍。这本书就如同一位专业的网球教练，可以教给你最灵活的扣杀、最敏捷的步法和最有利的战略。

本书提供了针对验证各个步骤的具体而易于应用的建议和指导，从验证计划到断言撰写，从测试平台架构到最终覆盖率，从系统级验证到处理器集成验证。此外，本书也包括标准程序库、VMM 和 VMM 检查器，从而可帮助缩短验证开发的时间。

关于最佳编程实践的书籍已被证明是软件编程领域的一个巨大成功，特别是由 Erich Gamma、Richard Helm、Ralph Johnson 和 John Vlissides 合著的名作《设计模式：可重用面向对象的软件基础》。该书引发了此类图书的兴起。而本书《SystemVerilog 验证方法学》则是

验证领域的一本先锋读物。我确信本书将为如何实现验证建立一个标准,从而取得在软件编程领域一样的成果。

中国的验证类图书数量很少,然而伴随验证课程在一流高校的设立,这一情况已经有所改善。面对蓬勃发展的经济浪潮和验证知识的缺乏,本书的翻译可谓应时之作。本书的中文版由资深验证技术专家和他的同事们翻译,并经过一个由精通验证的专家组成的校对小组审核,从而保证了翻译的准确性和中文词句的流畅。诚然,我非常荣幸可以将本书介绍给中国的验证群体。

林季章博士 (William Lam) Ph. D.

验证总监

中国 FLASH 执行董事

美光科技公司

《硬件设计验证——基于模拟与形式的方法》作者

.....

随着硅片工艺技术的不断发展,市场对电子产品提出了更高的要求。它们必须有更强的功能、更高的质量、更快的速度、更灵活的变化,并且体积更小、功耗更低、价格更合理才能得到市场的认可。这些需求使得系统芯片(SoC)集成的功能日益复杂,电路的规模也日益庞大。完成芯片开发所投入的时间和资源成本,也就是生产率,日益变得难以预测。无论是芯片设计工程师还是芯片验证工程师都面临着前所未有的挑战。设计工程师和验证工程师不但需要借助更为有效的高级硬件设计语言和验证技术来实现 SoC 的正确设计,而且还需要一整套定义完善、行之有效的方法学来迅速方便地开发可重用模块并将其集成到 SoC 的设计中。

IEEE Std 1800—2005 SystemVerilog 作为一种工业标准硬件设计和验证语言,全面综合了 RTL 设计、测试平台、断言和覆盖率,是随着技术发展和市场需求应运而生的。SystemVerilog 为 Verilog IEEE 1364—2001 标准提供了一系列的扩展,这些扩展有效地提升了硬件设计、模拟验证和测试平台的整体效率,显著地降低了芯片设计的风险,有助于缩短产品的上市时间。

我很高兴能为大家介绍《SystemVerilog 验证方法学》。本书借助许多用 SystemVerilog 编写的例子,介绍和说明一套完整的验证方法学。它涵盖了所有最新的验证技术,其中包括:验证计划制定、TestBench 架构、受约束随机激励产生、以覆盖率为主导(coverage-driven)的验证、基于断言(assertion-based)的验证、形式化分析,以及基于一个开放、完善的方法学上的系统级验证。我深信本书将为验证工程师们及项目经理们的工作实践带来革命性的变化。

近年来,中国大陆地区半导体行业正在高速发展,从芯片的设计到制造、测试、封装,都已初具规模。本书积累了北美发达国家和地区芯片设计业最先进的验证技术。对于想要大幅度减少验证工作量,并提高一次投片成功率和生产率的 SoC 设计小组具有非常重大的实用意义。本书也可作为高等院校电子设计专业的教师、实验室工程师和研究生们的参考书。我真

诚地希望《SystemVerilog 验证方法学》这本书能成为立志于从事 SoC 芯片设计的新一代工程师不可或缺的主要参考指南。

何庭波

海思半导体常务副总裁

.....

我认真地将《SystemVerilog 验证方法学》推荐给读者,这不但是由于本人 10 年前阅读过的作者的另外一本书《系统芯片(SoC)设计重用方法学手册》曾经给我带来了丰富的知识和技术内容,不但是由于本书的翻译者之一——北京航空航天大学的夏宇闻教授是我的师长,也不是本书可以为集成电路设计过程中的重要环节——验证过程提供全面的、全新的方法和技术,更重要的是本书是 Synopsys 公司的技术人员以及其客户多年实际设计经验的总结。我相信本书的出版定会对中国从事集成电路设计的工程技术人员提供巨大的帮助。

王志华教授

清华大学微电子研究所主任

.....

近年来,验证在芯片研发中所占的比例越来越重,在很多情况下甚至超过了设计本身。VMM 提倡的是一种“落入俗套”的验证哲学。“俗”即对于不同层次的用户来说通俗易学,“套”乃提供成龙配套的方法学。相对于设计,验证中对于严谨的需求远远多过了对于创新的需求。踏着前人约定成俗而行之有效的脚印前进,其危险系数远小于摸着石头过河。VMM 正是在这样一个前提下,将硅谷的芯片公司中一些资深的验证专家的近年来对于复杂的深亚微米芯片的验证经验总结成精炼利落的定式,以服务于更为广泛的用户群。使用这些“定式”,可以极大地避免很多验证中常见的陷阱、盲区、重复作业和低效劳动。VMM,包括它的前身 RVM,在北美的真正意义上的推广,也是近两三年的事。我有幸在硅谷的公司中经历了这一过程。现在中文版的发行,对中国日趋复杂的芯片验证无疑是一个有力的促进。尤其对中国日趋专业化的新兴的验证工程师群体,本书是一本非常实用的关于验证方法学本身并应用方法学的学习材料。掌握 VMM,中外工程师们的起跑线相差并不遥远。对于中国的验证工程师们,只要“套”之有道,大“俗”亦能变成大雅,使“Made in China”芯片的质量得到全面的提升。

张亦农博士

中星微电子资深验证总监

.....

该书中文版的出版对国内从事集成电路设计的工程师来说是一大幸事。在系统芯片(SoC)的规模发展到百万门级,功能验证(functional verification)已成为瓶颈的今天,如何减少开发验证环节的代码量、提高代码质量、提高验证覆盖率、缩短验证周期等是被关注的主要问题。本书全面系统地阐述了验证方法,使得这一问题有了答案。

张珩研究员
中科院计算所系统结构部
微处理器中心验证组负责人

.....

基于 IP 重用的 SoC 设计已经成为芯片设计的必需和主流。然而 SoC 验证的难度和工作量给芯片设计人员提出了新的挑战。在我们的设计实践中, SystemVerilog 以及 VMM 方法学对于提高芯片的验证质量和效率起了重要作用。《SystemVerilog 验证方法学》系统地总结了 VMM, 是芯片设计和验证工程师的重要和实用的工具。

冀晋
Ph. D, VP, R&D, Spreadtrum

.....

“系统化的验证平台是开发 SoC 产品必不可少的基础。无论是验证工程师、设计工程师还是项目主管,阅读《SystemVerilog 验证方法学》将可以帮助你们建立正确、系统的验证理念,掌握最先进的验证手段。

徐磊
北京清华同方微电子有限公司技术总监

.....

随着芯片规模越来越大、复杂度越来越高,芯片设计中的验证成为了困扰设计师的一个难题, SystemVerilog 可以有效地帮助芯片设计工程师解决这一问题。我们要感谢 Synopsys 公司将基于 SystemVerilog 的验证技术介绍给中国,并出版《SystemVerilog 验证方法学》一书让中国的芯片设计工程师分享国外先进的设计验证方法和经验,这对提高中国芯片设计的能力与水平将是莫大的帮助。

刘伟平
华大电子设计公司董事总经理

译者序

这本书的翻译工作是由五位年轻人和我共同完成,其中四位是我的硕士研究生,目前正在神州龙芯集成电路设计公司做着数字系统设计项目。还有一位是在美国工作的陈海慧先生,他是 Synopsys 公司负责验证技术的资深工程师,曾是我编写的《Verilog 数字系统设计教程》一书的读者,没有他的推荐和支持,本书的翻译不可能取得成功。

我的学生们是一群头脑灵活、充满活力、有毅力的年轻人。他们成长在中国大陆日益商业化的社会变革中。社会上的各种现象,包括正面的或者负面的,不能不对他们产生影响。但是有一点我可以向读者保证,翻译本书的原动力绝对不是赢利而是学习的兴趣。这几位年轻人都有主动学习的积极性和高度的责任感,极其注意自己的信誉。近两年来,由于信誉与责任牢记在心,他们在课程学习之余完成的小设计项目已逐步得到了国内外设计界同行的认可。事实已经教会他们在竞争的环境中应该怎样做才能生存和发展。

在完成工业设计项目中,我们逐渐体会到掌握设计方法学的重要性。十年前由于工作的需要,我编写了国内第一本介绍 Verilog 设计的书籍。近年来 SystemVerilog 在硬件设计验证和 IP 重用中的杰出功能引起了我的注意。当这四位优秀的同学还在本科生学习 Verilog 阶段,我就引导他们从网络上收集有关资料,经常开展讨论。他们的兴趣和活力感染了我这个已进入人生“第二个春天”的老人,驱使我与他们一起不断地努力学习新的方法,解决出现的各种问题,给我这个喜欢挑战的老年人的生活增加了情趣。

陈海慧先生十年前从大陆留学美国,在 Synopsys 公司商业技术事业部任职多年。他在 Verilog 设计领域有较深的造诣,中英文融会贯通,有很强的中文驾驭能力。经常通过越洋电话和互联网与翻译小组进行讨论,不但使本书的翻译质量有了提高,他对工作认真、负责和细致的态度,也使我的学生们了解到在美国的华裔专业人员是如何敬业的。

本书翻译工作的安排如下:

前言、目录、序言、第 1 章以及附录 A、B、C 和索引的翻译由夏宇闻负责;第 2、6 章的翻译

由杨雷同学负责;第3、7章由陈先勇和邢小地同学负责;第4、8章由徐伟俊同学负责;第5、9章和附录D由杨鑫同学负责。

陈海慧负责技术答疑,主持越洋电话讨论会,并担任全书翻译的质量监理;夏宇闻负责全书的审校和最终定稿。

Synopsys公司北京办事处的鲍女士和冯成先生积极地为翻译工作牵线、铺路和搭桥,帮助我们在计算机上安装了SystemVerilog的系统,使我们能通过上机操作练习更深入地理解这种高级验证语言,为高质量的翻译工作的顺利进行提供了便利。

本书的终稿经过上海澜起IC设计公司技术总监山岗先生的认真审阅。神州龙芯公司的刘建华工程师仔细地审校了附录D。在中国大陆、台湾省和美国工作的华裔数字系统验证专家(以下排名不分先后):陈俊杰、韩伟华、黄劲楠、张春林、张永梅(Jenny Zhang)、辜帆、杨文心(Vickie Pagnon)、马静(Nika Chen)、罗柳柱、朱思良、陈盛宏(Benjamin Chin)、陈崇士(Jason Chen)和唐苏平工程师都为我们的翻译稿提出了宝贵的修改意见,他们的反馈显著地提高了翻译的质量,在此表示衷心的感谢。

用SystemVerilog编写复杂的可重用的验证环境,对小组成员和本人而言,还需要一段学习和实践的过程。本人和翻译小组的成员在这方面积累的实际工作经验几乎是空白。我们只好凭借对文字的理解以及前几年在Verilog设计和验证工作中积累的经验进行翻译。虽然我们可以请教陈海慧先生及其同事,但因为交流的时间有限,因此本书中许多新概念和具体方法的翻译难免有疏漏、理解不全面、表达不恰当甚至错误的地方。敬请发现这些问题的细心读者不吝指教,以便在第2次印刷时改正。

值此中文版定稿开印之际,谨向每位为本书作出过贡献的朋友们表示衷心的感谢。

夏宇闻

北京航空航天大学电子信息工程学院教授

2007-3-30 日于北京神州龙芯集成电路设计有限公司

序 言

大约 10 年前,我参与编写了《系统芯片(SoC)设计重用方法学手册》(以下简称《RMM》)的第一版,当时设计工程师们正面临着危机。随着硅片工艺技术的进步(几何尺寸的缩小),系统芯片(System-on-Chip,以下简称 SoC)的集成度已完全跨入百万门级,但是设计团队却没有足够多的时间和资源来完成如此巨大的逻辑设计工作量,以满足产品上市的进度要求。于是,设计重用技术应运而生,成为解决这个难题的最佳途径。《RMM》的出版发行,为开发重用 IP (Intellectual Property)提供了一套范围宽广的指导原则和最佳的实践经验,使重用 IP 能迅速和方便地集成到系统芯片(SoC)的设计中。

基于 IP 重用的 SoC 设计方法学目前已经得到工业界的普遍认可。使我感到自豪的是,本人参与编写的那本曾三次再版的《RMM》一书推动并指导了那场技术变革。目前又到了为验证方法学和验证重用编写一本类似于指导书的时机。有许多调查报告指出,目前验证已成为 SoC 开发中工作量最大的部分,在大多数项目中,验证工作消耗了最多的时间和资源。以前那种用手工直接编写测试代码的方法只能为小规模电路设计服务,只能达到较低的测试覆盖率,对 SoC 设计而言实在差得太远了,根本不能满足需要。

我很高兴能为大家介绍《SystemVerilog 验证方法学》一书。本书将为验证工程师们的工作实践带来革命性的变化。本书与 10 年前出版的《RMM》一书非常相似,那本书曾经给设计师们带来了对设计效果更有把握的更好的设计方法学。本书涵盖了所有最新的验证技术,其中包括:受约束随机激励信号的产生、以覆盖率为主导(coverage-driven)的验证、基于断言(assertion-based)的验证、形式化分析(formal analysis),以及在一个开放、定义完善的方法学中的系统级验证。作为一种工业标准语言, SystemVerilog 全面综合了 RTL 设计、测试平台、断言和覆盖率。本书将借助许多用 SystemVerilog 编写的例子,介绍和说明这些新的验证技术。

本书不是一本摆弄理论的书,而是一本积累了作者以及他们的同事和客户多年实际验证

工作经验的书。本书对于想要大幅度减少验证工作量并提高一次投片成功率的 SoC 设计小组具有非常重大的实用意义。我真诚地希望《SystemVerilog 验证方法学》这本书能成为全新一代 SoC 项目不可或缺的主要参考指南。

Pierre Bricaud(皮艾尔·布立考德)
《系统芯片(SoC)设计重用方法学》的合作作者
新思科技(Synopsys)公司

前 言

当初 VHDL 刚成为 IEEE 标准时,人们普遍认为 VHDL 足以对付硬件设计的建模。然而事实表明并非完全如此,因为 VHDL 没有预定义的 4 种状态逻辑类型,所以各仿真器和模型的供应商不得不自己创建这些状态类型,而这些类型与 VHDL 的逻辑类型并不兼容。这种情况很快促使一个小组的成立,该小组的宗旨是为 VHDL 开发一个能支持多值逻辑的补充标准。最后终于制定了 IEEE 1164 标准。有了这样一个修正的标准,模型就变成了可移植的,并且仿真器能够优化运行已定义好的操作。

本书的作者希望在 SystemVerilog 语言的范畴内,为验证组件创建一个类似于 IEEE 1164 的标准。在附录中指定的那些基础结构元素,能够为形成标准化的验证接口打下基础。若模型供应商用这样的标准验证接口来构建他们的验证组件,则这些验证组件一旦完成设计后,就是可移植的。若仿真器的供应商对自己设计的标准函数的执行进行优化,则仿真器的运行性能就能得到改进。

本书是如何组织的

本书由 9 个章节和 4 个附录组成。这些章节描述了在实现验证方法学时必须和应该遵循的一些指导原则。附录详细说明了应用类的支撑元素,以帮助实现新的验证过程。

第 3 章提供了编写断言的指导原则。与第 3 章配套的附录 B 详细说明了一套预定义的检测器,可用来代替编写新的断言。

第 4 章描述了验证环境的组件,以及如何实现这些组件。与第 4 章对应的附录 A 详细说明了一套基础和实用类,该类可用于实现各种环境和组件所需的一般功能。

第 5 章描述了如何为被验证的设计提供测试激励,以及如何才能对激励的生成加以约束,以便创建特定的感兴趣的测试验证条件。在附录 A 中详细加以说明的发生器类,能帮助读者迅速地创

建符合 VMM 要求的发生器组件。

第 6 章描述了如何找到验证的重点,用比较少的测试完成必要的验证,以达到所需要的覆盖率指标,使用(由前面几章介绍的指导原则建立起来的)可约束的随机验证环境,有效地完成验证的全过程。

第 7 章描述了如何配合形式化技术来使用断言。附录 B 描述的检查器中只有一个子集能用于这种场合。

第 8 章描述了如何把前面几章中介绍的原则扩大应用到系统级的验证中。与其对应的附录 C 指定了一种命令语言和可扩展组件的基础结构,可以实现块和系统级的验证环境。

第 9 章描述了如何利用附录 D 中预定义的 C 函数,对由以通用可编程处理器为主构成的系统进行整体的验证。

从附录 A 到附录 D,通过描述每个元素的接口和功能,详细地说明了支撑基础结构,但并不提供实现方案。具体合适的实现方案有待于厂商提供。这为 EDA 或 IP 厂商,对特定平台基础结构的优化实现提供了机会。这也消除了在特定“引用”实现方案时,把不想要的副作用认为期望行为的风险。有关接口技术细节的代码可在以下的网址查到:

<http://vmm-sv.org>

请注意:不使用附录中指定的支撑元素(support elements),也可使用本方法学。任何功能等价的元素集合都能提供类似的功能。然而,若使用不同的支撑元素,有可能降低用不同的支撑基础结构(different support infrastructures)编写的验证组件及环境的可移植性。

如何阅读本书

编写本书的宗旨不是想把本书编写成可以边阅读边做练习的教科书。虽然作者尽了最大的努力以合乎逻辑的顺序介绍课本的材料,但如果读者没有把握验证的全局总图,还是很难完全理解该方法学中某些元素的重要性和其中包含的智慧。不幸的是,在尚未介绍搭建整体环境的各个元素前,勾画出全局总图又是不可能的。

在介绍方法学时总伴随着先有鸡还是先有蛋的悖论。方法学研究的问题是,关于今天我们采取什么步骤才能使未来的生活变得更容易一些。成功的方法学将通过早期的投入而提供更多的回报,从而有助于降低项目的总开销。在方法学的实际描述中,因为未来所能取得的回报不可能马上看得很清楚,所以很难证明早期的投入是否值得。同样,若未曾描述过元素,也没有研究过把这些元素放在一起将会产生的价值,描述未来的好处也是不可能的。

对类似的方法学不熟悉的读者,一般需要把整本书从头到尾读两遍。第一遍阅读能帮助读者建立起方法学的整体概念,了解不同的元素是如何结合起来的,以及它们的功效。第二遍

阅读能帮助读者全面地理解该方法学的具体实现步骤和支撑库。

虽然每个读者都能从阅读整本书中受益,但是其中有些章节与某些特定的验证任务有更大的关联。设计工程师必须阅读第3章,若他们想用形式化技术来验证自己的设计,则还应该阅读第7章。验证项目的带头人和项目经理应该阅读第2章和第6章。负责验证环境的维护和实现的验证工程师必须阅读第4章和第5章,还应该阅读第8章。IP验证的开发人员应该阅读第4章和第8章。负责测试事件实施的验证工程师应该阅读第5章的前半部分。若还负责功能覆盖点的实施,他们还应该阅读第6章的后半部分。嵌入式软件的验证工程师应该阅读第9章。

附加资料来源

编写本书时,SystemVerilog 正在批准成为 IEEE 标准的处理过程中。除了几本已经出版和正在出版的书外,关于 SystemVerilog 的更多资料可从下列网址下载:

<http://www.eda.org/sv>
<http://www.eda.org/sv-ieee1800>

本书假设读者已经具有使用 SystemVerilog 语言的经验。编写本书的宗旨不是编写一本培训验证和断言结构的教科书和入门教材。下列按字母顺序排列的书可用于获得关于 SystemVerilog 语言结构的知识和必要的经验:

- Janick Bergeron, *Writing Testbenches Using SystemVerilog*, Springer
Ben Cohen, Srinivasan Venkataraman and Ajeetha Kumari, *SystemVerilog Assertions Handbook*, VhdlCohen Publishing
Chris Spear and Arturo Salz, *SystemVerilog for Verification*, Springer

本书举例用到的一些代码段都是作者想要说明的关键点。书中没有提供完整的方法学应用举例。这样的例子需要几十页的 SystemVerilog 代码才能写完,而且这样的代码很难读懂,并且随着方法学的改进很有可能过时,而不可能真正地进行仿真。读者可用下列与本书配套的网址找到几个完整的例子及其代码:

<http://vmm-sv.org>

该配套网址上还有本书最新的勘误表。随着验证方法不断的演变和扩展,网站上也会发布一些新的指导原则。这些添加的指导原则将会被收入未来的新版本中。关于本方法学的解释和使用中的讨论以及改进的建议刊登在下面网址的论坛上:

<http://verificationguild.com>

感 谢

作者衷心地感谢 Holger Keding 对第 8 章的贡献,也感激下列各位详尽的审阅及建设性的意见。名单排列如下:Pierre Aulagnier, Oliver Bell, Michael Benjamin, Jonathan Bradford, Craig Deaton, Jeff DelChiaro, Geoff Hall, Wolfgang Ecker, Rémi Francard, Christian Glaßner, Olivier Haller, Takashi Kambe, Masamichi Kawarabayashi, Michael Keating, Dave Matt, Aditya Mukherjee, Seiichi Nishio, Zenji Oka, Michael Röder, Kostas Siomalias, Stefan Sojka, Jason Sprott, STARC IP Verification SWG (Masahiro Furuya, Hiroyuki Fukuyama, Kohkichi Hashimoto, Masanori Imai, Masaharu Kimura, Hiroshi Koguchi, Hirohisa Kotegawa, Youichiro Kumazaki, Yoshikazu Mori, Tadahiko Nakamura, Sanae Saitou, Masayuki Shono, Tsuneo Toba, Hideaki Washimi, Takeru Yonaga), Rob Swan, Yoshiro Takamine, Gary Vrckovnik and Frazer Worley。技术编辑 Kyle Smith 的热心关怀使本书获益匪浅。

还有许多人为本书的内容和出版作出了贡献。他们的名单按照字母顺序排列如下:

Jay Alphey, Tom Anderson, Tom Borgstrom, Dan Brook, Dan Coley, Tom Fitzpatrick, Mike Glasscock, John Goodenough, Badri Gopalan, David Gwilt, Tim Holden, Ghassan Khoory, FrameMaker, Mehdi Mohtashemi, Phil Moorby, Dave Rich, Spencer Saunders, David Smith, Michael Smith, Manoj Kumar Thottasseri 以及 VCS and Magellan 执行小组。

目 录

专家推荐

译者序

序言

前言

本书是如何组织的

如何阅读本书

附加资料来源

感谢

第 1 章 导 论

验证生产率	2
提高生产率	2
验证组件	3
基于接口的设计	4
针对验证的设计	5
使用断言的好处	6
方法学的实现	7
方法学的采纳	7
指导原则	9
基本的编码指导原则	10
术语的定义	11

第 2 章 验证计划

计划过程	14
功能验证的需求	15
验证环境的需求	18
验证计划的实现方案	22
响应检查	24
嵌入式监视器	25

断言	26
精确性	28
记分板	30
参考模型	30
离线检查	31
总结	32

第3章 断言

断言的指定	33
断言语言基本知识	35
DUT(被测设计)内部信号上的断言	39
外部接口上的断言	47
断言编码的指导原则	50
覆盖率属性	58
基于断言的可重用检查器	63
简单检查器	63
基于断言的验证 IP	71
基于断言的 IP 结构	74
文档与发行内容	82
断言的鉴定	83
总结	84

第4章 测试平台的基本结构

测试平台的架构	86
信号层	89
指令层	96
功能层	98
场景层	101
测试层	102
仿真控制	104
消息服务	111
数据和事务	115
类属性/数据成员	118
方 法	126