

# 基于FPGA的 EDA/SOPC技术与VHDL

杨晓慧 杨永健 著



国防工业出版社  
National Defense Industry Press

# 基于 FPGA 的 EDA/SOPC 技术与 VHDL

杨晓慧 杨永健 著

国防工业出版社

·北京·

**图书在版编目(CIP)数据**

基于 FPGA 的 EDA/SOPC 技术与 VHDL/杨晓慧, 杨永健著. —北京: 国防工业出版社, 2007. 7  
ISBN 978-7-118-05183-4

I . 基... II . 杨... III . 可编程序逻辑器件 - 基本  
知识 IV . TP332.1

中国版本图书馆 CIP 数据核字(2007)第 071217 号

\*

**国防工业出版社出版发行**

(北京市海淀区紫竹院南路 23 号 邮政编码 100044)

北京奥鑫印刷厂印刷

新华书店经售

\*

开本 787×1092 1/16 印张 18 1/4 字数 422 千字

2007 年 7 月第 1 版第 1 次印刷 印数 1—3500 册 定价 32.00 元

---

(本书如有印装错误, 我社负责调换)

国防书店: (010)68428422

发行邮购: (010)68414474

发行传真: (010)68411535

发行业务: (010)68472764

## 前　　言

随着 VLSI 工艺技术、微电子技术、计算机技术、软件工具技术的高度发展, FPGA/CPLD 器件已从单片规模仅数万门发展到数百万门, 特别在最近几年中, FPGA/CPLD 的开发生产和销售规模一直以惊人的速度增长。随着片上系统(SOC)时代的来临, FPGA 和 CPLD 的可编程 ASIC 器件不仅能满足片上系统设计的要求, 而且具有系统内可再编程的独特优点, 尤其是速度快、密度大和性能好的 FPGA 正日益成为系统的关键。另外, 与此相应的世界各大电子设计自动化(EDA)公司亦相继推出各类高性能的 EDA 工具软件。在现代电子设计技术推进浪潮的多层因素促进下, CAD、CAM、CAT 和 CAE 技术得到了进一步融合与升华, 形成了更为强大的 EDA 和 SOPC 技术, 从而成为当代电子设计技术发展的总趋势。

目前, 数字系统的设计可以直接面向用户需求, 从上至下地逐步完成相应的设计, 整个设计过程都可以用计算机自动完成, 也就是说做到了电子设计自动化。这样可以大大缩短系统的设计周期, 以适应当今电子器件品种多、批量不一的电子市场需求, 提高产品的竞争力。以 FPGA/CPLD 为代表的可编程逻辑器件受到了广大电子设计者的普遍欢迎, 应用日益广泛。

产品的市场效率和技术市场的要求应反映到教学和科研领域中来, 因此 EDA、SOPC 技术和 VHDL 应成为广大电子信息工程类专业领域过程技术人员的必修课, 同时也无可避免地将成为信息类构建专业知识的重要组成部分。

本书共分为 7 章。第 1 章介绍了 EDA 技术的发展历程, EDA 技术的实现目标, 硬件描述语言(HDL), EDA 工具的开发流程, EDA 的开发厂商与 EDA 工具软件, EDA 的发展趋势, 基于 FPGA 的 SOPC 技术的基本概念; 第 2 章介绍了可编程逻辑器件 FPGA/CPLD 的结构、工作原理及工程选择, IP 内核, FPGA/CPLD 测试技术, FPGA/CPLD 产品概述, CPLD 和 FPGA 的编程与配置; 第 3 章介绍了 VHDL 设计的基础知识与设计方法; 第 4 章介绍了 Quartus II 开发软件工具及应用, 包括原理图设计方法、VHDL 文本输入设计及引脚设置、下载和硬件测试, 顶层电路的设计, LPM 参数化宏功能模块与 IP 的应用, Signal Tap II 嵌入式逻辑分析仪的使用; 第 5 章介绍了常用数字电路系统的设计方法, 并给出了键盘扫描、LCD 显示电路等 9 个综合应用实例; 第 6 章通过实例介绍了基于 MATLAB/DSP Builder 的 DSP 硬件模块设计方法; 第 7 章通过实例介绍了基于 SOPC Builder 的 Nios II 嵌入式系统开发与使用。

本书可作为 EDA 和 SOPC 技术及相关技术课程设计的教材及参考书,也可作为大学本科高年级、研究生及电子设计人员的培训教材,以提供和更新其采用 VHDL 和可编程器件的电子设计方法学方面的知识和技术内容,也可供从事数字逻辑电路和系统设计的电子工程师参考。

本书在编写中得到了喻正宁、慕剑波、周鹏三位研究生的大力支持,他们参与了 VHDL 程序的编写与调试,并为书稿的文字校对、绘图做了大量的工作;另外,本书参考和引用了许多专家的著作及相关 EDA 开发厂商的最新资料,在此一并表示衷心的感谢。

现代电子设计技术在不断的发展,相应的内容和设计方法也在不断的改进和完善,书中的许多内容可能还需要更深入地探讨及研究,因此错误及遗漏在所难免,恳请广大读者批评指正。

编者

2007 年 3 月

# 目 录

<b>第1章 绪论</b> .....	1
1.1 EDA技术的涵义 .....	1
1.2 EDA技术的发展历程 .....	1
1.3 EDA技术实现目标 .....	2
1.4 硬件描述语言 .....	3
1.5 基于EDA工具的开发流程 .....	4
1.6 EDA的开发厂商与EDA工具软件 .....	6
1.7 EDA的发展趋势 .....	7
1.8 基于FPGA的SOPC技术 .....	8
1.9 互联网上的EDA资源 .....	9
习题 .....	10
<b>第2章 可编程逻辑器件结构、编程与配置</b> .....	11
2.1 可编程逻辑器件概述 .....	11
2.1.1 PLD 的发展进程 .....	12
2.1.2 可编程逻辑器件的分类 .....	12
2.2 基于乘积项的CPLD结构与工作原理 .....	13
2.3 基于查找表(Look – Up – Table)的FPGA结构与工作原理 .....	15
2.4 其他类型的FPGA、CPLD及工程选择 .....	18
2.5 IP内核 .....	18
2.6 FPGA/CPLD测试技术 .....	19
2.7 FPGA/CPLD产品简介 .....	21
2.7.1 Lattice公司CPLD器件系列 .....	21
2.7.2 Xilinx公司的FPGA和CPLD器件系列 .....	21
2.7.3 Altera公司FPGA和CPLD器件系列 .....	21
2.8 CPLD和FPGA的编程与配置 .....	24
2.8.1 利用ByteBlasterⅡ并口下载电缆进行配置 .....	25
2.8.2 利用ByteBlasterMV并口下载电缆进行配置 .....	29
2.8.3 利用MasterBlaster串行/USB通信电缆进行配置 .....	31
2.8.4 利用BitBlaster串行下载电缆进行配置 .....	32
2.8.5 利用FPGA的专用芯片进行配置 .....	33
2.8.6 使用单片机配置FPGA .....	36
2.8.7 使用CPLD配置FPGA .....	38

习题 .....	39
<b>第3章 硬件描述语言(VHDL) .....</b>	<b>40</b>
3.1 VHDL简介 .....	40
3.1.1 VHDL的产生 .....	40
3.1.2 VHDL的特点 .....	40
3.2 VHDL程序结构 .....	42
3.2.1 VHDL库 .....	43
3.2.2 VHDL程序包 .....	44
3.2.3 实体.....	46
3.2.4 结构体.....	47
3.2.5 配置.....	48
3.3 VHDL中的数据对象与数据类型 .....	52
3.3.1 数据对象.....	52
3.3.2 数据类型.....	54
3.4 基本词法单元与操作符.....	62
3.4.1 VHDL中的词法单元包括注释、数字、字符、字符串和位串 .....	62
3.4.2 VHDL中的操作符 .....	64
3.5 VHDL基本语句 .....	69
3.5.1 并行语句.....	69
3.5.2 顺序语句.....	79
3.6 VHDL与硬件电路的对应 .....	86
3.6.1 组合逻辑电路的VHDL描述 .....	87
3.6.2 时序逻辑电路的VHDL描述 .....	95
3.7 有限状态机 .....	102
3.7.1 一般状态机的设计 .....	103
3.7.2 Moore型有限状态机的设计 .....	106
3.7.3 Mealy型有限状态机的设计 .....	113
3.7.4 状态编码及剩余状态处理 .....	115
<b>第4章 Quartus II功能及应用 .....</b>	<b>120</b>
4.1 Quartus II功能简介 .....	120
4.1.1 设计输入 .....	120
4.1.2 综合 .....	121
4.1.3 布局布线 .....	122
4.1.4 时序分析 .....	122
4.1.5 仿真 .....	123
4.1.6 编程和配置 .....	123
4.1.7 调试 .....	124
4.1.8 系统级设计 .....	125
4.2 原理图设计方法 .....	126

4.2.1 建立 Quartus II 工程文件 .....	126
4.2.2 源文件原理图的输入 .....	130
4.2.3 时序仿真 .....	133
4.3 VHDL 文本输入设计及引脚设置、下载和硬件测试 .....	136
4.3.1 VHDL 文本输入设计方法 .....	136
4.3.2 引脚设置、下载和硬件测试 .....	136
4.3.3 对配置器件的编程下载 .....	139
4.4 顶层电路的设计 .....	140
4.5 LPM 参数化宏功能模块与 IP 的应用 .....	142
4.5.1 宏模块应用实例 .....	143
4.5.2 在系统存储器数据读写编辑器的应用 .....	151
4.5.3 其他存储器模块的定制与应用 .....	152
4.5.4 LPM 嵌入式锁相环的调用 .....	158
4.5.5 IP 核的使用 .....	160
4.6 Signal Tap II 嵌入式逻辑分析仪的使用 .....	165
4.6.1 SignalTap II 使用实例 .....	165
4.6.2 SignalTap II 的触发信号的编辑 .....	169
4.7 多种 LPM 模块应用实例 .....	171
<b>第 5 章 常用电路的设计 .....</b>	<b>173</b>
5.1 键盘扫描电路的设计 .....	173
5.1.1 键盘扫描电路框图设计与工作原理 .....	173
5.1.2 顶层电路设计 .....	180
5.2 DAC 0832 接口电路及程序设计 .....	180
5.2.1 DAC 0832 接口电路及功能 .....	180
5.2.2 DAC 0832 接口电路的程序设计 .....	182
5.3 FPGA 对 LCD 的控制电路 .....	184
5.3.1 MDLS 系列液晶显示模块 .....	184
5.3.2 显示模块驱动电路的程序设计 .....	186
5.4 LED 显示管理电路 .....	188
5.4.1 扫描信号发生器 .....	189
5.4.2 显示缓存器 .....	190
5.4.3 多路选择器 .....	191
5.4.4 七段译码器 .....	192
5.4.5 闪烁模块 .....	193
5.4.6 时钟发生器 .....	195
5.4.7 LED 显示管理顶层电路实现 .....	197
5.5 FPGA 对 LED 显示器的控制 .....	198
5.5.1 FPGA 实现 LED 静态显示控制 .....	198
5.5.2 FPGA 实现 LED 动态显示控制 .....	199

5.6 只读存储器 .....	202
5.7 二进制振幅键控(ASK)调制器与解调器设计 .....	203
5.7.1 ASK 调制电路的 VHDL 程序 .....	205
5.7.2 ASK 解调电路的 VHDL 程序 .....	207
5.8 数字密码锁的设计 .....	209
5.9 多功能波形发生器的设计 .....	212
5.9.1 多功能波形发生器的设计要求及系统组成 .....	212
5.9.2 系统的软件部分设计 .....	215
<b>第 6 章 MATLAB/DSP Builder 硬件模块设计</b> .....	<b>225</b>
6.1 DSP Builder 元件库简介 .....	227
6.2 FSK 调制器设计 .....	230
6.2.1 建立设计模型 .....	230
6.2.2 Simulink 模型仿真 .....	234
6.2.3 SignalCompiler 使用方法 .....	236
6.2.4 使用 Quartus II 实现时序仿真 .....	237
6.2.5 使用 Quartus II 硬件测试与硬件实现 .....	238
6.3 直接数字合成 DDS 设计 .....	238
6.3.1 直接数字合成 DDS 基本原理 .....	238
6.3.2 用 DSP Builder 设计 DDS .....	240
6.4 AM 调制器设计 .....	242
6.4.1 AM 调制原理 .....	242
6.4.2 AM 调制器参数设置 .....	244
6.5 FSK 硬件环 HIL 仿真设计 .....	246
6.6 使用 FIR IP Core 设计 FIR 滤波器 .....	250
<b>第 7 章 SOPC 技术入门</b> .....	<b>255</b>
7.1 SOPC 技术简介 .....	255
7.2 Nios II 嵌入式软核概况 .....	257
7.3 SOPC Builder 简介 .....	259
7.4 基于 Nios II 的工程的创建与实现 .....	260
7.5 典型 Nios II 系统的创建 .....	267
7.6 简单的片上可编程系统举例 .....	272
7.7 利用 ModelSim 仿真 .....	275
7.8 嵌入式操作系统 .....	278
<b>参考文献</b> .....	<b>283</b>

# 第1章 緒論

## 1.1 EDA 技术的涵义

电子设计自动化(EDA, Electronic Design Automation)技术是以计算机和微电子技术为先导, 汇集了计算机图形学、拓扑学、逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。利用 EDA 技术进行电子系统的设计, 具有以下几个特点: ①用软件的方式设计硬件; ②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的; ③设计过程中可用有关软件进行各种仿真; ④系统可现场编程, 在线升级; ⑤整个系统可集成在一个芯片上, 体积小、功耗低、可靠性高。因此, EDA 技术是现代电子设计的发展趋势。

## 1.2 EDA 技术的发展历程

### 1. 20 世纪 70 年代的计算机辅助设计(CAD)阶段

这一阶段的特点是一些单独的工具软件, 主要有 PCB(Printed Circuit Board, 印制电路板)布线设计、电路模拟、逻辑模拟及版图的绘制等, 通过计算机的使用, 从而将设计人员从大量繁琐重复的计算和绘图工作中解脱出来。例如, 目前常用的 Protel, 用于电路模拟的 SPICE 软件和后来产品化的 IC(Integrated Circuit, 集成电路)版图编辑与设计规则检查系统等软件, 都是这个阶段的产品。这个时期的 EDA 一般称为 CAD(Computer Aided Design, 计算机辅助设计)。

### 2. 20 世纪 80 年代的计算机辅助工程(CAE)设计阶段

这个阶段在集成电路与电子设计方法学以及设计工具集成化方面取得了许多成果。各种设计工具, 如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种单元库已齐全。由于采用了统一数据管理技术, 因而能够将各个工具集成为一个 CAE(Computer Aided Engineering, 计算机辅助工程)系统。按照设计方法学制定的设计流程, 可以实现从设计输入到版图输出的全程设计自动化。

这个阶段主要采用基于单元库的半定制设计方法, 采用门阵列和标准单元设计的各种 ASIC(Application Specific Integrated Circuits, 专用集成电路)得到了极大的发展, 将集成电路工业推入了 ASIC 时代。多数系统中集成了 PCB 自动布局布线软件以及热特性、噪声、可靠性等分析软件, 进而可以实现电子系统设计自动化。

### 3. 20 世纪 90 年代电子设计自动化(EDA)阶段

为了满足千差万别的系统用户提出的设计要求, 最好的办法是由用户自己设计芯片, 让他们把想设计的电路直接设计在自己的专用芯片上。微电子技术的发展, 特别是可编

程逻辑器件的发展，使得微电子厂家可以为用户提供各种规模的可编程逻辑器件，使设计者通过设计芯片实现电子系统功能。

EDA 工具的发展，又为设计师提供了全线 EDA 工具。这个阶段发展起来的 EDA 工具，目的是在设计前期将设计师从事的许多高层次设计工作由工具来完成，如可以将用户要求转换为设计技术规范，有效地处理可用的设计资源与理想的设计目标之间的矛盾，按具体的硬件、软件和算法分解设计等。由于电子技术和 EDA 工具的发展，设计师可以在不太长的时间内使用 EDA 工具，通过一些简单标准化的设计过程，利用微电子厂家提供的设计库来完成数万门 ASIC 和集成系统的设计与验证。

#### 4. EDA 技术在进入 21 世纪后得到了更大的发展

突出表现在以下几个方面：

- ① FPGA 上实现 DSP(Digital Signal Processing, 数字信号处理)应用；
- ② 嵌入式处理器软核的成熟；
- ③ 使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；
- ④ 在仿真和设计两方面支持标准硬件描述语言的功能强大的 EDA 软件不断推出；
- ⑤ 电子技术全方位纳入 EDA 领域；
- ⑥ EDA 使得电子领域各学科的界限更加模糊，更加互为包容；
- ⑦ 更大规模的 FPGA 和 CPLD 器件的不断推出；
- ⑧ 基于 EDA 工具的 ASIC 设计标准单元已涵盖大规模电子系统及 IP(Intellectual Property, 知识产权)核模块；
- ⑨ 软硬件 IP 核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；
- ⑩ SoC(System on Chip, 片上系统)高效低成本设计技术的成熟。

### 1.3 EDA 技术实现目标

作为 EDA 技术最终实现目标的 ASIC，通过三种途径来完成。

#### 1. 大规模可编程逻辑器件

可编程逻辑器件(PLD, Programmable Logic Device)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。现在，FPGA(Field Programmable Gate Array, 现场可编程门阵列)和 CPLD(Complex Programmable Logic Device, 复杂可编程逻辑器件)的应用已十分广泛，它们将随着 EDA 技术的发展而成为电子设计领域的重要角色。

高集成度、高速度和高可靠性是 FPGA/CPLD 最明显的特点，其时钟延时可小至纳秒级。结合其并行工作方式，在超高速应用领域和实时测控方面有着非常广阔的应用前景。

#### 2. 全定制或半定制 ASIC

##### 1) 全定制(Full Custom Design Approach)ASIC

全定制 ASIC 的各层掩膜都是按特定电路功能专门制造的，设计人员从晶体管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优化性能设计全定制 ASIC，不仅要求设计人员具有丰富的半导体材料和工艺技术知识，还要具有完整的系统和电路设计的工程经验。全定制 ASIC 的设计费用高，周期长，比较适用于

大批量的 ASIC 产品，如彩电中的专用芯片。

## 2) 半定制(Semi Custom Design Approach)ASIC

半定制 ASIC 是一种约束型设计方法，它是在芯片上制作好一些具有通用性的单元元件和元件组的半成品硬件，用户仅需考虑电路逻辑功能和各功能模块之间的合理连接即可。这种设计方法灵活方便，性价比高，缩短了设计周期，提高了成品率。半定制 ASIC 包括门阵列、标准单元和可编程逻辑器件三种。

## 3. 混合 ASIC

混合 ASIC(不是指模混合 ASIC)主要指既具有面向用户的 FPGA 可编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如 CPU、RAM、ROM、硬件加法器、乘法器、锁相环等。Xilinx、Atmel 和 Altera 公司推出了这方面的器件，如 Virtex-4 系列、Excalibur(含 ARM 核)、Cyclone 和 Stratix II 系列等。混合 ASIC 为 SOC 和 SOPC (System on Programmable Chip，片上可编程系统)的设计实现成为可能。其应用系统如图 1-1 所示。




图 1-1 EDA 应用系统

## 1.4 硬件描述语言

硬件描述语言(HDL, Hardware Description Language)是 EDA 技术的重要组成部分，常用的硬件描述语言有 VHDL、Verilog、ABEL。

(1) VHDL：作为 IEEE 的工业标准硬件描述语言，在电子工程领域，VHDL 是作为电子设计主流硬件的描述语言。VHDL 具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。

用 VHDL 进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。

(2) Verilog：支持的 EDA 工具较多，适用于 RTL 级和门电路级的描述，其综合过程较 VHDL 稍简单，但其在高级描述语言方面不如 VHDL。

(3) ABEL：一种支持各种不同输入方式的 HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。

(4) VHDL 的英文全名是 VHSIC(Very High Speed Integrated Circuit Hardware Description Language)，于 1983 年由美国国防部(DOD)发起创建，由 IEEE(The institute of Electrical and Electronics Engineers)进一步发展，并在 1987 年作为“IEEE 标准 1076”发布。1993 年，IEEE 对 VHDL 进行了修订，从更高的抽象层次和系统描述能力上扩展了 VHDL 的内容，公布了新版本的 VHDL，即 IEEE 标准的 1076-1993 版本。现在，VHDL 和 Verilog 作为 IEEE 的工业标准硬件描述语言，得到众多 EDA 公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。现在公布的最新 VHDL 标准版本是 IEEE1076-2002。基于 VHDL 的自顶向下的设计流程如图 1-2 所示。




图 1-2 基于 VHDL 的自顶向下的设计流程

HDL 相关网址：

- ① [www.vhdl.org](http://www.vhdl.org);
- ② [www.verilog.org](http://www.verilog.org);
- ③ VHDL 在线参考 [www.acc-eda.com/vhdlref/index.html](http://www.acc-eda.com/vhdlref/index.html);
- ④ Verilog 常见问答 <http://parmita.com/verilogfaq>。

## 1.5 基于 EDA 工具的开发流程

EDA 工具大致可以分为设计输入编辑器、HDL 综合器、仿真器、适配器(或布局布线器)、下载器。

应用 FPGA/CPLD 的 EDA 开发流程如图 1-3 所示。




图 1-3 应用 FPGA/CPLD 的 EDA 开发流程

### 1. 源程序的编辑和编译

利用 EDA 技术进行一项工程设计，首先需利用 EDA 工具的文本编辑器或图形编辑器将它用文本方式或图形方式表达出来，进行排错编译，变成 HDL 文件格式，为进一步的逻辑综合做准备。

常用的源程序输入方式有三种：

(1) 原理图输入方式：利用 EDA 工具提供的图形编辑器以原理图的方式进行输入。

原理图输入方式比较容易掌握，直观且方便，所画的电路原理图(注意，这种原理图与利用 Protel 画的原理图有本质的区别)与传统的器件连接方式完全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设计元件。然而原理图输入法的优点同时也是它的缺点：①随着设计规模的增大，设计的易读性迅速下降，对于图中密密麻麻的电路连线，极难搞清电路的实际功能；②一旦完成，电路结构的改变将十分困难，因而几乎没有可再利用的设计模块；③移植困难、入档困难、交流困难、设计交付困难，因为不可能存在一个标准化的原理图编辑器。

(2) 状态图输入方式：以图形的方式表示状态图进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成 HDL 程序。这种设计方式简化了状态机的设计，比较流行。

(3) HDL 软件程序的文本方式：最一般化、最具普遍性的输入方法，任何支持 HDL 的 EDA 工具都支持文本方式的编辑和编译。

### 2. 逻辑综合和优化

欲把 HDL 的软件设计与硬件的可实现性挂钩，需要利用 EDA 软件系统的综合器进行逻辑综合。

所谓逻辑综合，就是将电路的高级语言描述(如 HDL、原理图或状态图形的描述)转换成版图表示(ASIC 设计)，或转换到 FPGA/CPLD 的配置网表文件，有了版图信息就可以把芯片生产出来了。有了对应的配置文件，就可以使对应的 FPGA/CPLD 变成具有专门功能的电路器件。

### 3. 目标器件的布线/适配

所谓逻辑适配，就是将由综合器产生的网表文件针对某一具体的目标器进行逻辑映

射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等，配置于指定的目标器件中，产生最终的下载文件。

#### 4. 目标器件的编程/下载

如果编译、综合、布线/适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足原设计的要求，则可以将由 FPGA/CPLD 布线/适配器产生的配置/下载文件通过编程器或下载电缆载入目标芯片 FPGA/CPLD 中。

#### 5. 设计过程中的有关仿真

设计过程中的仿真有三种，它们是行为仿真、功能仿真和时序仿真。

所谓行为仿真，就是将 HDL 设计源程序直接送到 HDL 仿真器中所进行的仿真。该仿真只是根据 HDL 的语义进行的，与具体电路没有关系。在这种仿真中，可以充分发挥 HDL 中的适用于仿真控制的语句及有关的预定义函数和库文件。

所谓功能仿真，就是将综合后的 HDL 网表文件再送到 HDL 仿真器中所进行的仿真。

所谓时序仿真，就是将布线器/适配器所产生的 HDL 网表文件送到 HDL 仿真器中所进行的仿真。

## 1.6 EDA 的开发厂商与 EDA 工具软件

随着可编程逻辑器件应用的日益广泛，许多 IC 制造厂家涉足 PLD/FPGA 领域。目前，世界上有十几家生产 CPLD/FPGA 的公司，最大的三家是 Altera、Xilinx、Lattice，其中 Altera 和 Xilinx 占有了 60%以上的市场份额。通常来说，在欧洲和美国用 Xilinx 的人多，在日本和亚太地区用 Altera 的人多。全球 PLD/FPGA 产品 60%以上是由 Altera 和 Xilinx 提供的。可以说 Altera 和 Xilinx 共同决定了 PLD 技术的发展方向。

(1) Altera：20 世纪 90 年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX3000/7000、FLEX10K、APEX20K、ACEX1K、Stratix 和 Cyclone 等。

Maxplus II 曾经是 Altera 最优秀的 FPGA/CPLD 开发平台之一，适合开发早期的中小规模 PLD/FPGA，Quartus II 是 Altera 新一代 FPGA/CPLD 开发软件，适合新器件和大规模 FPGA 的开发，已经取代 Maxplus II。SOPC Builder 配合 Quartus II，可以完成集成 CPU 的 FPGA 芯片的开发工作。DSP Builder 起到 Quartus II 与 MATHLAB 的接口作用，可以帮助开发者完成基于 FPGA 的 DSP 或其他电子系统设计。

Altera 提供重多宏功能模块、IP 内核以及系统集成等完整方案。但目前大多数库是收费的，如您希望一个免费方案，请访问 Altera 网站。Altera 推荐使用现成的或经过测试的宏功能模块、IP 内核，用来增强已有的 HDL 的设计方法。当在完成复杂系统设计的时候，将大大的减少设计风险及缩短开发周期。

(2) Xilinx：FPGA 的发明者，老牌 FPGA 公司，是最大可编程逻辑器件供应商之一。产品种类较全，主要有 XC9500、Coolrunner、Spartan 和 Virtex 等。

Foundation 是 Xilinx 公司早期的开发工具，逐步被 ISE 取代。ISE Webpack 是 Xilinx

提供的免费开发软件,功能比 ISE 少一些,可以从 Xilinx 网站下载。嵌入式开发套件(EDK)是用于开发集成 PowerPC 硬核和 MicroBlaze 软核 CPU 的工具。System Generator for DSP 是配合 MATHLAB, 在 FPGA 中完成数字信号处理的工具。Xilinx IP 核 是 Xilinx 公司拥有非常完整的 IP 库。

(3) Lattice: ISP 技术的发明者,ISP 技术极大的促进了 PLD 产品的发展,与 Altera 和 Xilinx 相比,其开发工具略逊一筹。中小规模 PLD 比较有特色,1999 年推出可编程模拟器件。1999 年收购 Vantis(原 AMD 子公司),成为第三大可编程逻辑器件供应商。2001 年 12 月收购 Agere 公司(原 Lucent 微电子部)的 FPGA 部门。主要产品有 ispMACH4000 系列 PLD 和 LatticeEC/ECP 系列 FPGA,此外,在混合信号芯片上,也有诸多建树,如可编程模拟芯片 ispPAC、可编程电源管理,时钟管理等。

ispEXPERT System 是 Lattice 早期的集成环境,在 ispEXPERT System 中可以进行 VHDL、Verilog 及 ABEL 语言的设计输入、综合、适配、仿真和在系统下载。ispLever 是 Lattice 推出的最新一代 PLD 集成开发软件,取代了 ispEXPERT 成为 FPGA 和 PLD 设计的主要工具。PAC Designer 是 Lattice 开发的,加入了波形仿真,直观、方便的 PCB 板电源管理方案的软件。

(4) Actel: 反熔丝(一次性烧写)PLD 的领导者,由于反熔丝 PLD 抗辐射、耐高低温、功耗低、速度快,所以在军品和宇航级上有较大优势。Altera 和 Xilinx 则较少涉足军品和宇航级市场。Actel 在中国地区代理商是裕利(科汇二部)和世强电信。

(5) Cypress : PLD/FPGA 不是 Cypress 的主要业务,但有一定的用户群,中国地区代理商有:富昌电子、德创电子等。

(6) Quicklogic: 专业 PLD/FPGA 公司,以一次性反熔丝工艺为主,有一些集成硬核的 FPGA 比较有特色,但总体上在中国地区销售量不大。

(7) Atmel: PLD/FPGA 不是 ATMEL 的主要业务,中小规模 PLD 做的不错。Atmel 也做了一些与 Altera 和 Xilinx 兼容的片子,但在品质上与原厂家还是有一些差距,在高可靠性产品中使用较少,多用在低端产品上。Atmel 代理较多,有五六家。

(8) Wsi: 生产 PSD(单片机可编程外围芯片)产品。这是一种特殊的 PLD,如 PSD8xx、PSD9xx 集成了 PLD、EPROM、Flash,并支持 ISP(在线编程),价格偏贵一点,但集成度高,主要用于配合单片机工作。2000 年 8 月 Wsi 被 ST 收购。

## 1.7 EDA 的发展趋势

系统集成芯片成为 IC 设计的发展方向,这一发展趋势表现在如下几个方面:

(1) 超大规模集成电路的集成度和工艺水平不断提高,深亚微米(Deep-Submicron)工艺,如  $0.18\mu m$ 、 $0.13\mu m$  已经走向成熟,在一个芯片上完成的系统级的集成已成为可能。

(2) 市场对电子产品提出了更高的要求,如必须降低电子系统的成本,减小系统的体积等,从而对系统的集成度不断提出更高的要求。

(3) 高性能的 EDA 工具得到长足的发展,其自动化和智能化程度不断提高,为嵌入式系统设计提供了功能强大的开发环境。

(4) 计算机硬件平台性能大幅度提高, 为复杂的 SOC 设计提供了物理基础。

## 1.8 基于 FPGA 的 SOPC 技术

由于 EDA 技术是面向解决电子系统最基本、最低层硬件实现的技术, 因此就其发展趋势看, 势必涉及越来越广泛的电子技术及电子设计领域。其中包括电子工程、电子信息、通信、航空航天、工业自动化、家用电器、生物工程等。而且随着大规模集成电路技术的发展和 EDA 工具软件功能的不断加强, 所涉及的领域还将不断扩大。因此, EDA 技术实现的硬件形式和设计的理论模型必将导致一个统一的结合体, 即 SOC。

随着百万门级的 FPGA 芯片、功能复杂的 IP 核、可重构的嵌入式处理器核以及各种强大 EDA 的开发工具的迅速发展, 使得电子设计者并不需要过多地关注半导体集成工艺, 完全可以利用现有的成熟工艺, 在 EDA 工具的帮助下完成整个系统从行为算法级到物理结构级的全部设计, 并最终将一个电子系统集成到一片 FPGA 中, 即 SOPC。可见, SOPC 是基于 FPGA 解决方案的 SOC, 是 SOC 发展的新阶段。SOPC 技术是美国 Altera 公司在 2000 年最早提出的, SOPC 技术是现代计算机辅助设计技术、EDA 技术和大规模集成电路技术高度发展的产物。SOPC 技术的目标就是试图将尽可能大而完整的电子系统, 包括嵌入式处理器系统、接口系统、硬件协处理器或加速器系统、DSP 系统、数字通信系统、存储电路以及普通数字系统等, 在单一 FPGA 中实现, 使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发成本、产品维护及其硬件升级等多方面实现最优化。

嵌入式系统应该是 SOC 的典型代表, MCU、DSP 及 FPGA 在现代嵌入式系统中扮演的角色呈三分天下的局面, 它们各自具有独特的优势而在某些方面又略显不足。以 51 系统单片机和 ARM 微处理器为代表的 MCU 因丰富的软件系统支持, 在控制和处理人机接口领域中占据绝对的领先地位。然而, 在大量数据处理方面却被 DSP 占尽风头。FPGA 在高速复杂逻辑处理方面独占鳌头, 并且随着新型器件的出现, 凭借其超大规模的单芯片容量和硬件电路的高速并行运算能力, 在信号处理方面也显示出突出的优势。因而, MCU、DSP、FPGA 的结合将是未来嵌入式系统发展趋势。

目前, 在大容量 FPGA 中可以嵌入 16 位或 32 位以上的 MCU, 如 Altera 公司的 FPGA 可嵌入一个或多个软核 CPU(Nios 或 Nios II), 或预嵌入 ARM 等微处理器。DSP 对大量数据快速处理的优异性能主要在于它的流水线计算技术, 有规律的加减乘除等运算才容易实现流水线的计算方式。然而这种运算方式也较容易用 FPGA 的硬件门电路来实现。实现各种 DSP 算法的 IP 核已经相当丰富和成熟(如 FFT、IIR、FIR、Codec 等), 另外利用相关工具软件(如 MATLAB、DSP Builder), 也可以进行基于 FPGA 的 DSP 系统的开发, 并能很方便地将开发的 DSP 系统或现有的数字信号处理 IP 核添加到工程中去。SOPC 一般需采用大容量的 FPGA 作为载体, 其除了在一片 FPGA 中定制 MCU 处理器和 DSP 功能模块外, 还可以设计其他逻辑功能模块, 实现在一片芯片上集成(如 Altera 公司的 Cyclone、Stratix、Stratix II 等)。如图 1-4 所示, Nios II 可以采用 Altera 公司开发的软件 SOPC Builder 来定制(见第 7 章); DSP 采用 Altera 公司开发的软件 DSP Builder 来定制(见第 6 章)。