

微型计算机实用大

TP36-61
2538

第2篇 常用处理器芯片

2.1 8 位微处理器芯片

2.1.1 8080 微处理器

8080 微处理器是美国 Intel 公司于 1972 年研制成功的, 在 8080 微处理机问世后, 国外各公司也相继制造出了各种 8 位微处理器, 如 Motorola 公司的 MC-6800 微处理器, Zilog 公司的 Z-80 处理器等。目前流行较广泛的 Intel 公司的 8 位微处理器主要有 8080, 8085。

主要技术性能

- 工作频率: 2MHz
- 工作电压: $\pm 5\text{VDC}$, $+12\text{VDC}$
- 输入输出信号电平: -0.3V 到 $+20\text{V}$
- 时钟输入: 双相非重叠时钟
- 基本指令: 78 条
- CPU 内部寄存器: 8 个 8 位寄存器, 2 个 16 位寄存器
- 寻址方式: 4 种
- 中断方式: 可屏蔽中断
- 数据总线: 8 位
- 地址总线: 16 位

内部结构及引脚说明 8080 CPU 芯片是 40 脚双列直插式封装。其内部结构及外观如图 2.1-1 和图 2.1-2 所示。8080A 引脚功能说明见表 2.1-1。

还要说明一点, 由于 8080CPU 没有足够的引脚来输出控制信号, 因此, 引脚 D7~D0 不仅用作数据线, 而且, 每且在每条指令的第一个机器周期中将机器周期的类型码, 通过数据总线送至 CPU 外部的 8228 控制器, 并锁存起来, 保持一个机器周期, 作为 CPU 的控制信号。

数据总线和传送信号的关系如表 2.2-2 所示。




图 2.1-1 8080 CPU 内部结构




图 2.1-2 8080 CPU 引脚图

表 2.1-1 8080A CPU 引脚功能说明

引脚名	引脚号	功 能 说 明	方向
D7~D0	6~3, 7~10	数据总线	双向
A15~A0	36~40, 1	地址总线	输出
	35~29, 27~25		
$\phi 1, \phi 2$	22, 15	时钟信号	
+12V	28	+12V 电源	输入
+5V	20	+5V 电源	输入
-5V	11	-5V 电源	输入
GND	2	地线	输入
RESET	12	系统复位信号	输入
HOLD	13	保持信号, 使 CPU 处于保持状态, 允许外设利用总线	输入
INT	14	中断请求信号	输入
INTE	16	中断允许信号, 表示 CPU 可以接受中断	输出
DBIN	17	数据总线允许信号, 表示 CPU 正在使用总线	输出
$\overline{WR}$	18	写信号, 表示 CPU 向内存或 I/O 端口写数据	输出
SYNC	19	同步信号, CPU 接到时钟信号后, 向外部发出此信号, 使外设的动作与 CPU 协调	输出
HLDA	21	保持响应, 表示 CPU 已处于保持状态	输出
READY	23	就绪信号, 表示存储器或外设已将数据送至数据总线	输入
WAIT	24	等待信号, 表示 CPU 处于等待状态	输出

表 2.2-2 数据总线和传送信号的关系

数据总线位	信号	信 号 意 义
D0	INTA	中断申请的响应信号, 该信号在 DBIB 有效时, 数据总线允许输入 RST 代码放至数据总线
D1	$\overline{W0}$	表明本周期的操作是存储器读写 ($\overline{W0}=0$), 还是 I/O 读写 ($\overline{W0}=1$)
D2	STACK	指明地址总线上的地址为堆栈指针 SP 的内容
D3	HLTA	暂停指令 HALT 的响应信号
D4	OUT	指明当 $\overline{WR}$ 有效时, 地址总线的地址为输出设备端口地址
D5	M1	指明 CPU 处于取指令第一个字节的周期
D6	INP	指明地址总线上是输入设备地址, 当 DBIN 有效时, 输入数据放至数据总线
D7	MEMR	指明数据总线上拥有读存储器的数据

程序设计模型 从使用者的角度来看 8080 CPU, 其程序设计模型如图 2.1-3 所示。

8080 CPU 有 8 个 8 位寄存器和 2 个 16 位寄存器, 各寄存器的作用解释如下:

(1)累加器 A(8 位): 用于存储数据, 在各种运算和移位指令中做目标地址/源地址。

(2)通用寄存器 B, C, D, E, H, L(8 位): 用于存放数据, 在各种运算指令中只能作源地址, 在传送指令中可用作目标地址/源地址。

B 和 C, D 和 E, H 和 L 可以组合在一起作为 16 位寄存器对使用, 在使用寄存器对的指令格式中, 分别记为 B, D 和 H(实际表示 BC, DE 和 HL), HL 又可作为间接寻址指针使用, 在指令格式中记为 M。

(3)标志寄存器 F(8 位): 用于保存运算结果的状态, 作为各种转移指令的测试条件, 其各位意义如图 2.1-4 所示。

CY: 进位/借位标志, 当加法操作后最高位产生进位或减法操作后最高位产生借位时, CY 置为 1, 否




图 2-1-3 8080 CPU 程序设计模型




图 2-1-4 标志寄存器

则CY置为0。

P: 奇偶标志, 当运算结果中含有偶数个1时, P置为1, 否则P置为0。

AC: 辅助进位标志, 当加法(或减法)操作后第3位向第4位产生进位(或借位)时, AC置为1, 否则AC置为0。

Z: 零标志, 若运算结果为0, Z置为1, 否则Z置为0。

S: 符号标志, 运算结果最高位为1(运算结果为负), S置为1, 否则(运算结果为正)S置为0。

(4)堆栈指示器SP(16位): 总是指向栈顶, 当执行压栈、出栈、调用、返回、重新启动指令时, SP自动变化(增2或减2), 在CPU响应硬件中断时, 也会自动变化。

(5)程序计数器PC(16位): 总是指向将要运行的指令。

寻址方式

(1)直接寻址: 指令代码中, 给出寻址的内存单元地址(16位), 在指令书写形式中, 可用名字来表示。

例如: STA adr ; 将累加器A的内容送入adr单元。

(2)立即寻址: 指令代码中给出需要操作的数据(8位或16位), 在指令书写形式中, 可用数值、名字来表示。

例如: MOV B, 15 ; 15送入寄存器。

(3)寄存器寻址: 指令代码中给出存放操作数的寄存器代码, 即寄存器的内容为操作数, 在指令书写形式中, 直接写上寄存器名字。

例如: ADD B ; 寄存器B的内容与A的内容相加。

(4)间接寻址: 指令代码中指出用HL做操作数的地址指针, 即HL的内容为操作数的地址, 在指令书写形式中, 用M表示。

例如: MOV D, M ; 将HL所指出的内存单元的内容取入寄存器D。

8080A 指令集 8080A CPU 共有78条指令, 各指令的汇编语句格式及功能列于表2.1-3。

表 2.1-3

8080A 指令集

类别	指令汇编格式		指 令 功 能	影响标志				
				S	Z	AC	P	CY
传送指令	MOV	r1, r2	$r1 \leftarrow r2$	.	.	.	.	.
	MOV	r, M	$r1 \leftarrow (M)$	.	.	.	.	.
	MVI	r, n	$r \leftarrow n$	.	.	.	.	.
	MOV	M, r	$(M) \leftarrow r$	.	.	.	.	.
	MVI	M, n	$(M) \leftarrow n$	.	.	.	.	.
	STA	adr	$(adr) \leftarrow A$	.	.	.	.	.
	LDA	adr	$A \leftarrow (adr)$	.	.	.	.	.
	SHLD	adr	$(adr+1) \leftarrow H, (adr) \leftarrow L$	.	.	.	.	.
	LHLD	adr	$H \leftarrow (adr+1), L \leftarrow (adr)$	.	.	.	.	.
	STAX	rP	$(rp) \leftarrow A$	.	.	.	.	.
	LDAX	rP	$A \leftarrow (rp)$	.	.	.	.	.
	PUSH	rp	$SP \leftarrow SP-2, (SP, SP+1) \leftarrow rp$	.	.	.	.	.
	PUSH	PSW	$SP \leftarrow SP-2, (SP, SP+1) \leftarrow PSW$	.	.	.	.	.
	POP	rp	$rp \leftarrow (SP, SP+1), SP \leftarrow SP+2$	.	.	.	.	.
	POP	PSW	$PSW \leftarrow (SP, SP+1), SP \leftarrow SP+2$	.	.	.	.	.
运算指令	SPHL		$SP \leftarrow HL$	.	.	.	.	.
	PCHL		$PC \leftarrow HL$	.	.	.	.	.
	XCHG		$DE \leftrightarrow HL$	.	.	.	.	.
	XTHL		$(SP, SP+1) \leftrightarrow HL$	.	.	.	.	.
	ADD	r	$A \leftarrow A+r$	?	?	?	?	?
	ADD	M	$A \leftarrow A+(M)$	?	?	?	?	?
	ADI	n	$A \leftarrow A+n$	?	?	?	?	?
	ADC	r	$A \leftarrow A+r+CY$	?	?	?	?	?
	ADC	M	$A \leftarrow A+(M)+CY$	?	?	?	?	?
	ACI	n	$A \leftarrow A+n+CY$	?	?	?	?	?
	SUB	r	$A \leftarrow A-r$	?	?	?	?	?
	SUB	M	$A \leftarrow A-(M)$	?	?	?	?	?
	SUI	n	$A \leftarrow A-n$	?	?	?	?	?
	SBB	r	$A \leftarrow A-r-CY$	?	?	?	?	?
	SBB	M	$A \leftarrow A-(M)-CY$	?	?	?	?	?
	SBI	n	$A \leftarrow A-n-CY$	?	?	?	?	?
移位指令	INR	r	$r \leftarrow r+1$	?	?	?	?	?
	INR	M	$(M) \leftarrow (M)+1$	?	?	?	?	?
	INX	rp	$rp \leftarrow rp+1$	.	.	.	.	.
	DCR	r	$r \leftarrow r-1$	?	?	?	?	?
	DCR	M	$(M) \leftarrow (M)-1$	?	?	?	?	?
	DCX	rp	$rp \leftarrow rp-1$	.	.	.	.	.
	DAD	rp	$HL \leftarrow HL+rp$	.	.	.	.	?
	ANA	r	$A \leftarrow A \wedge r$	?	?	?	?	0
	ANA	M	$A \leftarrow A \wedge (M)$	?	?	?	?	0
	ANI	n	$A \leftarrow A \wedge n$	?	?	?	?	0
	ORA	r	$A \leftarrow A \vee r$	?	?	?	?	0
	ORA	M	$A \leftarrow A \vee (M)$	?	?	?	?	0
	ORI	n	$A \leftarrow A \vee n$	?	?	?	?	0
	XRA	r	$A \leftarrow A \oplus r$	?	?	?	?	0
	XRA	M	$A \leftarrow A \oplus (M)$	?	?	?	?	0
	XRI	n	$A \leftarrow A \oplus n$	?	?	?	?	0
控制指令	CMA		$A \leftarrow \bar{A}$	.	.	.	.	.
	CMP	r	$A-r$	?	?	?	?	?
	CMP	M	$A-(M)$	?	?	?	?	?
	CMP	n	$A-n$	?	?	?	?	?
	DAA		对 A 的十进制调整	?	?	?	?	?
	RAL		$A_i \leftarrow A_{i-1}, Cy \leftarrow A_7, A_0 \leftarrow Cy$	?	?	?	?	?
移位指令	RAR		$A_{i-1} \leftarrow A_i, Cy \leftarrow A_0, A_7 \leftarrow Cy$	?	?	?	?	?
	RLC		$A_i \leftarrow A_{i-1}, A_0 \leftarrow A_7, Cy \leftarrow A_7$	?	?	?	?	?
	RRC		$A_{i-1} \leftarrow A_i, A_7 \leftarrow A_0, Cy \leftarrow A_0$	?	?	?	?	?
	CMC		$CY \leftarrow \bar{CY}$	.	.	.	.	?
控制指令	STC		$CY \leftarrow 1$	.	.	.	.	?
	DI		关中断	.	.	.	.	.
	EI		开中断	.	.	.	.	.
	HLT		暂停	.	.	.	.	.
	NOP		空操作	.	.	.	.	.

续表 2.3-1

类别	指令汇编格式		指令功能	影响标志
				S Z AC P CY
调用与返回指令	CALL	adr	$SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$	
	CC	adr	若 $CY = 1, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	CNC	adr	若 $CY = 0, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	CM	adr	若 $S = 1, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	CP	adr	若 $S = 0, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	CZ	adr	若 $Z = 1, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	CNZ	adr	若 $Z = 0, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	CPE	adr	若 $P = 1, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	CNO	adr	若 $P = 0, SP \leftarrow SP - 2, (SP, SP + 1) \leftarrow PC, PC \leftarrow adr$, 否则 $PC \leftarrow PC + 2$	
	RET		$PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RC		若 $CY = 1, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RNC		若 $CY = 0, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RM		若 $S = 1, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RP		若 $S = 0, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RZ		若 $Z = 1, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RNZ		若 $Z = 0, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
转移指令	RPE		若 $P = 1, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RPO		若 $P = 0, PC \leftarrow (SP, SP + 1), SP \leftarrow SP + 2$	
	RST	pp	$PC \leftarrow pp$	
	JMP	adr	$PC \leftarrow adr$	
	JC	adr	若 $CY = 1, PC \leftarrow adr$	
	JNC	adr	若 $CY = 0, PC \leftarrow adr$	
	JZ	adr	若 $Z = 1, PC \leftarrow adr$	
	JNZ	adr	若 $Z = 0, PC \leftarrow adr$	
I/O指令	JM	adr	若 $S = 1, PC \leftarrow adr$	
	JP	adr	若 $S = 0, PC \leftarrow adr$	
	JPE	adr	若 $P = 1, PC \leftarrow adr$	
	JPO	adr	若 $P = 0, PC \leftarrow adr$	
	IN	port	$A \leftarrow (port)$	
	OUT	port	$(port) \leftarrow A$	

表中符号说明:

- A: 表示累加器A;
 r: 为8位寄存器A, B, C, D, E, H或L;
 M: 表示HL做地址指示器;
 rp: 表示寄存器对BC, DE或HL, 书写时分别用B, D或H表示;
 n: 为8位二进制表示的数据;
 adr: 表示内存单元地址或标号;
 port: 为I/O端口地址;
 psw: 为程序状态字(为累加器A和标志寄存器);

CY, S, Z, P: 分别表示进位标志, 符号标志, 零标志和奇偶标志。

中断处理 只有一种外部中断方式, 为可屏蔽中断方式, 程序设计人员可以通过指令EI或DI来允许或禁止CPU响应中断, 在8080系统中用8214优先权控制器对中断源进行管理, 8214有8个输入端, 故可以连接8个中断源。

当CPU处于开中断状态时，CPU可响应中断，CPU响应中断后，由8214提供RST指令代码，从而使CPU能转向相应的内存单元(00, 08, 10H, 18H, 20H, 28H, 30H或38H)执行中断服务程序。

程序设计人员也可以使用重新启动指令RST P来安排软中断，其中P的值为(00, 08, 10H, 18H, 20H, 28H, 30H或38H)，从而转向相应的内存单元执行软中断服务程序。

2.1.2 8085A 微处理器

8085A微处理器是美国Intel公司继8080微处理器之后的新产品，它改进了8080微处理器的各种性能，集成度高，有较高的系统速度，在软件上完全与8080系统兼容。

主要技术性能

- 工作频率：3MHz
- 工作电压：单一+5V电源
- 输入输出工作电平：-0.5V到+7V
- 时钟输入：多相时钟
- 基本指令：80条
- CPU内部寄存器：7个8位寄存器，2个16位寄存器
- 寻址方式：4种
- 中断方式：可屏蔽中断和不可屏蔽中断
- 数据总线：8位(可复用，作为地址总线的低8位)
- 地址总线：16位(其中低8位与数据总线共用)

内部结构和引脚说明 8085A CPU是40脚双列直插式封装，其内部结构如图2.1-5所示，引脚图如图2.1-6所示。脚功能说明见表2.1-4。

表 2.1-4 8085A CPU 引脚功能说明

引脚名	引脚号	功能说明	方向
AD7~AD0	19~12	数据总线(与地址总线低8位复用)	双向
A15~A8	28~21	地址总线	输出
V _{cc}	40	+5V直流电源	输入
V _{ss}	20	地线	输入
X1, X2	1, 2	时钟信号	输入
RESETout	3	CPU处于复位状态	输出
SOD	4	串行输出控制线	输出
SID	5	串行输入控制线	输入
TARP	6	陷阱中断(不可屏蔽中断)	输入
RST 7.5	7	启动中断	输入
RST 6.5	8	启动中断	输入
RST 5.5	9	启动中断	输入
INTR	10	可屏蔽中断请求	输入
INTA	11	中断响应	输出
S0	29	数据总线状态	输出
ALE	30	地址锁存允许	输出
WR	31	写存储器/IO端口	输出
RD	32	读存储器/IO端口	输出
S1	33	数据总线状态	输出
IO/M	34	IO读写或存储器读写	输出
READY	35	就绪	输入
RESET IN	36	复位CPU, PC←0, 关中断和复位HLDA触发器	输入
CLK OUT	37	时钟输出	输出
HLDA	38	保持响应	输出
HOLD	39	保持	输入




图 2.1-5 8085A CPU 内部结构图




图 2.1-6 8085A CPU 引脚图

程序设计模型 同 8080A 微处理器。

寻址方式 同 8080A 微处理器。

8085A 指令集 8085A 的指令系统与指令汇编格式与 8080A 系统完全相同, 在 8080A 基础上又扩充了条指令。与 8080A 相同的指令就不再重复, 这里仅介绍 8085A 扩充的指令, RIM 和 SIM。

RIM: 读中断屏蔽

SIM: 置中断屏蔽

中断处理 8085A 提供了 5 个中断输入端 INTR, RST7.5, RST6.5, RST5.5 和 TARP。其中除 TARP 外, 其它均为可屏蔽中断, 即程序设计人员可以通过使用指令 EI 和 DI 来允许或禁止 CPU 响应中断请求, 而 TRAP 中断是不可屏蔽中断, 一旦发生, CPU 一定响应。

CPU 响应 INTR 的中断请求, 与 8080A 完全相同。

CPU 响应 RST7.5 中断请求时, 转向 003CH 执行程序。

CPU 响应 RST6.5 中断请求时, 转向 0034H 执行程序。

CPU 响应 RST5.5 中断请求时, 转向 002CH 执行程序。

2.1.3 MC6800 微处理器

MC6800 微处理器是美国 Motorola 公司于 1974 年发表的产品。以后又相继推出了 MC6809 微处理器和 MC6801, MC6805 等单片微型计算机, 以及围绕这些芯片开发的外围接口芯片 MC6821, MC3870, MC6844 等等。MC6800 系列具有它独特的系统结构, 灵活方便的接口技术和低廉的价格, 性能价格比低, 应用较为广泛。

主要技术性能

- 工作频率: MC6800: 1MHz
MC68A00: 1.5MHz
MC68B00: 2.0MHz
- 工作电压: 单一 +5V 电源
- 输入输出工作电平: -0.3V 到 +7.0V
- 时钟输入: 二相外重叠时钟
- 基本指令: 72 条
- CPU 内部寄存器: 2 个 8 位累加器, 3 个 16 位寄存器
- 寻址方式: 7 种
- 中断方式: 可屏蔽中断和不可屏蔽中断
- 数据总线: 8 位
- 地址总线: 16 位

内部结构和引脚说明 MC6800 MPU 是 40 引脚双列直插式封装, 内部结构如图 2.1-7 所示, 其引脚如图 2.1-8 所示。引脚功能说明见表 2.1-5。




图 2.1-7 MC6800 CPU 内部结构




图 2.1-8 MC6800 CPU 引脚图

表 2.1-5 MC6800 CPU 引脚功能说明

引脚名	引脚号	功 能 说 明	方 向
D0~D7	26~33	数据总线	双向
A0~A15	9~20, 22~25	地址总线	输出
Vss	1, 21	地线	输入
Vcc	8	+5V 电源	输入
φ1, φ2	3, 37	时钟信号	输入
HALT	2	暂停	输入
IRQ	4	中断请求信号	输入
VMA	5	存储器地址有效	输出
NMI	6	不可屏蔽中断请求	输入
BA	7	总线有效, DMA 可使用系统总线	输出
R/W	34	读/写, 控制数据总线的传送方向	输出
DBE	36	数据总线可用, CPU 可使用数据总线	输入
TSC	39	三态控制, 地址总线及读写控制线处于三态	输入
RESET	40	复位, 使MPU初始化	输入
N.C	35, 38	空引脚, 不用	

程序设计模型 从程序设计的角度, MC6800 CPU 的程序设计模型如图 2.1-9 所示。

MC6800 MPU 内有 3 个 8 位和 3 个 16 位的可编程寄存器, 其作用分别简述如下:

(1) 累加器 A 和 B (8 位): 两个独立的 8 位累加器, 用来保存操作数及运算结果。




图 2.1-9 MC6800 MPU 程序设计模型




图 2.1-10 状态码寄存器 CCR

(2) 状态码寄存器 CCR: 用于保存运算结果的状态, 作为条件转移指令的测试条件。其各位意义如图 2.1-10 所示。

C: 进位/借位标志, 进行加(或减)法操作后, 运算结果产生进(或借)位时, C 置为1, 否则C 置为0。

V: 溢出标志, 运算结果产生溢出时, V 置为1, 否则V 置为0。

Z: 零标志, 运算结果为0时, Z 置为1, 否则Z 置为0。

N: 符号标志, 运算结果为负时, N 置为1, 否则置为0。

H: 半进位标志, 运算结果的第3位向第4位产生进(借)位时, H 置为1, 否则置为0。

I: 中断屏蔽标志, 当I=1时, MPU 不响应外部可屏蔽中断, 否则MPU 可以响应外部可屏蔽中断。

(3)变址寄存器X(16位): 存储器寻址时, 做地址指针使用, 用于指出存储器的基准地址。

(4)堆栈指示器SP(16位): 用来指出栈顶地址。

(5)程序计数器PC(16位): 用于指出将要执行的指令地址。

寻址方式 MC6800 提供了6种寻址方式。这6种寻址方式在指令书写形式中可能出现, 也可能不出现, 其汇编书写形式及形成有效地址的方法如下:

(1)隐含寻址: 指令代码中隐含操作对象。这类寻址方式的指令汇编书写形式中不用写操作数。

例如: CLI 中隐含了此指令的操作对象是状态寄存器的I标志位。

(2)立即寻址: 指令代码中含有要操作的对象。在这种寻址方式的指令汇编书写形式中直接写上要操作的数据, 在数据前加“#”, 以标志立即寻址方式。操作数可以是数据、名字或表达式。

```
例如: SUBA    #85      ;A ← A - 85
      LDDA    #3 * 8    ;A ← 3 * 8 = 24
      LDX     #ADR      ;X ← ADR, ADR 已经被定义
```

(3)直接寻址: 在指令代码中给出操作数在内存单元中的地址, 该地址单元的内容为操作数。此地址范围是0~255之间的数据。在使用此寻址方式的指令书写形式中, 所写的内存单元地址无特殊标志, 它可以是数值、名字、表达式。

```
例如: LDAA    ADR      ;A ← (ADR), ADR 已被赋值为0~255之间的数值
      STAA    $50       ;($50) ← A, $ 表示数据为16进制数
```

(4)扩展寻址: 扩展寻址与直接寻址方式形成地址的方法及书写形式相同, 只是所写的内存单元地址的范围是为256~65535之间的数据, 可以用数值、名字、表达式表示。

```
例如: LDAA    $F15     ;A ← (0F15H)
      STAA    DATA     ;(DATA) ← A, DATA 已被定义为255~65535之间的数值
```

(5)变址寻址: 变址寄存器X的内容与偏移量之和是操作数的内存单元地址。这种寻址方式在书写格式中用两项表示, 一项为偏移量, 可以用数字、名字或表达式表示, 当偏移量为0时, 可省略。另一项是变址寄存器, 用X表示。两项之间用“+”分隔。

```
例如: LDAA    100,X    ;A ← (100+X), 若X的内容为200, 则300单元内容送A
      STAA    ADR,X    ;(ADR+X) ← A, ADR 为已定义的名字
```

(6)相对寻址: 这类寻址只用于各种转移指令, 转移指令只有这一种寻址方式, 指令的书写格式中一般用目标指令的标号表示。转移范围在-126~128。

```
例如: BGT     NEXT    ;当运算结果大于0时, 转向NEXT 指出的语句执行。
```

MC6800 指令集 MC6800 MPU 共提供了72条指令, 表2.1-6列出了MC6800指令系统的功能。

表 2.1-6

MC6800 指令集

类别	指令汇编格式	功能说明	影响标志 H I N Z V C
数据传送指令	LDA _r adi	$r \leftarrow (adi) / r \leftarrow adi$	. . ? ? 0 .
	STA _r ad	$(ad) \leftarrow r$	. . ? ? 0 .
	LDS adi	$SP \leftarrow (adi, adi+1) / SP \leftarrow adi$	. . ? ? 0 .
	DTS ad	$(ad, ad+1) \leftarrow SP$	. . ? ? 0 .
	LDX adi	$X \leftarrow (adi, adi+1) / X \leftarrow adi$	. . ? ? 0 .
	STX ad	$(ad, ad+1) \leftarrow X$	. . ? ? 0 .
	PSH _r	$(SP) \leftarrow r, SP \leftarrow SP-1$	
	PUL _r	$SP \leftarrow SP+1, r \leftarrow (SP)$	
	TAB	$B \leftarrow A$	. . ? ? 0 .
	TBA	$A \leftarrow B$	. . ? ? 0 .
	TAP	$CCR \leftarrow A$	? ? ? ? ? ?
	TPA	$A \leftarrow CCR$	
	TSX	$X \leftarrow SP+1$	
	TXS	$SP \leftarrow X-1$	
算术运算指令	ABA	$A \leftarrow B+A$	? . ? ? ? ?
	ADCr adi	$r \leftarrow r + (adi) + C / r \leftarrow r + adi + C$	? . ? ? ? ?
	ADD _r adi	$r \leftarrow r + (adi) / r \leftarrow r + adi$	? . ? ? ? ?
	SBA	$A \leftarrow A-B$	. . ? ? ? ?
	SBC _r adi	$r \leftarrow r - (adi) - C / r \leftarrow r - adi - C$	. . ? ? ? ?
	SUB _r adi	$r \leftarrow r - (adi) / r \leftarrow r - adi$	. . ? ? ? ?
	INC _r	$r \leftarrow r+1$	. . ? ? ? .
	INC ad	$(ad) \leftarrow (ad)+1$	. . ? ? ? .
	INS	$SP \leftarrow SP+1$	
	INX	$X \leftarrow X+1$	. . . ? . .
	DEC _r	$r \leftarrow r-1$	. . . ? . .
	DEC ad	$(ad) \leftarrow (ad)-1$	. . ? ? ? .
	DES	$SP \leftarrow SP-1$	
	DEX	$X \leftarrow X-1$	. . . ? . .
逻辑运算指令	NEGr	$r \leftarrow 0-r$	. . ? ? ? ?
	NEG ad	$(ad) \leftarrow 0-(ad)$	. . ? ? ? ?
	DAA		. . ? ? ? ?
	COM _r	$r \leftarrow \bar{r}$	. . ? ? 0 1
	COM ad	$(ad) \leftarrow \overline{(ad)}$	. . ? ? 0 1
比较与检测指令	AND _r adi	$r \leftarrow r \wedge (adi)$	. . ? ? 0 .
	ORAr adi	$r \leftarrow r \vee (adi)$	. . ? ? 0 .
	EOR adi	$r \leftarrow r \oplus (adi)$	. . ? ? 0 .
	CBA	$A-B$	. . ? ? ? ?
	CMP _r adi	$r-(adi)$	. . ? ? ? ?
状态码操作指令	CPX adi	$X-(adi, adi+1)$	. . ? ? ? .
	TST _r	$r-0$	. . ? ? 0 0
	TST ad	$(ad)-0$	. . ? ? 0 0
	BIT _r adi	$r \wedge (adi)$	. . ? ? 0 .
	CLR _r	$r \leftarrow 0$	. . 0 ? 0 0
状态码操作指令	CLR ad	$(ad) \leftarrow 0$	. . 0 ? 0 0
	CLC	$C \leftarrow 0$	 0
	CLV	$V \leftarrow 0$	 0
	CLI	$I \leftarrow 0$ 开中断	. 0
	SEC	$C \leftarrow 1$	 1
	SEV	$V \leftarrow 1$	. 1
	SEI	$I \leftarrow 1$ 关中断	. 1

续表 2.1-6

类别	指令汇编格式	功能说明	影响标志 H I N Z V C
转移指令	BPL lab	$N=0$ 运算结果为正转移	
	BMI lab	$N=1$ 运算结果为负转移	
	BNE lab	$Z=0$ 运算结果非零转移	
	BEQ lab	$Z=1$ 运算结果为零转移	
	BVC lab	$V=0$ 运算结果未溢出转移	
	BVS lab	$V=1$ 运算结果溢出转移	
	BCC lab	$C=0$ 运算结果无进位(借位)时转移	
	BCS lab	$C=1$ 运算结果有进位(借位)时转移	
	BLS lab	$CVZ=0$ 低于或等于转移(用于无符号数比较)	
	BHI lab	$CVZ=1$ 高于转移(用于无符号数比较)	
	BGE lab	$N \oplus V=0$ 大于或等于转移(用于带符号数比较)	
	BGT lab	$ZV(N \oplus V)=0$ 大于转移(用于带符号数比较)	
	BLE lab	$ZV(N \oplus V)=1$ 小于或等于转移(用于带符号数比较)	
	BLT lab	$N \oplus V=1$ 小于转移(用于带符号数比较)	
控制指令	BRA lab	转向lab执行程序(相对转移)	
	JMP lab	转向lab执行程序(转移范围64K)	
	JSR ad	$(SP, SP+1) \leftarrow PC, SP \leftarrow SP-2, PC \leftarrow ad$	
	BSR lab	$(SP, SP+1) \leftarrow PC, SP \leftarrow SP-2, PC \leftarrow lab$ (相对寻址)	
	RTS	$SP \leftarrow SP+2, PC \leftarrow (SP, SP+1)$	
	WAI	等待中断, MPU 状态进栈, 然后等待中断	. ?
	SWI	软中断, MPU 状态进栈 $I \leftarrow 1, PC \leftarrow (FFFA, FFFB)$	. ?
	RTI	中断返回, 堆栈中内容送 MPU	
	NOP	空操作	

表中符号说明:

r: 指累加器A或累加器B;

X: 指变址寄存器X;

adi: 可以是数字、名字或表达式, 表示数值或内存单元地址;

ad: 可以是名字, 表示内存单元地址;

lab: 是指令语句标号;

C, V, Z, N: 为状态寄存器的标志位。

中断处理 MC6800有三种外部中断方式: 非屏蔽中断、可屏蔽中断和复位中断。

当NMI引脚变为低电平时, 则产生不可屏蔽中断, 这时不管I位是否为0, MPU一定响应, 先将MPU的状态进栈, I置为1, 然后将FFFC, FFFD两个单元的内容取入PC, 去执行不可屏蔽中断服务程序(FFFC, FFFD两个单元内容为服务程序的入口地址)。

当IRQ引脚变为低电平时, 则说明产生了可屏蔽中断, 此时若I=0, 则MPU响应中断, 先将MPU的状态进栈, I置为1, 然后将FFF8, FFF9两个单元的内容送入PC, 实现执行中断服务程序(FFF8, FFF9两个单元内容为服务程序的入口地址)。

当RESET变为低电平时, 即产生复位中断, 当发生复位中断时, MPU一定响应, 先将I置为1, 然后将FFFE, FFFF单元内容放入PC, 实现执行复位中断的服务程序(FFFE, FFFF单元的内容为复位中断服务程序入口地址)。

当执行软中断指令SWI时, MPU状态进栈, I置为1, 将FFFA, FFFB单元的内容送入PC, 执行软中断服务程序(FFFA, FFFB单元内容为服务程序入口地址)。

还需说明的一点是, 当响应NMI, IRQ和执行SWI指令时, MPU的状态进栈, 是指将MPU中的除SP以外的所有内部寄存器的内容即A, BM, CCR, X和PC)推入堆栈, 当执行RTI指令时, 再把放入堆栈中的MPU状态取出送回MPU中各对应的寄存器中。

2.1.4 6502 微处理器

6502 微处理器是美国 ROCKWELL 公司推出的产品。以它为基础的微型机系统 APPLE 在世界上享有盛名。以 6502 为基础的单板机在美国大学里用得也较普遍，在工业控制、仪表等方面用的也较多，下面仅介绍 6502 微处理器。

主要技术性能

- 工作频率：1.023MHz
- 工作电压：单一 +5VDC
- 输入输出电平信号：与 TTL 兼容
- 时钟输入：单相时钟
- 基本指令：56 条
- CPU 内部寄存器：5 个 8 位累加器，1 个 16 位寄存器
- 寻址方式：11 种
- 中断方式：可屏蔽中断和不可屏蔽中断
- 数据总线：8 位
- 地址总线：16 位

内部结构和引脚说明 6502 MPU 是 40 引脚双列直插式封装，其内部结构如图 2.1-11 所示，其引脚功能如图 2.1-12 所示。引脚功能说明列于表 2.1-7。




图 2.1-11 6502 内部结构




图 2.1-12 6502 引脚排列图

表 2.1-7 6502 引脚功能说明

引脚名	引脚号	功 能 说 明	方向
D0~D7	26~33	数据总线	双向
A0~A15	9~20, 22~25	地址总线	输出
V _{ss}	1, 21	地线	输入
V _{cc}	8	+5V 电源	输入
$\phi 0$	37	时钟输入	输入
$\phi 1, \phi 2$	3, 39	时钟输出	输出
RDY	2	就绪, 当 RDY 有效时, 数据总线上的数据有效, 以保持与存储器 I/O 端口的同步	输入
$\overline{\text{TRQ}}$	4	可屏蔽中断请求	输入
NMI	6	不可屏蔽中断请求	输入
SYNC	7	同步信号, 表示 MPU 取指令操作码	输出
R/ $\overline{\text{W}}$	34	读/写信号, R/ $\overline{\text{W}}$ =1 读, R/ $\overline{\text{W}}$ =0 写	输出
S0	38	置溢出位, 使状态寄存器 P 位置 1, 一般不用此线	输入
RES	40	复位信号, 迫使 MPU 初始化	输入
NC	5, 35, 36	空引脚, 不用	

程序设计模型 从程序设计的角度, 6502 MPU 的程序设计模型如图 2.1-13 所示。





图 2.1-13 6502 MPU 程序设计模型

图 2.1-14 标志寄存器

- (1) 累加器 A (8 位): 存放操作数, 也可保存运算结果;
- (2) 变址寄存器 X (8 位): 在编程中常被用作计数器;
- (3) 变址寄存器 Y (8 位): 用法同变址寄存器 X;
- (4) 程序计数器 PC (16 位): 总是指向将要执行的指令地址;
- (5) 堆栈指示器 S (8 位): 指示栈顶位置, 6502 规定堆栈设置在存储器的第 0 页;
- (6) 标志寄存器 P (8 位): 各标志位在标志寄存器中的位置如图 2.1-14 所示。

C: 进位标志, 在加法操作时, 最高位产生进位时, C 置为 1, 否则置为 0。在减法操作时, 最高位产生借位时, C 置为 0, 否则置为 1。在 6502 中只有一条带进位减法指令 SBC, 只进行单字节减 (或多字节相减时, 最低字节相减) 时, 要将 C 置为 1, 然后用 SBC 指令, 这一点与其它微处理器不同, 要格外注意。

Z: 零标志, 运算结果为 0 时, Z 标志置为 1。否则置为 0。

I: 中断屏蔽标志, I=0 表示允许 MPU 响应可屏蔽中断, 否则禁止 MPU 响应。