


DSP

TMS320C54x DSP 结构.原理及应用



戴明桢 周建江 编

132

76914.3
717

TMS320C54_X DSP

结构、原理及应用

戴明桢 周建江 编



A0957009

北京航空航天大学出版社

<http://www.buaapress.com.cn>

内 容 简 介

TMS320C54x 数字信号处理器是 TI 公司于 1996 年推出的新一代定点 DSP 芯片,其性能价格比高,获得了广泛的应用。本书介绍 TMS320C54x 的内部结构、工作原理、指令系统、软件开发和仿真方法,并且给出它在实现 FIR 和 IIR 滤波器、FFT 等应用中的编程使用方法。由于 TMS320C54x 结构比较典型和先进及芯片的软硬件资源比较丰富,故本书可以说是一本学习 DSP 的入门教材。

本书可以作为高等院校工科电子类专业本科生和研究生教材,也可供从事数字信号处理技术和 DSP 芯片开发应用的广大工程技术人员参考。

图书在版编目(CIP)数据

TMS320C54x DSP 结构、原理及应用 / 戴明桢等编.

—北京 : 北京航空航天大学出版社 , 2001.11

ISBN 7 - 81077 - 108 - 6

I. T… II. 戴… III. 数字信号 信号处理 数字
通信系统, TMS320C54x DSP IV. TN914. 3

中国版本图书馆 CIP 数据核字(2001)第 070596 号

TMS320C54x DSP 结构、原理及应用

戴明桢 周建江 编

责任编辑 刘晓明

*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(100083) 发行部电话:010 - 82317024 传真:010 - 82328026

<http://www.buaapress.com.cn>

E-mail: pressell@publica.bj.cninfo.net

河北省涿州市新华印刷厂印装 各地书店经销

*

开本: 787×1092 1/16 印张: 16.75 字数: 429 千字

2001 年 11 月第 1 版 2001 年 11 月第 1 次印刷 印数: 5000 册

ISBN 7 - 81077 - 108 - 6/TP · 057 定价: 25.00 元

前　言

数字信号处理器(DSP)自从 20 世纪 70 年代末问世以来,以其独特的结构和快速实现各种数字信号处理算法的突出优点,发展十分迅速,并在通信、雷达、声纳、语音合成和识别、图像处理、影视、高速控制、仪器仪表、医疗设备、家用电器等众多领域获得了广泛的应用。随着计算机技术和超大规模集成电路工艺的不断发展,DSP 芯片的性能价格比将不断提高,开发环境将更加完善。可以预计,DSP 芯片将渗透到更多的领域,应用将更加广泛。

DSP 技术发展很快,生产 DSP 芯片的厂家又多,产品更新换代的周期越来越短。每一种芯片,都有其独特的硬件结构,而且还有一套专门的指令系统和开发工具。这一切,给学习 DSP 技术带来了不少困难。编者认为,选择一种比较典型和先进的 DSP 芯片,深入了解和掌握其结构、原理和应用,对于 DSP 入门或者举一反三学习和掌握其他 DSP 芯片,不能不说是一种较为行之有效的方法。在这种想法指导下,编者配合德州仪器(中国)有限公司上海办事处 DSPL 联合培训中心的培训计划,编写了以新一代定点 DSP 芯片——TMS320C54x(以下简称'C54x)为中心的 DSP 教材。本教材自 1999 年 7 月编印后,作为 TI——中国大学计划先后四期'C54x 原理与应用培训班的教材,同时,也是我校和七八所兄弟院校研究生和本科生 DSP 课程的选用教材。

全书共分 7 章。第 0 章为绪论。第 1 章介绍'C54x 的内部结构和工作原理。第 2 章综述'C54x 的指令系统。第 3 章在介绍'C54x 软件开发过程的基础上,着重说明'C54x 汇编和链接的常用命令和方法。第 4 章简要介绍调试程序的必要工具——软件仿真器 Simulator 的使

用方法。第5章中讨论'C54x的编程方法和技巧。第6章给出了'C54x软硬件应用的例子,内容包括:应用系统的硬件配置;FIR、IIR滤波器;FFT的'C54x实现方法等。

本教材由戴明桢和周建江合作编写。其中,周建江教授编写了第2、4章及第6章的部分内容,戴明桢教授编写了本书的其余部分内容,并对全书进行审校。作者在编写本教材过程中,得到了上海交通大学陈健教授的大力帮助,并对全稿提出了许多宝贵的意见。陈工羽工程师为本书做了许多工作。在此,一并表示衷心的感谢。

由于作者水平有限,书中错误之处在所难免,恳请读者批评指正。

编 者
2001年6月
于南京航空航天大学

目 录

第 0 章 绪 论

0.1 数字信号处理概述	1
0.2 DSP 芯片的特点	2
0.3 DSP 芯片的现状和发展方向	3

第 1 章 TMS320C54x 的结构原理

1.1 TMS320 系列 DSP 概述	5
1.1.1 TMS320 系列 DSP 的发展概况	5
1.1.2 TMS320 系列的典型应用	5
1.2 TMS320C54x 数字信号处理器	7
1.2.1 TMS320C54x 的主要特性	7
1.2.2 TMS320C54x 的组成框图	8
1.3 总线结构	10
1.4 存储器	10
1.4.1 存储器空间	11
1.4.2 程序存储器	15
1.4.3 数据存储器	17
1.4.4 I/O 存储器	19
1.5 中央处理单元	19
1.5.1 算术逻辑运算单元	20
1.5.2 累加器 A 和 B	21
1.5.3 桶形移位器	22
1.5.4 乘法器/加法器单元	24
1.5.5 比较、选择和存储单元	25
1.5.6 指数编码器	26
1.5.7 CPU 状态和控制寄存器	27
1.6 数据寻址方式	31
1.6.1 立即寻址	33
1.6.2 绝对寻址	33
1.6.3 累加器寻址	33
1.6.4 直接寻址	33
1.6.5 间接寻址	35
1.6.6 存储器映象寄存器寻址	38

1.6.7 堆栈寻址	38
1.7 程序存储器地址生成方式	39
1.7.1 程序计数器	40
1.7.2 分支转移	40
1.7.3 调用与返回	41
1.7.4 条件操作	42
1.7.5 重复操作	44
1.7.6 复位操作	45
1.7.7 中 断	46
1.7.8 省电方式	50
1.8 流水线	50
1.8.1 流水线操作	50
1.8.2 延迟分支转移	53
1.8.3 条件执行	54
1.8.4 双寻址存储器与流水线	55
1.8.5 单寻址存储器与流水线	57
1.8.6 流水线的等待周期	57
1.9 在片外围电路	61
1.9.1 通用 I/O 引脚	61
1.9.2 定时器	61
1.9.3 时钟发生器	64
1.9.4 主机接口	67
1.10 串行口	72
1.10.1 串行口概述	72
1.10.2 串行口的组成框图	73
1.10.3 串行口控制寄存器	75
1.11 外部总线	78
1.11.1 外部总线接口	78
1.11.2 外部总线操作的优先级别	79
1.11.3 等待状态发生器	80
1.11.4 分区转换逻辑	82
1.11.5 外部总线接口定时图	84
1.11.6 复位和 IDLE3 省电工作方式	87
1.11.7 保持方式	89
1.12 TMS320C54x 引脚信号说明	90

第 2 章 指令系统

2.1 指令的表示方法	98
2.1.1 指令系统中的符号和略语	98

2.1.2 指令系统中的记号和运算符	101
2.2 指令系统	103
2.2.1 指令系统概述	103
2.2.2 指令系统分类	103

第3章 汇编语言程序开发工具

3.1 TMS320C54x 软件开发过程	105
3.2 汇编语言程序的编写方法	106
3.3 汇编语言程序的编辑、汇编和链接过程	109
3.4 COFF 的一般概念	112
3.4.1 COFF 文件中的段	112
3.4.2 汇编器对段的处理	113
3.4.3 链接器对段的处理	116
3.4.4 COFF 文件中的符号	118
3.5 汇 编	119
3.5.1 运行汇编程序	119
3.5.2 列表文件	120
3.5.3 汇编命令	123
3.5.4 宏定义和宏调用	123
3.6 链 接	125
3.6.1 运行链接程序	125
3.6.2 链接器选项	126
3.6.3 链接器命令文件	127
3.6.4 多个文件的链接	132

第4章 Simulator 的使用方法

4.1 软件仿真器概述	135
4.2 仿真命令	137
4.3 仿真器初始化命令文件	139
4.4 仿真外部中断	140

第5章 汇编语言程序设计

5.1 程序的控制与转移	142
5.2 堆栈的使用方法	143
5.3 加、减法和乘法运算	145
5.4 重复操作	145
5.5 数据块传送	147
5.6 双操作数乘法	148
5.7 长字运算和并行运算	150

5.8 小数运算	154
5.9 除法运算	156
5.10 浮点运算.....	157

第 6 章 TMS320C54x 的软硬件应用

6.1 TMS320C54x 与存储器及外围设备接口	161
6.2 TMS320C54x 与慢速器件接口	162
6.3 FIR 滤波器的'C54x 实现方法	165
6.4 IIR 滤波器的'C54x 实现方法	175
6.5 快速傅里叶变换(FFT)的'C54x 实现方法	181
6.6 正弦和余弦信号发生器	188
6.7 自举加载器	196

附 录

附录 1 TMS320 系列 DSP 的命名方法	201
附录 2 TMS320C54x DSP 的中断向量和中断优先权	202
附录 3 TMS320C54x 片内存储器映象外围电路寄存器	209
附录 4 等待周期表	213
附录 5 TMS320C54x 的引脚图	215
附录 6 TMS320C54x 指令系统一览表(按指令功能排列)	220
附录 7 TMS320C54x 指令系统一览表(按指令字母顺序排列)	235
附录 8 TMS320C54x 汇编命令一览表	248
附录 9 FFT 正弦、余弦系数表	251

参考文献

第 0 章 绪 论

0.1 数字信号处理概述

数字信号处理,或者说对信号的数字处理(包括对信号进行采集、变换、滤波、估值、增强、压缩、识别等),是 20 世纪 60 年代前后发展起来的并广泛应用于许多领域的新兴学科。进入 70 年代以来,随着计算机、大规模集成电路(LSI)和超大规模集成电路(VLSI)以及微处理器技术的迅猛发展,数字信号处理无论在理论上还是在工程应用中,都是目前发展最快的学科之一,并且日趋完善和成熟。

图 0-1 是数字信号处理系统的简化框图。此系统先将模拟信号变换为数字信号,经数字信号处理后,再变换成模拟信号输出。其中抗混叠滤波器的作用,是将输入信号 $x(t)$ 中高于折叠频率(其值等于采样频率的一半)的分量滤除,以防止信号频谱的混叠。随后,信号经采样和 A/D 变换后,变成数字信号 $x(n)$ 。数字信号处理器对 $x(n)$ 进行处理,得到输出数字信号 $y(n)$,经 D/A 变换器变成模拟信号。此信号经低通滤波器,滤除不需要的高频分量,最后输出平滑的模拟信号 $y(t)$ 。




图 0-1 数字信号处理系统简化框图

实际的数字信号处理系统,并不一定要包括图 0-1 所示的所有方框。例如,有的系统只需输出数字信号,不需要 D/A 变换器;有的系统的输入已经是数字信号,也就不需要采样/保持器和 A/D 变换器了;对于纯数字系统,则只需要数字信号处理器这一核心部分即可。

数字信号处理技术已广泛应用于数字通信、雷达、遥感、声纳、语音合成、图像处理、测量与控制、高清晰度电视、数字音响、多媒体技术、地球物理学、生物医学工程、振动工程以及机器人等各个领域。随着科学技术的发展,其研究范围和应用领域还在不断地发展和扩大。

数字信号处理技术之所以发展得这样快,应用得这样广,是与它的突出优点分不开的。归纳起来,它有以下 4 个方面的优点:

- (1) 精度高。
- (2) 灵活性大。
- (3) 可靠性高。
- (4) 时分复用。

数字信号处理技术的实现方法,可以分为 3 类:

- (1) 软件实现法。

(2) 硬件实现法。

(3) 软硬件结合实现法。

本书主要讨论数字信号处理的软硬件实现法,即利用数字信号处理器(DSP 芯片),通过配置硬件和编程,实现所要求的数字信号处理任务。

0.2 DSP 芯片的特点

DSP 芯片,又称数字信号处理器,是一种特别适用于进行实时数字信号处理的微处理器。它的主要特点是:

1. 哈佛结构

早期的微处理器内部大多采用冯·纽曼(Von-Neumann)结构,其片内程序空间和数据空间是合在一起的,取指令和取操作数都是通过一条总线分时进行的。当高速运算时,不但不能同时取指令和取操作数,而且还会造成传输通道上的瓶颈现象。而 DSP 内部采用的是程序空间和数据空间分开的哈佛(Harvard)结构,允许同时取指令(来自程序存储器)和取操作数(来自数据存储器)。而且,还允许在程序空间和数据空间之间相互传送数据,即改进的哈佛结构。

2. 多总线结构

许多 DSP 芯片内部都采用多总线结构,这样可以保证在一个机器周期内可以多次访问程序空间和数据空间。例如 TMS320C54x 内部有 P、C、D、E 等 4 条总线(每条总线又包括地址总线和数据总线),可以在一个机器周期内从程序存储器取 1 条指令、从数据存储器读 2 个操作数和向数据存储器写 1 个操作数,大大提高了 DSP 的运行速度。因此,对 DSP 来说,内部总线是个十分重要的资源,总线越多,可以完成的功能就越复杂。

3. 流水线结构

DSP 执行一条指令,需要通过取指、译码、取操作数和执行等几个阶段。在 DSP 中,采用流水线结构,在程序运行过程中这几个阶段是重叠的,如图 0-2 所示。这样,在执行本条指令的同时,还依次完成了后面 3 条指令的取操作数、译码和取指,将指令周期降低到最小值。




图 0-2 四级流水线操作

利用这种流水线结构,加上执行重复操作,就能保证数字信号处理中用得最多的乘法累加运算

$$y = \sum_{i=1}^n a_i x_i$$

可以在单个指令周期内完成。

4. 多处理单元

DSP 内部一般都包括有多个处理单元,如算术逻辑运算单元(ALU)、辅助寄存器运算单元(ARAU)、累加器(ACC)以及硬件乘法器(MUL)等。它们可以在一个指令周期内同时进行运算。例如,当执行一次乘法和累加的同时,辅助寄存器单元已经完成了下一个地址的寻址工作,为下一次乘法和累加运算做好了充分的准备。因此,DSP 在进行连续的乘加运算时,每一次乘加运算都是单周期的。DSP 的这种多处理单元结构,特别适用于 FIR 和 IIR 滤波器。此外,许多 DSP 的多处理单元结构还可以将一些特殊的算法,例如 FFT 的位码倒置寻址和取模运算等,在芯片内部用硬件实现以提高运行速度。

5. 特殊的 DSP 指令

为了更好地满足数字信号处理应用的需要,在 DSP 的指令系统中,设计了一些特殊的 DSP 指令。例如,TMS320C25 中的 MACD(乘法、累加和数据移动)指令,具有执行 LT、DMOV、MPY 和 APAC 等 4 条指令的功能;TMS320C54x 中的 FIRS 和 LMS 指令,则专门用于系数对称的 FIR 滤波器和 LMS 算法。

6. 指令周期短

早期的 DSP 的指令周期约 400 ns,采用 4 μm NMOS 制造工艺,其运算速度为 5 MIPS(每秒执行 5 百万条指令)。随着集成电路工艺的发展,DSP 广泛采用亚微米 CMOS 制造工艺,其运行速度越来越快。以 TMS320C54x 为例,其运行速度可达 100 MIPS。TMS320C6203 的时钟为 300 MHz,运行速度达到 2 400 MIPS。

7. 运算精度高

早期 DSP 的字长为 8 位,后来逐步提高到 16 位、24 位、32 位。为防止运算过程中溢出,有的累加器达到 40 位。此外,一批浮点 DSP,例如 TMS320C3x、TMS320C4x、ADSP21020 等,则提供了更大的动态范围。

8. 硬件配置强

新一代 DSP 的接口功能愈来愈强,片内具有串行口、主机接口(HPI)、DMA 控制器、软件控制的等待状态产生器、锁相环时钟产生器以及实现在片仿真符合 IEEE 1149.1 标准的测试访问口,更易于完成系统设计。许多 DSP 芯片都可以工作在省电方式,使系统功耗降低。

DSP 芯片的上述特点,使其在各个领域得到越来越广泛的应用。

0.3 DSP 芯片的现状和发展方向

第一个 DSP 芯片诞生于 20 世纪 70 年代末。以 AMI 公司的 S2811 和 Intel 公司的 2920 为代表的第一代 DSP 芯片,其片内都还没有单周期硬件乘法器。

1980 年以后,DSP 芯片取得了突飞猛进的发展,主要表现在以下几个方面:

1. 制造工艺

早期 DSP 采用 4 μm 的 N 沟道 MOS(NMOS)工艺;现在的 DSP 则普遍采用亚微米 CMOS 工艺,达到 0.25 μm 或 0.18 μm 。DSP 芯片的引脚数量从 40 个左右增加到 200 个以上,需要设计的外围电路越来越少,每 MIPS 的成本、体积和功耗都有很大的下降。

2. 存储器容量

20世纪80年代初的DSP，片内的程序存储器和数据存储器只有几百个单元，有的片内没有ROM。目前，DSP片内的数据和程序存储器可达几十K字。此外，对片外程序存储器和数据存储器的寻址能力也大大增强，可分别达到 $16\text{ M}\times 48$ 位和 $4\text{ G}\times 40$ 位以上。

3. 内部结构

目前，DSP芯片内部广泛采用多总线、多处理单元和多级流水线结构，加上完善的接口功能，使DSP的系统功能、数据处理能力以及与外部设备的通信功能大大增强。例如，TMS320C6201 CPU中包含8个并行的处理单元，一个时钟周期可以执行8条指令，每秒最高进行16亿次的定点运算。

4. 运行速度

将近20年的发展，使DSP的指令周期从400 ns缩短到10 ns以下，相应的运行速度从2.5 MIPS提高到2 000 MIPS以上。具有代表性的是，TI公司的TMS320C6201 DSP，执行一次1 024点复数FFT运算的时间只有 $66\ \mu\text{s}$ 。

5. 运算精度和动态范围

由于输入信号动态范围以及迭代算法可能产生误差积累问题，因此对单片DSP的精度提出了较高的要求。DSP的字长从8位增加到16位、24位、32位，累加器的长度也增加到40位。超长字指令字(VLIW)结构和高性能的浮点DSP的出现，扩大了数据处理的动态范围。

6. 开发工具

20世纪90年代推出的DSP，都有较为完善的软件和硬件开发工具，其中包括Simulator软件仿真器、Emulator在线仿真器、C编译器等，给开发应用带来很大方便。

随着现代通信技术、计算机技术以及超大规模集成电路工艺的不断发展，DSP芯片必将会进一步的发展，预计其发展趋势可概括为：

1. 发展高速、高性能DSP器件

预计到2002年，DSP芯片的运行速度将达到400 MIPS以上。

2. 高度集成化

集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的模拟数字混合式DSP芯片将有较大的发展和应用。

3. 低功耗低电压

进一步降低功耗，开发低电压DSP内核（目前有的DSP内核电压已降到3.3 V和2.5 V），使其更适用于个人通信机、便携式计算机和便携式仪器仪表。

4. 开发专用DSP芯片

为了满足系统级芯片的设计，开发基于DSP内核的ASIC会有较大的发展。

5. 提供更加完善的开发环境

特别是开发效率更高的、优化的C编译器和代数式指令系统，以克服汇编语言程序可读性和可移植性较差的不足，缩短开发周期。

6. 扩大应用领域

DSP芯片将向航空、航天、雷达、声纳、图像、影视、医疗设备、家用电器等众多领域渗透，进一步扩大应用范围。

第 1 章 TMS320C54x 的结构原理

1.1 TMS320 系列 DSP 概述

1.1.1 TMS320 系列 DSP 的发展概况

1982 年, TI 公司推出了 TMS320 系列数字信号处理器(DSP)中的第一个定点 DSP——TMS32010。至今,TMS320 系列的 DSP 产品已经经历了若干代:’C1x、’C2x、’C2xx、’C5x、’C54x、’C62x 等定点 DSP;’C3x、’C4x、’C67x 等浮点 DSP;以及’C8x 多处理器 DSP。

同一代 TMS320 系列 DSP 产品的 CPU 结构是相同的,但其片内存储器及外设电路的配置不一定相同。一些派生器件,就是片内存储器和外设电路的不同组合的出现,满足了世界电子市场的各种需求。由于片内集成了存储器和外围电路,使 TMS320 系列器件的系统成本降低,并且节省电路板的空间。

图 1-1 给出了 TMS320 系列产品性能提高的示意图。




图 1-1 TMS320 系列 DSP 的发展示意图

1.1.2 TMS320 系列的典型应用

表 1-1 列出了 TMS320 系列 DSP 的一些典型应用。

与一般的微处理器/微型计算机相比,TMS320 系列 DSP 不但适用于语音合成和数字滤波那样的信号处理问题,而且也支持要求同时进行多种操作的更复杂的应用。

表 1-1 TMS320 系列 DSP 的典型应用

汽 车	消 费	控 制
自适应驾驶控制	数字收音机/数字 TV	磁盘驱动控制
防滑制动器	教育玩具	发动机控制
蜂窝电话	音乐合成	激光打印控制
数字收音机	小仆人	电动机控制
发动机控制	电动工具	机器人控制
导航及全球定位	雷达检测器	伺服控制
振动分析	固态应答机	
声控		
防撞雷达		
信号处理	图像处理	工 业
自适应滤波	三维旋转	数值控制
卷积	动画/数字地图	在线监控
相关	同态处理	机器人
数字滤波	图像压缩/传输	安全通道
快速傅里叶变换	图像增强	
希尔伯特变换	模式识别	
波形产生	机器人视觉	
加窗	工作站	
仪 器	医 学	军 事
数字滤波	医疗诊断设备	图像处理
函数发生器	胎儿监控	导弹制导
模式匹配	助听器	导航
锁相环	病人监控	雷达处理
地震信号处理	修复手术	射频调制解调
频谱分析	超声设备	保密通信
暂态分析		声纳处理
电 信		声音/语音
1.2~56 Kbps Modem	传真	扬声器检验
自适应设备	线路转发器	语音增强
ADPCM 代码转换器	个人通信系统(PCS)	语音识别
蜂窝电话	个人数字助手(PDA)	语音合成
通道多路复用	扬声器电话	音码器
数据加密	扩频通信	文本转语音
数字 BPX	电视会议	声音邮件
数字语音插入(DSI)	X.25 分组交换开关	
DTMF 编码/解码		
回声对消		

1.2 TMS320C54x 数字信号处理器

TMS320C54x(简称'C54x)是 TI 公司于 1996 年推出的新一代定点数字信号处理器。它采用先进的修正哈佛结构,片内共有 8 条总线(1 条程序存储器总线、3 条数据存储器总线和 4 条地址总线)、CPU、在片存储器和在片外围电路等硬件,加上高度专业化的指令系统,使'C54x具有功耗小、高度并行等优点,可以满足电信等众多领域的实时处理的要求。

'C54x DSP 的主要特点如下:1) 围绕 8 条总线构成的增强型哈佛结构;2) 高度并行和带有专用硬件逻辑的 CPU 设计;3) 高度专业化的指令系统;4) 模块化结构设计;5) 先进的 IC 工艺;6) 能降低功耗和提高抗核辐射能力的新的静电设计方法。

1.2.1 TMS320C54x 的主要特性

CPU

- 先进的多总线结构(1 条程序总线、3 条数据总线和 4 条地址总线)。
- 40 位算术逻辑运算单元(ALU),包括 1 个 40 位桶形移位寄存器和 2 个独立的 40 位累加器。
- 17 位×17 位并行乘法器,与 40 位专用加法器相连,用于非流水线式单周期乘法/累加(MAC)运算。
- 比较、选择、存储单元(CSSU),用于加法/比较选择。
- 指数编码器,可以在单个周期内计算 40 位累加器中数值的指数。
- 双地址生成器,包括 8 个辅助寄存器和 2 个辅助寄存器算术运算单元(ARAU)。

存储器

- 192 K 字可寻址存储空间(64 K 字程序存储器、64 K 字数据存储器以及 64 K 字 I/O 空间),在'C548 和'C549 中存储空间可扩展至 8 M 字。
- 片内 ROM,可配置为程序/数据存储器。
- 片内双寻址 RAM(DARAM)。
- 片内单寻址 RAM(SARAM)(仅'C548 和'C549)。

'C54x 中的 DARAM 分成若干块。由于在每个机器周期内,允许对同一 DARAM 块寻址(访问)2 次,因此 CPU 可以在一个机器周期内对同一 DARAM 块读出 1 次和写入 1 次。一般情况下,DARAM 总是映象到数据存储器空间,主要用于存放数据。但是,它也可以映象到程序存储器空间,用来存放程序代码。

指令系统

- 单指令重复和块指令重复操作。
- 块存储器传送指令。
- 32 位长操作数指令。
- 同时读入 2 或 3 个操作数的指令。
- 能并行存储和并行加载的算术指令。
- 条件存储指令。
- 从中断快速返回。

在片外围电路

- 软件可编程等待状态发生器。
- 可编程分区转换逻辑电路。
- 带有内部振荡器或用外部时钟源的片内锁相环(PLL)时钟发生器。
- 全双工串行口,支持 8 位或 16 位传送(仅'C541、'LC545 和'LC546)。
- 时分多路(TDM)串行口(仅'C542、'C543、'C548 和'C549)。
- 缓冲串行口(BSP)(仅'C542、'C543、'LC545、'LC546、'C548 和'C549)。
- 16 位可编程定时器。
- 8 位并行主机接口(HPI)('C542、'LC545、'C548 和'C549)。
- 外部总线关断控制,以断开外部的数据总线、地址总线和控制信号。
- 数据总线具有总线保持器特性。

电 源

- 可用 IDLE1、IDLE2 和 IDLE3 指令控制功耗,以工作在省电方式。
- CLKOUT 输出信号可以关断。

在片仿真接口

- 具有符合 IEEE 1149.1 标准的在片仿真接口。

速 度

- 单周期定点指令的执行时间为 25/20/15/12.5/10 ns(40/50/66/80/10/MIPS)。

表 1-2 为'C54x DSP 产品的的主要特性。TMS320 系列 DSP 型号的命名方法参见附录 1。

表 1-2 TMS320C54x DSP 的主要特性

型 号	工作电压 /V	片内存储器		外 围 电 路			时 钟 周 期 /ns	封 装 形 式
		RAM†	ROM (字)	串 行 口	定 时 器	主 机 接 口		
TMS320C541	5.0	5 K	28 K‡	2 §	1		25	100-pin TQFP
TMS320LC541	3.3	5 K	28 K‡	2 §	1		20/25	100-pin TQFP
TMS320C542	5.0	10 K	2 K	2 †	1	✓	25	144-pin TQFP
TMS320LC542	3.3	10 K	2 K	2 †	1	✓	20/25	128-pin TQFP/144-pin TQFP
TMS320LC543	3.3	10 K	2 K	2 †	1		20/25	100-pin TQFP
TMS320LC545	3.3	6 K	48 K#	2 ‡	1	✓	20/25	128-pin TQFP
TMS320LC545A	3.3	6 K	48 K#	2 ‡	1	✓	15/20/25	128-pin TQFP
TMS320LC546	3.3	6 K	48 K#	2 ‡	1		20/25	100-pin TQFP
TMS320LC546A	3.3	6 K	48 K#	2 ‡	1		15/20/25	100-pin TQFP
TMS320LC548	3.3	32 K	2 K	3☆	1	✓	15/20	144-pin TQFP/144-pin μstar™ BGA
TMS320LC549	3.3	32 K	16 K	3☆	1	✓	12.5/15	144-pin TQFP/144-pin μstar BGA
TMS320VC549	3.3(内核 2.5)	32 K	16 K	3☆	1	✓	10	144-pin TQFP/144-pin μstar BGA

† 双寻址 RAM('C548 和'C549 中的单寻址 RAM)可以配置为数据存储器或程序/数据存储器。

‡ 对于'LC545/'LC546,8 K 字 ROM 可以配置为程序存储器或程序/数据存储器。

§ 2 个标准(通用)串行口。

† 1 个 TDM(时分多路串行口),1 个 BSP(缓冲串行口)。

对于'LC545/'LC546,16 K 字的 ROM 可以配置为程序存储器或程序/数据存储器。

‡ 1 个标准串行口,1 个 BSP(缓冲串行口)。

☆ 1 个 TDM(时分多路串行口),2 个 BSP(缓冲串行口)。

1.2.2 TMS320C54x 的组成框图

图 1-2 给出了 TMS320C54x DSP 的内部硬件组成框图。