

INTEL 8086

微型计算机

WEIXING JISUANJI

科学技术文献出版社重庆分社

新书预告

微型计算机——MC68000

MC68000是Motorola公司生产的16位机产品。在16位机中，MC68000的功能最强。它配备有齐全的接口电路和丰富的软件。该机一问世，立即得到许多厂商的支持，并开拓了许多的应用领域。为支持我国16位机的开发和应用工作，特编辑出版本书。

本书约60余万字，内容包括：MC68000用户手册；VERSAbus总线规范手册；各种接口芯片，诸如MC6821外设接口适配器、MC6840可编程定时器组件、MC6847视频显示发生器、MC6850异步接口适配器、MC6852同步串行数据适配器、MC6854先进数据链路控制器、MC6859数据保密器件、MC68120/121智能外设控制器、MC68122多终端控制器、MC68230并行接口/定时器、MC68450直接访存控制器、MC68451存贮器管理部件等。资料完整而系统，内容丰富而新颖，表达准确而明理，文字通俗而流畅。该书是系统设计、研制、用机人员必备的通用参考资料，也是大专院校、短训班和自学者的参考教材。

请注意《科技新书目》1984年2月10日的征订预告。

《微型计算机》编辑部

1983年11月

微型计算机—Intel 8086

中国科学技术情报研究所重庆分所 编辑

科学技术文献出版社重庆分社 出版

重庆市市中区胜利路91号

四川省新华书店重庆发行所 发行

科学技术文献出版社重庆分社印刷厂 印刷

开本：787×1092毫米1/16 印张：15.250 字数：38万

1984年3月第一版 1984年3月第一次印刷

科技新书目：65—237 印数：20000

书号：15176·569

定价：1.60元

前　　言

Intel 8086是美国Intel公司于1978年推出的16位机产品。它配备有齐全的接口电路和丰富的软件，是目前国际上最流行的16位机之一。为满足广大用户的需要，我们编译出版此书。

本书译自Intel公司1979年10月出版的《The 8086 Family User's Manual》一书。全书共分四章。第一章介绍8086系列的体系结构；第二章叙述8086和8088中央处理器；第三章讨论8089输入/输出处理机，这两章侧重介绍8086、8088和8089的功能及有关的硬件和软件；第四章提供上述三种处理机的硬件参考资料。

本书是围绕Intel公司的16位机产品而编写的，资料完整而系统，对硬件和软件都有论述，深入浅出，章节分明，既有独立性又有连贯性，读者可根据需要选读或通读全文。

参加本书翻译工作的同志有：张世箕、白英彩、刘寿和、顾良士、谈桂林、徐家栋、沈学馗、闵征辉。参加审校、编辑工作的同志有黄藻华、冯继民、林云梯、吕学端。由于我们水平有限，缺点和错误在所难免，敬请广大读者批评指正。

编者　　1983年　11月

目 录

第一章 绪 言(1)	保留的I/O单元.....(20)
手册的编排.....(1)	8086/8088 I/O操作的区别.....(20)
8086系列的体系结构.....(1)	存贮器编址的I/O.....(21)
功能分布.....(1)	直接访存.....(21)
微处理机.....(1)	8089 I/O处理器(IOP).....(21)
中断控制器.....(2)	多重处理方面的特点.....(21)
总线接口器件.....(3)	总线封锁.....(22)
多重处理.....(3)	WAIT(等待)和TEST(测
总线结构.....(4)	试).....(23)
局部总线.....(4)	交权(Escape).....(23)
系统总线.....(4)	请求/允许线.....(24)
处理组件.....(5)	Multibus结构.....(24)
总线的实现举例.....(5)	8289总线仲裁器.....(24)
开发工具.....(7)	处理机的控制和监视.....(25)
第二章 8086和8088中央处理器(10)	中断.....(25)
处理机概论.....(10)	外部中断.....(25)
处理机的体系结构.....(12)	内部中断.....(26)
执行单元.....(12)	中断指针表.....(27)
总线接口单元.....(12)	中断过程.....(28)
通用寄存器.....(13)	单步(陷阱)中断.....(29)
段寄存器.....(14)	断点中断.....(29)
指令指针.....(14)	系统复位.....(30)
标志.....(14)	指令队列的状态.....(30)
8080/8085中对应的寄存器和	处理机停机.....(30)
标志.....(15)	状态线.....(31)
工作方式的选择.....(15)	指令系统.....(31)
存贮器.....(15)	数据传送指令.....(32)
存贮器的组织.....(16)	通用数据传送指令.....(32)
存贮器分段.....(16)	地址目标传送指令.....(33)
实际地址的形成.....(17)	标志传送指令.....(33)
程序的动态浮动.....(18)	算术指令.....(34)
堆栈的安排.....(19)	算术运算的数据格式.....(34)
专用的和保留的存贮单元.....(19)	算术指令对标志的影响.....(36)
8086/8088存贮器访问操作的	加法指令.....(36)
区别.....(20)	减法指令.....(37)
输入/输出.....(20)	乘法指令.....(37)
输入/输出空间.....(20)	除法指令.....(38)

位处理指令	(39)
逻辑指令	(39)
移位指令	(39)
循环移位指令	(40)
字符串指令	(40)
程序转移指令	(43)
无条件转移指令	(44)
条件转移指令	(45)
迭代控制指令	(46)
中断指令	(46)
处理机控制指令	(46)
标志操作指令	(47)
外同步指令	(47)
空操作指令	(48)
指令系统一览表	(48)
寻址方式	(64)
寄存器操作数和立即操作数	(64)
存贮器寻址方式	(64)
有效地址	(65)
直接寻址	(65)
寄存器间接寻址	(65)
基址寻址	(65)
变址寻址	(66)
基址变址寻址	(66)
字符串寻址	(67)
I/O口的寻址	(67)
程序设计方面的特点	(67)
软件研制概况	(67)
PL/M-86	(69)
语句和注释	(70)
数据的定义	(70)
赋值语句	(71)
程序流语句	(72)
过程	(73)
ASM-86	(75)
语句	(75)
常数	(76)
定义数据	(76)
记录	(77)
结构	(77)
寻址方式	(79)
段控制	(81)
过程	(81)
LINK-86	(81)
LOC-86	(83)
LIB-86	(83)
OH-86	(83)
CONV-86	(83)
程序举例	(83)
程序设计原则与实例	(89)
程序设计原则	(89)
程序段和段寄存器	(89)
自动修改程序	(90)
输入和输出	(90)
操作系统	(91)
中断处理过程	(91)
堆栈参数	(91)
标志-映象	(92)
程序设计实例	(92)
过程	(92)
转移和调用指令	(96)
记录	(98)
动态程序再定位	(102)
存贮器编址的I/O	(105)
断点	(106)
中断过程	(109)
字符串操作	(114)
第三章 8089输入/输出处理机	(117)
处理机概述	(117)
演变	(117)
操作原理	(118)
CPU/IOP通信	(118)
通道	(119)
通道程序(作业块)	(120)
DMA传送	(120)
总线结构	(121)
CPU/IOP相互通信实例	(122)
应用	(124)
处理机结构	(125)
公共控制单元(CCU)	(125)

算术/逻辑单元 (ALU).....	(126)	指令系统.....	(149)
装/拆寄存器.....	(126)	数据传送指令.....	(149)
取指单元.....	(126)	算术运算指令.....	(150)
总线接口单元 (BIU)	(127)	逻辑和位处理指令.....	(150)
通道.....	(127)	程序转移指令.....	(151)
I/O 控制.....	(127)	处理机控制指令.....	(152)
寄存器.....	(128)	指令系统参考资料.....	(153)
程序状态字 (PSW)	(129)	寻址方式.....	(161)
特征位.....	(131)	寄存器和立即操作数.....	(161)
并行通道操作.....	(131)	存贮器寻址方式.....	(161)
存贮器.....	(133)	有效地址.....	(161)
存贮器组织.....	(133)	基址寻址.....	(161)
专用的和保留的存贮单元.....	(133)	偏移寻址.....	(161)
动态浮动.....	(134)	变址寻址.....	(161)
存贮器访问.....	(134)	变址自增寻址.....	(162)
输入/输出.....	(135)	程序设计工具.....	(162)
程控 I/O.....	(135)	ASM-89	(163)
I/O 指令.....	(135)	语句.....	(163)
设备寻址.....	(136)	常数.....	(164)
I/O 总线传送.....	(136)	定义数据.....	(164)
DMA 传送	(136)	结构.....	(165)
设定设备控制器.....	(137)	寻址方式.....	(166)
设定通道.....	(137)	程序转移的目的地.....	(166)
开始传送.....	(140)	过程.....	(167)
DMA 传送周期.....	(140)	段控制.....	(167)
传送之后.....	(141)	程序模块间的通信.....	(168)
多重处理特点.....	(142)	典型程序实例.....	(169)
总线仲裁.....	(142)	ASM-89 程序模块的连接和存	
请求/允许线.....	(142)	贮分配.....	(170)
8289 总线仲裁器.....	(143)	编程准则和实例.....	(175)
各种 IOP 结构的总线仲裁.....	(143)	编程准则	(175)
总线负载限制.....	(144)	段.....	(176)
总线封锁.....	(144)	自修改程序.....	(176)
处理机控制与监视.....	(145)	I/O 系统的设计.....	(176)
初始化.....	(145)	编程实例	(177)
通道命令.....	(146)	初始化和调度.....	(177)
DRQ (DMA 请求)	(148)	存贮器到存贮器的传送.....	(181)
EXT (外部结束)	(148)	保护和恢复寄存器.....	(181)
中断.....	(148)	第四章 硬件参考资料.....	(183)
状态线.....	(148)	引言	(183)

8086和8088 CPU	(183)
CPU结构	(184)
总线操作	(185)
时钟电路	(189)
最小/最大方式	(189)
最小方式	(190)
最大方式	(190)
外部存贮器寻址	(193)
I/O 接口	(194)
中断	(194)
机器指令编码和译码	(196)
8086指令时序	(211)
8089 I/O处理机	(213)
系统结构	(216)
本地方式	(216)
远程方式	(217)
总线操作	(218)
初始化	(220)
I/O 调度	(222)
DMA 传送	(223)
DMA 结束	(225)
外围设备接口	(225)
指令编码	(227)

第一章 緒言

本书叙述Intel 8086系列微型机的元器件，特别专注于8086、8088和8089微处理器。本书是为那些懂得微型计算机工作原理的硬件和软件工程师和技术人员而写的。这本手册的目的在于介绍这个产品系列，并可用作系统设计和系统实现时的参考书。

鉴于以微型机为基础的成功产品是硬件和软件的合宜的结合体，所以这本《用户手册》对硬件和软件都有所论及，只不过详略有不同。就8086系列元器件的描述而言，本书是确凿无疑的情报源头。至于软件问题，诸如程序设计语言、效用及举例等，则详略适中，但其内容则决非完备。在程序设计的各章节中，将再指出一些额外的参考资料（这些资料可从Intel公司资料科买到）。

1.1 手册的编排

本手册包含四章及三个附录（见《微型计算机》84年1、2期）。本章以下各节叙述8086系列的体系结构，随后各章则详述各个元器件。

第2章叙述8086和8088中央处理器，而第3章则介绍8089输入输出处理机。这两章的编排相同，并着重于描述8086、8088和8089的功能以及Intel公司的有关硬件和软件产品。这三种处理机的硬件参考资料（电特性、定时以及实际接口的考虑）则汇集于第4章中。

1.2 8086系列的体系结构

分开来看，8086、8088和8089都是先进的第三代微处理器。此外，这些处理机又是一个更大的设计（即8086系列）的元器件。这种系统的体系结构就规定了这几种处理机

以及其他一些元器件彼此之间是怎样互相联系的，并且这也是这些产品异常灵活多能的关键所在。

8086系列中的元器件设计成这样，使之在整个系列的体系结构的分类体制之内能以不同方式组合起来共同工作。这样就能用一个系列的元器件来解决许多微型机计算问题。元器件的组合可以剪裁得恰好适合一种应用所需的性能，而无需对一些不必要的工作能力耗费资金，在更加单片化的以CPU为中心的结构中就可能包含着一些不必要的工作能力。在多重系统之间都使用同一系列的元器件，可以减少学习上的问题，而立足于过去的经验之上。最后，本系列体系结构的模块式构造也为系统的扩充和更改提供了一种有序可循的途径。

8086系列体系结构的特点在于下列三个主要的原则：

1. 系统功能分布于各专门化的元器件中。
2. 多重处理能力为硬件所固有。
3. 分级的总线结构供给高性能系统所需的复杂数据流，而又不致使不必要的能力成为较简单系统的负担。

功能分布

表1-1列出了构成8086微处理器系列的各元器件。所有元器件都封装在标准的双列直插式组件之内，并需用单一+5伏电源。

微处理器

产品系列的核心是三种微处理器，它们共同的特点如下：

- 标准操作速度为5兆赫（周期时间为200毫微秒），8086CPU还有一种可供选择的8兆赫方案。

表 1-1 8086 元器件系列

微处理器机	工艺	引脚	说明
8086 中央处理器(CPU)	HMOS	40	8/16 位通用微处理机; 16位外部数据通路
8088 中央处理器(CPU)	HMOS	40	8/16 位通用微处理机; 8位外部数据通路
8089 输入/输出处理机(IOP)	HMOS	40	8/16 位微处理机, 供高速I/O操作用; 8位和16位外部数据通路
支援器件	工艺	引脚	功能
8259A 可编程中断控制器(PIC)	NMOS	28	识别最高优先级中断请求
8282 八位锁存器	双极	20	多路分离并提高对地址
8283 八位锁存器(反相)			总线的驱动能力
8284 时钟发生器和驱动器	双极	18	提供时基
8286 八位总线收发器	双极	20	提高对数据总线的驱动能力
8287 八位总线收发器(反相)			
8288 总线控制器	双极	20	产生总线命令信号
8289 总线仲裁器	双极	20	控制诸微处理机对多主系统总线的访问

- 芯片封装在可靠的40脚组件内。
- 处理机对8位及16位数据均能操作; 内部数据通路至少为16位宽。
- 可以对高达1兆字节的存贮器寻址, 同时还有一个独立的64K字节的I/O空间。
- 各微处理机的地址/数据以及状态接口是彼此兼容的(在处理机中, 地址总线和数据总线是分时多路复用的, 亦即在同一组实际信号线的一个子集上, 一次地址传送后随一次数据传送)。

8086 和 8088 为第三代中央处理器(CPU), 彼此的差别主要在其外部数据通路。8088本身与其他系统元器件之间传送数据为每次8位。8086则在一个总线周期内能传送8位或16位, 因而能有更大的吞吐量。两种处理机都有两种工作方式, 可由一个带形引脚来选择。在最小方式中 CPU发出存贮器和I/O外围设备所需的总线控制信号。在最大方式中, 用一个8288总线控制器来负责控制接到系统总线上的设备。于是不再需要用来作总线控制的那些CPU引脚就可以重新予以定义, 以提供一些信号来支持多重处理系统。

8089输入/输出处理机(IOP)是一个独立的微处理机, 其设计已为数据传送予以最佳

化。8089一般是在CPU的控制下运行的, 但它执行一个单独的指令流, 并能与系统的其他一些处理机并行地工作。IOP包含二个独立的I/O通道, 这二个通道都把CPU和先进的直接访存(DMA)控制器的属性组合在一起。这二个通道都能执行程序, 并实现类似于CPU那样的程控I/O操作。它们也能用DMA传送数据, 速率高达每秒1.25兆字节(5兆赫方案)。二个通道都能支持8位和16位的I/O设备及存贮器。8089将速度和可程控智能结合起来, 就能承担大量的I/O处理工作, 从而可使CPU解脱出来去执行其他一些任务。

中断控制器

8259A可编程中断控制器(PIC)是众所周知的8259与8086系列兼容的一种新方案, 它的功能已得以增强, 以便能与8086和8088 CPU的先进中断设备共同工作。8259A可接受多达8个中断源的中断请求; 再“级联”上额外的8259A, 就可接受多达64个中断源的中断请求。每一个中断源都被赋予一个优先级号码, 这个号码一般反映了中断源在系统中的“关键性”。8259A内部有几个优先级识别机构, 可以由来自CPU的软件命令来选择。这些识别方式的操作略有差别, 但8259A一般连

续地识别最高优先级的有效中断请求，并且当这个请求的优先级高于当前正在处理的中断请求时，8259A就向CPU产生一个中断请求。当CPU响应这个中断请求时，8259A就把一个识别中断源的代码传送给CPU。

总线接口器件

从这一组器件中可以选用若干种器件来实现不同的系统总线结构。除了8284之外，所有器件都是可以任意选用的；是否把它们纳入系统中，这取决于系统的应用。所有总线接口器件都是用双极工艺制成的，以提供高质量、强驱动信号以及十分快速的内部切换操作。

8284时钟发生器和驱动器为8086系列微处理器提供时基。它把一个外部晶振或TTL信号的频率作 $\pm 3\%$ 分频，并输出5兆赫或8兆赫的处理机时钟信号。它还给微处理机提供“复位”和“准备好”信号。

8282或8283八位锁存器可以加到一个系统中，以对8086系列微处理机所产生的组合式地址/数据总线进行多路分离。一条经过多路分离的总线提供许多外围设备所需的独立稳定的地址线和数据线。二个锁存器对总线的16位进行多路分离来提供高达64K字节的地址空间，而三个锁存器则产生满20位（兆字节）的地址空间。这些锁存器也提供较大系统中所需要的对地址总线的强驱动能力。

8286和8287八位总线收发器用来对数据总线提供比处理机本身所能提供的更强的驱动能力。视数据总线的宽度（8或16位）而定，可以使用一个或二个收发器。

8288总线控制器对8089或最大方式的8086或8088所输出的状态信号进行译码。当这些信号表明该处理机要执行一个总线周期时，8288就发出一个总线命令，此命令识别该总线周期为存贮器读、存贮器写、I/O读、I/O写，等等。它还提供一个信号来把地址选通入8282/83锁存器。8288提供中型至大型系统中总线控制线所需的驱动电平。

8289总线仲裁器控制一个处理机对多主系统总线的访问。多主总线是一条通向二个或多个微处理机（主者）所共享的系统资源（一般为存贮器）的通路。每一个主者的仲裁器可以使用几种优先级识别技术之一，来保证只有一个主者驱动共享的总线。

多重处理

在中型至大型系统中使用多重处理机，比依靠一个CPU和极快速存贮器的集中控制方法，有好些显著的优点：

- 系统的各种任务可以分别分配给各专用的处理机，这些处理机的设计被优化来简单而有效地执行某些类型的任务；
- 当多个处理机能同时执行任务（并行处理）时，就能得到很高级的性能；
- 通过对系统诸功能的隔离，可以改善牢靠性，以便使系统一部分中的失误或差错对系统其余部分只产生有限的影响；
- 系统的自然划分促进了子系统的并行开发，把应用划分为一些较小的较易管理的任务，并且有助于隔离系统修改时所产生的一些影响。

8086系列的体系结构，通过对各处理机交互作用提供协调手段，明显地能简化多处理机系统的开发。

这种体系结构支持两种类型的处理机：几个独立的处理机及协处理机。独立的处理机是执行其自身的指令流的一个处理机。8086、8088和8089就是独立处理机的例子。8086或8088一般响应一个中断来执行一个程序。8089则响应一个类似于中断并称之为“通道注意”的信号来启动其通道；这个信号一般是由CPU发出的。

8086体系结构还能支持称之为协处理机的另一种类型的处理机。8086和8088内设计有协处理机“钩子（hooks）”，以便使这类处理机能适应未来的需要。协处理机与独立处理机的差别在于它从另一个处理机（称之为协处理机）获得指令。协处理机监视由主处理机

取出的诸指令，并把其中某些指令认作为自己的指令并执行之。协处理器实际上扩充了其主处理机的指令系统。

8086系列的体系结构内部含有解决二种多重处理的协调问题(总线仲裁和相互排斥)的办法：总线仲裁可以由每一处理机内所含总线请求/允许逻辑来实现，或由8289总线仲裁器实现，或者当诸处理机要访问多重共享总线时由二者相结合来实现。在所有情况中，仲裁机构的工作，对于软件来说，是不可见的。

就相互排斥而言，每一个处理机都有一个封锁信号LOCK(总线封锁)，一个程序可以启动它来防止其他处理机获得共享的系统总线。8089可以在DMA传送期间封锁总线，以保证在尽可能短的时间内完成DMA传送，并保证当传送的目标(例如一个缓冲器)正被修改时另一个处理机不能访问它。每一个处理机有一条在总线封锁时检查和修改一个存贮字节的指令。这一指令可以用来实现一种信号机构以控制多个处理机对共享资源的访问。(这种信号是一个变量，它指出诸如一个缓冲器或一个指针之类的资源是“可资使用”还是“在使用中”，2.5节将更详细地讨论。)

总线结构

图1—1概述了8086系列的总线结构。总线有两种类型：系统的和局部的。这两类总线都可以由多个处理机共享，也就是说，两者都是多主总线。微处理机总是接到局部总线上，而存贮器和I/O电路则通常居于系统总线上。8086系列的总线接口器件把局部总线连接到系统总线上。

局部总线

局部总线是为8086系列微处理机使用而优化的。因为标准存贮器和I/O接口器件并不接到局部总线上，所以可将信息多路转接并编码，以便十分有效地使用处理机的一些




图1-1 8086系列的一般总线结构

引脚(某些MCS-85外围器件能直接连接到局部总线上)。这就使几个引脚能专门用来协调共享局部总线的多个处理机的活动。接在同一局部总线上的多个处理机称为互为本地的处理机；处于不同几条局部总线上的一些处理机则称为互为远程的处理机，或远程配置的处理机。几个独立处理机或协处理器都可以共享一条局部总线；在芯片上的仲裁逻辑决定哪一个处理机驱动总线。由于局部总线上的各处理机都共用同样一些总线接口器件，所以多个处理机的本地结构提供了一种紧凑而廉价的多重处理系统。

系统总线

8086的整个系统总线由下列五组信号线组成：

1. 地址总线，
2. 数据总线，
3. 控制线，
4. 中断线，
5. 仲裁线。

这些信号线设计得能满足标准存贮器和I/O器件的需要；地址总线和数据总线经受多路分离，而传统的控制信号(存贮器读/写、I/O读/写等等)亦是通过系统总线提供的。

系统总线的设计是积木式的，可以视应用的需要而实现它的一些子集。例如，在单处理机系统中，或者在局部总线一级进行仲裁的多处理机系统中，就不需要仲裁线。

一组总线接口器件把局部总线的各信号变换到系统总线上。形成一条系统总线所需

的总线接口器件的数目取决于系统的大小及其复杂程度；应用上需要的削减直接反映为器件数目的削减。下列一些主要变量决定了一组总线接口的配置：地址空间的大小（锁存器的数目）、数据总线的宽度（收发器的数目）以及仲裁的需要（是否要用一个总线仲裁器）。

8086系列的系统总线在功能和电气上都与Intel公司的iSBC系列单板计算机产品所用的Multibus多主系统总线兼容。这种兼容性使系统的设计者能涉及各种各样的计算机、存储器、通信组件以及用作为评价或测试手段而嵌入到产品中的其他一些组件。

处理组件

由一条局部总线连接的一个或多个处理器及一组或多组总线接口可构成一个处理组件。一个简单的处理组件可以由单个CPU及一组总线接口组成。较为复杂的处理组件可能包含多个处理器，例如二个IOP，或者一个CPU和一个或二个IOP。一组总线接口一般是把组件中的各处理器连接到一条公用系统总线上。如果系统中有多个处理组件，那么接到公用总线上的所有存储器或I/O电路都可由公用总线上的一切处理组件来访问。在每一个处理组件内的8289总线仲裁器控制诸组件对公用总线的访问，从而也就控制它们对公用存储器和I/O电路的访问。

可以把第二组总线接口电路接到一个处理的组件的局部总线上，这就产生第二条总线。这条总线能给处理组件提供其他处理组件不能访问的专用地址空间。以这种方式来分配存储器和I/O资源，能够通过对失误的影响进行隔离而提高系统的可靠性。这还能大大提高系统的吞吐量。如果处理器程序和本地数据都位于专用存储器内，那么公用系统总线使用上的争执就能减到最低限度，以保证共享资源当其需要时能很快地可供使用。此外，分立的各组件内的各处理器能同时从其专用存储空间取指令，以使多个系统任务能并行地进行处理。

总线的实现举例

本节通过展示本系列的各元器件可以怎样地组合起来实现不同的总线结构的方法，概述了8086系列总线结构。头两个例子说明把8086系列的适用性推广到较小系统的特例。其余一些例子则添加并组合同样一些基本元器件，以逐步形成更为复杂的总线结构。请注意，这些例子的目的是在于作举例说明，而并非竭尽无遗的；元器件的许多不同的组合可以剪裁得适合各种应用的需要。

在其最小方式结构中，8088把它的8位数据总线同它的20位地址总线的低八位作分时多路转接（图1-2）。这条多路转接的地址/数据总线及8088发出的总线控制信号，是




图1-2 8088的多路转接总线

与Intel公司的8085系列的多路转接总线上各元器件直接兼容的。这些外围片子含有能对一条组合的地址/数据总线进行多路分离的片上逻辑。此外，这些器件中有许多是多功能的，例如把RAM、I/O口和定时器都组合在单片芯片上。利用这些器件，就有可能造出小（少到四片）而经济的系统，这种系统虽小而仍能完成重大的计算任务。

把8282/83锁存器同一个最小方式的8086或8088组合起来，就产生一条最小方式的系统总线（图1-3）。两个锁存器提供




图1-3 最小方式的系统总线

了高达64K字节的地址空间；再添加一个第三锁存器就能访问满兆字节级的存贮器。这一实现无需一个8288总线控制器，因为当CPU以最小方式配置时，CPU本身就发出各种总线控制信号。这种多路分离的总线结构是与为工业标准8080A CPU而研制的大批存贮器和I/O器件兼容的。8位的外设可以接到8086的16位数据总线的高8位或低8位。必要时，可以添上8286/87收发器来对数据线提供额外的驱动能力。把一个8259A包括进去，就给予CPU响应多个中断源的能力而无需查询。最小方式的系统总线结构颇适合于能用单个8086或8088CPU来满足其计算要求的各种系统。

当一个8086或8088以最大方式配置并添加一个8288来控制系统总线时，可以把一个或两个8089直接与CPU联接（图1-4）。这些处理机全都通过局部总线共用同样的几个锁存器、收发器，以及时钟和总线控制器。




图1-4 多主局部总线

8086、8088和8089内含的仲裁逻辑协调着局部总线的使用，因而也协调系统总线的使用。这种总线结构使8089的功能强的I/O处理能力可以并入中等规模、中等价格的系统。

8289使高性能的系统能设计为通过共享的系统总线来协调其活动的一系列独立的处理组件。图1-5示出多主系统总线的接口；这种总线结构在电气上是与Intel iSBC单板计算机系统所用的多总线Multibus兼容的。




图1-5 基本的多主处理组件

好几种不同组合的处理机都可以接到一个多主计算组件的局部总线上：

- 一个8086或8088
- 一个8089
- 两个8089
- 一个8086或8088和一个8089
- 一个8086或8088和两个8089

局部总线上的所有处理机都能通过一组接口器件来访问系统总线。

多主处理组件中的一个或两个8089可以用一条专用I/O总线来配置，如图1-6所示。在这种结构中，存贮器访问命令被直接送到公用多主系统总线，而I/O命令则使用专用I/O总线。存有8089程序的存贮器以及各I/O器件可以接到专用I/O总线上。采用这种办法能大大削减8089对系统总线的使用，因为大多数的存贮器访问和I/O访问都能弄到专用地址空间去。这样一来，系统总线就可供其他一些处理机使用，而8089则在扩展周期时能与其他一些处理机并行地执行任务。省掉图1-6中所示的锁存器和收发器，使用8085系列的8位多路转接的外围器件，就可以实现一种有限的专用I/O总线。

把第二个8288添加到局部总线上，就可以使一个处理组件中的一个8086或8088能把它的地址空间划分为系统的和驻留的两段（图1-7）。用一个PROM或译码器来控制一个地址送到系统总线或驻留总线上。驻留总




图1-6 专用I/O总线




图1-7 驻留总线

线让CPU能用尽它自己的地址空间，以使它尽可能少用系统总线。因为其他一些处理机都不能访问CPU的驻留总线上的专用存贮器，所以在这个空间内的操作系统代码和数据就受到保护，而不受其他处理机程序出错的影响。如果再把第二个8289添加到一个驻留总线组件中，那么驻留总线就变成第二条多主系统总线。

作为驻留总线的另一种方案，利用CPU所提供的读出信号RD来代替使用一个8288总线控制器，就可以实现一个专用的ROM空间。

用多主处理组件可以构成复杂程度大异的各种多重处理系统。每一个组件可以分别加以设计和实现，并能优化以完成给定的任务。这些组件利用中断或利用存于系统存贮

器中的信息来互相通信。把一些新功能并入到一些组件中，并把这些组件联接到系统总线上，就能把一些额外的功能增添到一个系统里去。




图1-8 多主设计举例

图1-8说明一个理想的系统，其中有九个处理器分布于五个多主处理组件中。（为了清晰起见，一些总线接口器件在图1-8中未表示出来。）监控组件控制着这个系统，它主要是响应中断，并调度其他各组件去完成各种任务。作为监控的CPU，象系统中的其他处理器一样，执行来自专用存贮器的代码，而专用存贮器是不受其他组件访问的。所有处理器都能访问的系统存贮器，则仅供信息使用，并被用作为公共缓冲器等。这有助于在各处理器彼此之间实现“保护”，并使系统总线的争用保持到最低限度。数据库组件负责保存全部的系统文件。三个图示组件各自支持一个图示CRT终端。每一组件中的8089执行数据传送和CRT刷新，并调用8088来执行大量的计算子程序。

1.3 开发工具

为了及时而且经济地开发以8086系列为基础的产品，Intel公司提供了一些必要而完善的工具。8086系列的系统开发环境是以Intellec系列Ⅱ微型计算机开发系统为中心（图1-9）。Intellec系统是一个多重微处理器系统，它执行以磁盘为基础的ISIS-II操作系统，这个操作系统业已在成千上万个

装置中经受过考验。Intellec内部装有为打印机、PROM编程器和纸带阅读器/穿孔机用的接口。同样的硬件和操作系统也可用来开发以其他Intel微处理器系列（诸如8085和8048等）为基础的系统。

有三个语言翻译程序来支持8086系列的程序设计。PL/M-86是一种供8086和8088用的高级语言，用来支持结构程序设计技术。它与广泛使用的PL/M-80高级微处理器语言是向上兼容的。ASM-86可用来为8086和8088CPU编写汇编语言程序，并使编程者能利用这些CPU的全部能力。8089的程序则是用8089的汇编语言ASM-89编写的。

这几个语言翻译程序产生能为各种软件开发实用程序所控制的兼容的输出，例如，LINK-86能把用ASM-86编写的程序与PL/M-86程序组合起来。LIB-86能使有关的一些程序存入程序库，以简化存贮及检索。LOC-86对程序分配绝对存贮地址。OH-86则改变一个可执行的程序的格式，以便写入PROM，或者送入一个测试装置的RAM中。

UPP-301通用PROM编程器能把程序烧制到Intel公司的任何一种PROM存贮器中；UPP接插到Intellec系统中，并容许在把程序编入到PROM之前由控制台来处理程序数据。

SDK-86是一种以（最小方式）8086为基础的样机研制及评价工具。它包括CPU、RAM、I/O口，还有供连接用户电路用的试验电路区。一个写入ROM的监督程序随同该工具一齐供应。监督程序的命令可以由板上的键盘输入，或由一个终端设备输入；监督程序把结果送回到SDK-86板上的LED显示器，或送回到一个终端设备上。监督程序的一些命令容许程序输入、执行、停止和单步执行；存贮器内容可以更改，也可以显示出来。SDK-C86软件和电缆接口把SDK-86连接到Intellec系统中。连同电缆供应的这个软件使程序能在开发系统与SDK-86之间传递，以使用户能利用Intellec系统的文本编辑

程序、翻译程序以及其他实用程序来开发其程序，然后再把程序装到SDK-86上去以供执行。

iSBC86/12是一种以最大方式的8086CPU为基础的高性能单板计算机。板上含有32K的双口RAM，它可以通过板上总线由CPU来访问，也可以通过内含的Multibus接口由其他一些处理机来访问。板上还有一个异步串行口，带有供驱动器和终端用的插座的并行口、二个定时器以及供16K ROM用的插座。

利用iSBC957型Intellec-iSBC86/12接口和执行软件包，可使iSBC86/12连接到Intellec




图1-9 8086系列的开发工具

系统上。该软件包包括一个iSBC86/12板用的写入ROM的监督程序、Intellec系统用的软件、以及用来联接二者的电缆。软件包支持Intellec软磁盘与iSBC86/12存贮器之间的数据传送，在iSBC86/12板上全速执行用户程序，断点，单步执行以及数据的传送、代码换、搜索和比较。一切命令都由Intellec控制

台输入。

ICE-86组件是一种供8086微处理机用的联机仿真器。一个40脚的探头取代受试系统中的8086。这个探头连接到ICE-86的电路板上，后者又插入Intellec的底座。ICE-86组件响应通过Intellec控制台输入的命令，模拟受试系统中的8086。这些命令使用户能通过设置断点、跟踪执行流程、单步执行、

检验和更改存贮器和I/O等来调试其系统。对程序变量和标号的引用都采用符号表示（亦即采用它们的PL/M-86或ASM-86名称）。软件检验也可以把“受试系统”的存贮器映射到Intellec的存贮器中，以便能在开发硬件样机之前就开始进行软件检验。

（张世箕译）

第二章 8086和8088中央处理器

本章将介绍8086微处理器系列的主要器件：8086和8088中央处理器（CPU）。本章共包括十节，总的说来是先介绍硬件方面的内容，然后介绍软件方面的内容。各节的内容如下：



1. 处理机概论
2. 处理机的体系结构
3. 存贮器
4. 输入/输出
5. 多重处理方面的特点
6. 处理机的控制和监视
7. 指令系统
8. 寻址方式
9. 程序设计方面的特点
10. 程序设计的原则和示例

本章将详细介绍这两种CPU的内部工作机制。对于处理机与其它器件的相互通信，则只就功能方面加以讨论；其它器件与8086和8088相接口时，实际所需的电气特性、时序和其它要求将在第四章介绍。

2.1 处理机概论

8086和8088是密切相关的第三代微处理器。8088与存贮器和输入/输出（I/O）部分之间的外部数据通路是8位的，而8086每次能传送16位。这两种处理机的其它方面几乎完全一样；为一种CPU编写的软件，不必修改就能在另一种CPU上执行。这两种芯片都封装在有40根引脚的标准双列直插式管壳内（图2-1），工作时只需使用单一+5伏电源。

8086和8088构成的微型计算机系统的应用范围非常广，适应性强是这两种CPU最突出的特点之一。系统的规模可以小到只由少



注：最大方式时的引脚功能（如LOCK）标在括号内。

图2-1 8086和8088中央处理器

量器件构成的存贮容量很小的单处理机系统（图2-2），也可以大到具有1兆字节存贮容量的多处理机系统（图2-3）。